JPH07176847A - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法Info
- Publication number
- JPH07176847A JPH07176847A JP31996393A JP31996393A JPH07176847A JP H07176847 A JPH07176847 A JP H07176847A JP 31996393 A JP31996393 A JP 31996393A JP 31996393 A JP31996393 A JP 31996393A JP H07176847 A JPH07176847 A JP H07176847A
- Authority
- JP
- Japan
- Prior art keywords
- land portion
- hole
- circuit board
- holes
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【構成】絶縁基板１の少なくとも一方の面にランド部５
を含む配線パターン２を有し、該ランド部に上記絶縁基
板を貫通するスルーホール用貫通孔３が設けられて成
り、該スルーホール用貫通孔には、硬化性導電物質の硬
化体４が上記ランド部の少なくとも一部を覆うように、
ランド部より突出させて充填され、且つ該硬化体の端面
Ａを平坦面となるように構成したことを特徴とする回路
基板である。 【効果】スルーホール用貫通孔に導電性硬化体を充填し
て電気的に結合される配線パターン間の信頼性が極めて
高く、回路基板両面の導通に対して高い歩留まりを有す
る。また、後工程において、ソルダーレジスト印刷、半
田ペースト印刷を行う場合において、高精度な印刷が可
能であり、極めて有利に回路基板を製造することが可能
である。
を含む配線パターン２を有し、該ランド部に上記絶縁基
板を貫通するスルーホール用貫通孔３が設けられて成
り、該スルーホール用貫通孔には、硬化性導電物質の硬
化体４が上記ランド部の少なくとも一部を覆うように、
ランド部より突出させて充填され、且つ該硬化体の端面
Ａを平坦面となるように構成したことを特徴とする回路
基板である。 【効果】スルーホール用貫通孔に導電性硬化体を充填し
て電気的に結合される配線パターン間の信頼性が極めて
高く、回路基板両面の導通に対して高い歩留まりを有す
る。また、後工程において、ソルダーレジスト印刷、半
田ペースト印刷を行う場合において、高精度な印刷が可
能であり、極めて有利に回路基板を製造することが可能
である。
Description
【０００１】
【産業上の利用分野】本発明は、新規な構造の回路基板
及びその製造方法に関する。
及びその製造方法に関する。
【０００２】
【従来の技術】絶縁基板の両面に配線パターンを形成し
た回路基板の両面に存在する回路パターン間の電気的接
続は、絶縁基板にスルーホール用貫通孔を設け、該スル
ーホール用貫通孔に導電性物質を存在させることによっ
て行われている。
た回路基板の両面に存在する回路パターン間の電気的接
続は、絶縁基板にスルーホール用貫通孔を設け、該スル
ーホール用貫通孔に導電性物質を存在させることによっ
て行われている。
【０００３】従来、上記回路基板の配線パターン間の接
続を、スルーホール用貫通孔に硬化性導電物質を充填、
硬化して行う方法が知られている。
続を、スルーホール用貫通孔に硬化性導電物質を充填、
硬化して行う方法が知られている。
【０００４】かかる方法において、スルーホール用貫通
孔に充填して形成された硬化性導電物質の硬化体（以
下、単に導電性硬化体ともいう）と配線パターンとの電
気的接続の信頼性を向上させることを目的とし、配線パ
ターンとしてスルーホール用貫通孔の周囲にランド部を
形成せしめ、該ランド部に上記硬化性導電物質の硬化体
が一部を覆うように構成した回路基板が提案されてい
る。
孔に充填して形成された硬化性導電物質の硬化体（以
下、単に導電性硬化体ともいう）と配線パターンとの電
気的接続の信頼性を向上させることを目的とし、配線パ
ターンとしてスルーホール用貫通孔の周囲にランド部を
形成せしめ、該ランド部に上記硬化性導電物質の硬化体
が一部を覆うように構成した回路基板が提案されてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら上記回路
基板は、電気的接続の信頼性を高度に維持するために、
該ランド部を覆う導電性硬化体の面積を多くする必要が
あるが、これに伴って該導電性硬化体の突出高さが問題
となる。
基板は、電気的接続の信頼性を高度に維持するために、
該ランド部を覆う導電性硬化体の面積を多くする必要が
あるが、これに伴って該導電性硬化体の突出高さが問題
となる。
【０００６】即ち、回路基板に形成された配線パターン
上には、該配線パターンを保護するため、或いは、該配
線パターン上に第２の回路パターンを形成するために、
ソルダーレジスト等の絶縁層が形成されるのが一般的で
ある。
上には、該配線パターンを保護するため、或いは、該配
線パターン上に第２の回路パターンを形成するために、
ソルダーレジスト等の絶縁層が形成されるのが一般的で
ある。
【０００７】そして、上記導電性硬化体の突出部は、か
かる絶縁層の形成において、層の不均一を生じる原因と
なり、かかる層による絶縁信頼性を低下させたり、回路
間で発生するノイズのばらつきによるノイズ対策の困難
を生じせしめるという問題を有する。
かる絶縁層の形成において、層の不均一を生じる原因と
なり、かかる層による絶縁信頼性を低下させたり、回路
間で発生するノイズのばらつきによるノイズ対策の困難
を生じせしめるという問題を有する。
【０００８】また、絶縁層を形成しない場合において
も、部品実装用の半田クリーム印刷時においては、半田
の量のコントロールを非常に困難なものとするという問
題を生じる。
も、部品実装用の半田クリーム印刷時においては、半田
の量のコントロールを非常に困難なものとするという問
題を生じる。
【０００９】
【課題を解決するための手段】本発明者らは上記技術課
題を解決すべく鋭意研究を行た。その結果、ランド部を
少なくとも一部を覆うように形成された導電性硬化体の
端面を研削して平坦な面を形成するという簡易な手段に
より上記問題を全て解消した回路基板が得られることを
見い出し、本発明を提案するに至った。
題を解決すべく鋭意研究を行た。その結果、ランド部を
少なくとも一部を覆うように形成された導電性硬化体の
端面を研削して平坦な面を形成するという簡易な手段に
より上記問題を全て解消した回路基板が得られることを
見い出し、本発明を提案するに至った。
【００１０】図１は、本発明の回路基板の代表的な態様
を示す断面図である。
を示す断面図である。
【００１１】即ち、本発明は、絶縁基板１の少なくとも
一方の面にランド部５を含む配線パターン２を有し、該
ランド部５に上記絶縁基板１を貫通するスルーホール用
貫通孔３が設けられて成り、該スルーホール用貫通孔３
には、硬化性導電物質の硬化体４が上記ランド部５の少
なくとも一部を覆うように、ランド部５より突出させて
充填され、且つ該硬化体４の端面Ａを平坦面で構成した
ことを特徴とする回路基板である。
一方の面にランド部５を含む配線パターン２を有し、該
ランド部５に上記絶縁基板１を貫通するスルーホール用
貫通孔３が設けられて成り、該スルーホール用貫通孔３
には、硬化性導電物質の硬化体４が上記ランド部５の少
なくとも一部を覆うように、ランド部５より突出させて
充填され、且つ該硬化体４の端面Ａを平坦面で構成した
ことを特徴とする回路基板である。
【００１２】本発明において、絶縁基板１は特に制限さ
れず、公知の材質、構造を有するものが使用される。代
表的なものを例示すれば、紙基材−フェノール樹脂積層
基板、紙基材−エポキシ樹脂積層基板、紙基材−ポリエ
ステル樹脂積層基板、ガラス基材−エポキシ樹脂積層基
板、紙基材−テフロン樹脂積層基板、ガラス基材−ポリ
イミド樹脂積層基板、ガラス基材−ＢＴ（ビスマレイミ
ド−トリアジン）レジン樹脂積層基板、コンポジット樹
脂基板等の合成樹脂基板や、ポリイミド樹脂、ポリエス
テル樹脂等のフレキシブル基板や、アルミニウム、鉄、
ステンレス等の金属をエポキシ樹脂等で覆って絶縁処理
した金属系絶縁基板、セラミックス基板等のが挙げられ
る。
れず、公知の材質、構造を有するものが使用される。代
表的なものを例示すれば、紙基材−フェノール樹脂積層
基板、紙基材−エポキシ樹脂積層基板、紙基材−ポリエ
ステル樹脂積層基板、ガラス基材−エポキシ樹脂積層基
板、紙基材−テフロン樹脂積層基板、ガラス基材−ポリ
イミド樹脂積層基板、ガラス基材−ＢＴ（ビスマレイミ
ド−トリアジン）レジン樹脂積層基板、コンポジット樹
脂基板等の合成樹脂基板や、ポリイミド樹脂、ポリエス
テル樹脂等のフレキシブル基板や、アルミニウム、鉄、
ステンレス等の金属をエポキシ樹脂等で覆って絶縁処理
した金属系絶縁基板、セラミックス基板等のが挙げられ
る。
【００１３】本発明において、配線パターン２は、上記
絶縁基板の少なくとも一面上に形成され且つランド部５
を有する。該配線パターンは、通常、絶縁基板に張り付
けられた銅箔、アルミ箔等の導電層を公知の方法によ
り、所定のパターンとなるようにエッチングすることに
よって得ることができる。
絶縁基板の少なくとも一面上に形成され且つランド部５
を有する。該配線パターンは、通常、絶縁基板に張り付
けられた銅箔、アルミ箔等の導電層を公知の方法によ
り、所定のパターンとなるようにエッチングすることに
よって得ることができる。
【００１４】また、上記ランド部５の幅Ｗは、後述する
導電性硬化体４との接触面積を大きくするため、他の配
線パターンによる制約下において可及的に大きい方が好
ましいが、一般に、１００μｍ以上、スルーホール用貫
通孔３の直径の３倍以下の範囲で決定することが好まし
い。
導電性硬化体４との接触面積を大きくするため、他の配
線パターンによる制約下において可及的に大きい方が好
ましいが、一般に、１００μｍ以上、スルーホール用貫
通孔３の直径の３倍以下の範囲で決定することが好まし
い。
【００１５】本発明において、スルーホール用貫通孔３
は、上記回路基板の配線パターン２におけるランド部５
内に形成される。該スルーホール用貫通孔３は、通常の
方法、例えば、ドリリング、パンチング等で穿孔するこ
とによって設けることができる。かかるスルーホール用
貫通孔の径は特に制限されるものではない。一般には、
硬化性導電物質を充填することが可能な程度の孔径（直
径）であればよく、通常、０．２ｍｍ以上、好ましく
は、０．３〜２ｍｍより選択することができる。また、
形状は、通常加工性の容易さから円形が好適である。
は、上記回路基板の配線パターン２におけるランド部５
内に形成される。該スルーホール用貫通孔３は、通常の
方法、例えば、ドリリング、パンチング等で穿孔するこ
とによって設けることができる。かかるスルーホール用
貫通孔の径は特に制限されるものではない。一般には、
硬化性導電物質を充填することが可能な程度の孔径（直
径）であればよく、通常、０．２ｍｍ以上、好ましく
は、０．３〜２ｍｍより選択することができる。また、
形状は、通常加工性の容易さから円形が好適である。
【００１６】本発明の最大の特徴は、上記スルーホール
用貫通孔３に、導電性硬化体４が上記ランド部５の少な
くとも一部を覆うように、ランド部５より突出させて充
填され、且つ該硬化体４の端面Ａを平坦面で構成するこ
とにある。
用貫通孔３に、導電性硬化体４が上記ランド部５の少な
くとも一部を覆うように、ランド部５より突出させて充
填され、且つ該硬化体４の端面Ａを平坦面で構成するこ
とにある。
【００１７】尚、平坦面とは、基板面に対して厳密に平
行な面をいうのではなく、ある程度の傾斜、一般に３０
度以下、好ましくは、１０度以下の傾斜を有するもので
あってもよい。
行な面をいうのではなく、ある程度の傾斜、一般に３０
度以下、好ましくは、１０度以下の傾斜を有するもので
あってもよい。
【００１８】かかる構成を採用することによって、導電
性硬化体の高さを増すことなく、ランド部を広く覆うこ
とが可能であり、これにより、該導電性硬化体と配線パ
ターンとの電気的接続の信頼性を著しく向上すことがで
きる。また、導電性硬化体の端面は、基板面に対して平
行の面となるように構成することにより、その上に絶縁
層を形成する場合には、該部分における絶縁層の厚みの
変化を効果的に抑えることができ、絶縁層の厚みの設計
が容易となるばかりでなく、絶縁不良の発生を著しく低
下させることができる。
性硬化体の高さを増すことなく、ランド部を広く覆うこ
とが可能であり、これにより、該導電性硬化体と配線パ
ターンとの電気的接続の信頼性を著しく向上すことがで
きる。また、導電性硬化体の端面は、基板面に対して平
行の面となるように構成することにより、その上に絶縁
層を形成する場合には、該部分における絶縁層の厚みの
変化を効果的に抑えることができ、絶縁層の厚みの設計
が容易となるばかりでなく、絶縁不良の発生を著しく低
下させることができる。
【００１９】上記導電性硬化体のランド部を覆う面積
は、ランド部の１０％以上を覆うように設計することが
好ましい。
は、ランド部の１０％以上を覆うように設計することが
好ましい。
【００２０】また、導電性硬化体の最高部からランド部
表面までの高さｈは、通常１０〜１００μｍ、好ましく
は１０〜５０μｍとなるように設計することが好まし
い。即ち、突出部の高さが１００μｍを超えた場合は、
例えば、ソルダーレジスト層形成時、該層の厚みの不均
一が著しく、また半田クリーム印刷時に半田の量をコン
トロールすることが困難となる。一方、突出部ｈの高さ
が１０μｍ未満の場合、導電性硬化体をランド部上に均
一に存在させることが困難となり、配線パターンとの電
気的接続の信頼性が低下し、製品の歩留まりの減少を招
く場合がある。
表面までの高さｈは、通常１０〜１００μｍ、好ましく
は１０〜５０μｍとなるように設計することが好まし
い。即ち、突出部の高さが１００μｍを超えた場合は、
例えば、ソルダーレジスト層形成時、該層の厚みの不均
一が著しく、また半田クリーム印刷時に半田の量をコン
トロールすることが困難となる。一方、突出部ｈの高さ
が１０μｍ未満の場合、導電性硬化体をランド部上に均
一に存在させることが困難となり、配線パターンとの電
気的接続の信頼性が低下し、製品の歩留まりの減少を招
く場合がある。
【００２１】本発明の回路基板の製造方法は特に制限さ
れないが、代表的な製造方法を例示すれば、絶縁基板の
少なくとも一方の面にランド部を含む配線パターンを有
し、該ランド部に上記絶縁体を貫通するスルーホール用
貫通孔が設けられた基板を用意し、該基板のスルーホー
ル用貫通孔に硬化性導電物質を、上記ランド部の少なく
とも一部を覆い且つ上記ランド部より突出させて充填、
硬化した後、該ランド部より突出した硬化性導電物質の
硬化体をその一部がランド部上に残存するように基板面
と平行な平面状に研削する方法が好適である。
れないが、代表的な製造方法を例示すれば、絶縁基板の
少なくとも一方の面にランド部を含む配線パターンを有
し、該ランド部に上記絶縁体を貫通するスルーホール用
貫通孔が設けられた基板を用意し、該基板のスルーホー
ル用貫通孔に硬化性導電物質を、上記ランド部の少なく
とも一部を覆い且つ上記ランド部より突出させて充填、
硬化した後、該ランド部より突出した硬化性導電物質の
硬化体をその一部がランド部上に残存するように基板面
と平行な平面状に研削する方法が好適である。
【００２２】図２は、上記方法を実施する場合の代表的
な態様を示す工程図である。
な態様を示す工程図である。
【００２３】図２に従って説明すると、絶縁基板の少な
くとも一方の面にランド部を含む配線パターンを有し、
該ランド部に上記絶縁基板を貫通するスルーホール用貫
通孔が設けられた状態の基板の製造方法として、下記に
示す方法が挙げられる。
くとも一方の面にランド部を含む配線パターンを有し、
該ランド部に上記絶縁基板を貫通するスルーホール用貫
通孔が設けられた状態の基板の製造方法として、下記に
示す方法が挙げられる。
【００２４】（ａ）両面に導電層６が形成された絶縁基
板１を用意し、 （ｂ）該絶縁基板１にスルーホール用貫通孔３を形成す
る。
板１を用意し、 （ｂ）該絶縁基板１にスルーホール用貫通孔３を形成す
る。
【００２５】上記導電層６としては、銅箔、アルミニウ
ム箔等の金属箔、銅等の金属メッキ層等が挙げられる。
また、かかる導電層の厚みは、２〜２００μｍ程度が適
当である。
ム箔等の金属箔、銅等の金属メッキ層等が挙げられる。
また、かかる導電層の厚みは、２〜２００μｍ程度が適
当である。
【００２６】（ｃ）次いで、導電層６を公知の方法によ
りエッチングして、スルーホール用貫通孔３の周囲にラ
ンド部５を有する配線パターン２を形成する。
りエッチングして、スルーホール用貫通孔３の周囲にラ
ンド部５を有する配線パターン２を形成する。
【００２７】（ｄ）上記スルーホール用貫通孔３に硬化
性導電物質をランド部を一部覆うように該ランド部より
突出させて充填、硬化する。かかる充填量は、得られる
導電性硬化体が前記した面積でランド部を覆うように調
整することが好ましい。
性導電物質をランド部を一部覆うように該ランド部より
突出させて充填、硬化する。かかる充填量は、得られる
導電性硬化体が前記した面積でランド部を覆うように調
整することが好ましい。
【００２８】本発明において、導電性硬化体を構成する
硬化性導電物質は、導電性金属成分と樹脂成分との配合
物であって、充填には流動性を有し、熱或いは光によっ
て硬化し、その硬化体が導電性を示すものであれば公知
のものが特に制限なく使用される。具体的には、銀ペー
スト、銅ペーストが挙げられる。具体的な組成として
は、金、銀、銅、ニッケル、鉛、カーボン等の導電材料
とエポキシ樹脂、フェノール樹脂等の架橋性の熱硬化性
樹脂とを必要により有機溶剤と共に混合したものが使用
される。
硬化性導電物質は、導電性金属成分と樹脂成分との配合
物であって、充填には流動性を有し、熱或いは光によっ
て硬化し、その硬化体が導電性を示すものであれば公知
のものが特に制限なく使用される。具体的には、銀ペー
スト、銅ペーストが挙げられる。具体的な組成として
は、金、銀、銅、ニッケル、鉛、カーボン等の導電材料
とエポキシ樹脂、フェノール樹脂等の架橋性の熱硬化性
樹脂とを必要により有機溶剤と共に混合したものが使用
される。
【００２９】また、硬化性導電物質の硬化前の粘度は、
一般に２０〜２００００ポイズが好適である。
一般に２０〜２００００ポイズが好適である。
【００３０】尚、ランド部を覆う面積を増大させるた
め、粘度の低い硬化性導電物質を使用することも考えら
れるが、スルーホール用貫通孔に充填された硬化性導電
物質が硬化前に流出する等の問題があり、良好な導電性
を得ることが困難である。
め、粘度の低い硬化性導電物質を使用することも考えら
れるが、スルーホール用貫通孔に充填された硬化性導電
物質が硬化前に流出する等の問題があり、良好な導電性
を得ることが困難である。
【００３１】更に、スルーホール貫通孔への硬化性導電
物質の充填方法は、特に制限されるものではないが、一
般的に、スクリーン印刷法あるいはピン挿入法等の方法
が好適に採用される。
物質の充填方法は、特に制限されるものではないが、一
般的に、スクリーン印刷法あるいはピン挿入法等の方法
が好適に採用される。
【００３２】（ｅ）導電性硬化体４の充填された基板
は、該ランド部より突出した導電性硬化体の一部がラン
ド部上に残存するように基板面と平行な平面Ａを形成す
るように研削する。
は、該ランド部より突出した導電性硬化体の一部がラン
ド部上に残存するように基板面と平行な平面Ａを形成す
るように研削する。
【００３３】上記導電性硬化体の一部を研削する方法
は、公知の方法が特に制限なく採用されるが、具体的に
は、ベルト研削、バフ研削等の手段が好適である。
は、公知の方法が特に制限なく採用されるが、具体的に
は、ベルト研削、バフ研削等の手段が好適である。
【００３４】
【発明の効果】以上の説明より理解されるように、本発
明の回路基板は、スルーホール用貫通孔に導電性硬化体
を充填して電気的に結合される配線パターン間の信頼性
が極めて高く、回路基板両面の導通に対して高い歩留ま
りを有する。
明の回路基板は、スルーホール用貫通孔に導電性硬化体
を充填して電気的に結合される配線パターン間の信頼性
が極めて高く、回路基板両面の導通に対して高い歩留ま
りを有する。
【００３５】また、後工程において、ソルダーレジスト
印刷、半田ペースト印刷を行う場合において、高精度な
印刷が可能であり、極めて有利に回路基板を製造するこ
とが可能となる。
印刷、半田ペースト印刷を行う場合において、高精度な
印刷が可能であり、極めて有利に回路基板を製造するこ
とが可能となる。
【００３６】
【実施例】本発明を更に具体的に説明するため、以下に
実施例をあげて説明するが、本発明はこれらの実施例に
限定されるものではない。
実施例をあげて説明するが、本発明はこれらの実施例に
限定されるものではない。
【００３７】実施例１ 以下に示す工程に従って回路基板の製造を実施した。即
ち、 （ａ）両面に厚さ１８μｍの銅箔よりなる導電層６を有
する厚さ１．６ｍｍの紙基材フェノール樹脂基材の絶縁
層１よりなる張り積層板を使用して、 （ｂ）直径が０．８ｍｍのスルーホール用貫通孔をドリ
リング加工により作製した。そして、導電層６およびス
ルーホール用貫通孔の表面を、バフ研磨、超音波洗浄、
高圧洗浄の順に洗浄した。
ち、 （ａ）両面に厚さ１８μｍの銅箔よりなる導電層６を有
する厚さ１．６ｍｍの紙基材フェノール樹脂基材の絶縁
層１よりなる張り積層板を使用して、 （ｂ）直径が０．８ｍｍのスルーホール用貫通孔をドリ
リング加工により作製した。そして、導電層６およびス
ルーホール用貫通孔の表面を、バフ研磨、超音波洗浄、
高圧洗浄の順に洗浄した。
【００３８】（ｃ）次いで、銅電層表面にエッチングレ
ジストとしてドライフィルム（ハーキュレス（株）社製
「アクアマーＣＦ」１．５ｍｉｌ）をラミネートし、露
光、現像してレジストパターンを形成した。その後、塩
化第２銅エッチング液でエッチングを行い、エッチング
レジストを剥離することによって、スルーホール用貫通
孔３の周囲に幅６００μｍでランド部５を有する配線パ
ターン２を形成した。
ジストとしてドライフィルム（ハーキュレス（株）社製
「アクアマーＣＦ」１．５ｍｉｌ）をラミネートし、露
光、現像してレジストパターンを形成した。その後、塩
化第２銅エッチング液でエッチングを行い、エッチング
レジストを剥離することによって、スルーホール用貫通
孔３の周囲に幅６００μｍでランド部５を有する配線パ
ターン２を形成した。
【００３９】（ｄ）上記スルーホール用貫通孔３に硬化
性導電物質として、粘度２００ポイズの市販の熱硬化性
銀ペースト（徳力化研（株）社製ＰＳ−６５２）をスク
リーン印刷法により充填した。この際、上記銀ペースト
は、ランド部の５０％の面積を覆い、ランド部の面より
高さ約３００μｍの突出する形で形成した。
性導電物質として、粘度２００ポイズの市販の熱硬化性
銀ペースト（徳力化研（株）社製ＰＳ−６５２）をスク
リーン印刷法により充填した。この際、上記銀ペースト
は、ランド部の５０％の面積を覆い、ランド部の面より
高さ約３００μｍの突出する形で形成した。
【００４０】該銀ペーストを熱風乾燥炉で８０℃４時
間、１５０時間２時間の条件で乾燥、硬化した。
間、１５０時間２時間の条件で乾燥、硬化した。
【００４１】（ｅ）次に、６００番のバフを複数回使用
して、基板表面ランド部より突出した形で形成され、硬
化した銀ペーストの硬化体をランド部面からの高さｈが
４０μｍとなるように残するように研削して基板面に対
して平行な面Ａを形成した。
して、基板表面ランド部より突出した形で形成され、硬
化した銀ペーストの硬化体をランド部面からの高さｈが
４０μｍとなるように残するように研削して基板面に対
して平行な面Ａを形成した。
【００４２】上記のようにして得られた回路基板表面
に、ソルダーレジストとして、タムラ製作所製「熱硬化
型ソルダーレジストＳＲ−３１−ＳＥ」をスクリーン印
刷法により形成し、１２０℃で１０分間硬化した。
に、ソルダーレジストとして、タムラ製作所製「熱硬化
型ソルダーレジストＳＲ−３１−ＳＥ」をスクリーン印
刷法により形成し、１２０℃で１０分間硬化した。
【００４３】形成されたソルダーレジストの状態は、厚
みのばらつきが最大でも４０μｍと小さく、外観上良好
であった。
みのばらつきが最大でも４０μｍと小さく、外観上良好
であった。
【００４４】また、形成されたスルーホールの抵抗値
は、該スルーホールの両面で接続する配線パターン間の
抵抗を測定したものであり、６４穴の測定を行い、平均
で９．７ｍΩ、標準偏差が２．３０ｍΩであった。
は、該スルーホールの両面で接続する配線パターン間の
抵抗を測定したものであり、６４穴の測定を行い、平均
で９．７ｍΩ、標準偏差が２．３０ｍΩであった。
【００４５】更に、２０℃１５秒・２６０℃５秒の繰り
返し衝撃試験を１００回行った後のスルーホール抵抗値
の変化率の平均値は５％であり、ほとんど変化がなかっ
た。
返し衝撃試験を１００回行った後のスルーホール抵抗値
の変化率の平均値は５％であり、ほとんど変化がなかっ
た。
【００４６】比較例１ 実施例１において、（ｅ）の研削を行うことなく、他は
全く同様にして回路基板を得た。その結果、形成された
ソルダーレジストの状態は、厚みのばらつきが大きく最
大で３２０μｍとなり、得られた回路基板に、実施例１
と同様にしてソルダーレジスト層を形成した結果、近接
するスルーホールの付近においては、レジストが全く形
成されない部分が発見された。
全く同様にして回路基板を得た。その結果、形成された
ソルダーレジストの状態は、厚みのばらつきが大きく最
大で３２０μｍとなり、得られた回路基板に、実施例１
と同様にしてソルダーレジスト層を形成した結果、近接
するスルーホールの付近においては、レジストが全く形
成されない部分が発見された。
【００４７】比較例２ 実施例１において、（ｅ）の研削時に、基板表面ランド
面より突出した銀ペーストの硬化体の全てを、残すこと
なく研削し、他は全く同様にして回路基板を得た。その
結果、形成されたスルーホールの抵抗値は、６４穴の測
定を行い、平均で１７．２ｍΩ、標準偏差が４．８１ｍ
Ωであった。
面より突出した銀ペーストの硬化体の全てを、残すこと
なく研削し、他は全く同様にして回路基板を得た。その
結果、形成されたスルーホールの抵抗値は、６４穴の測
定を行い、平均で１７．２ｍΩ、標準偏差が４．８１ｍ
Ωであった。
【００４８】また、２０℃１５秒・２６０℃５秒の繰り
返し衝撃試験を１００回行った後のスルーホール抵抗値
の変化率の平均値は８０％であり、大きく変化した。
返し衝撃試験を１００回行った後のスルーホール抵抗値
の変化率の平均値は８０％であり、大きく変化した。
【図１】本発明の回路基板の代表的態様を示す断面図で
ある。
ある。
【図２】本発明の回路基板の製造方法の代表的態様を示
す工程図である。
す工程図である。
１ 絶縁基板 ２ 配線パターン ３ スルーホール用貫通孔 ４ 硬化性導電物質の硬化体 ５ ランド部 ６ 導電層
Claims (2)
- 【請求項１】絶縁基板の少なくとも一方の面にランド部
を含む配線パターンを有し、該ランド部に上記絶縁基板
を貫通するスルーホール用貫通孔が設けられて成り、該
スルーホール用貫通孔には、硬化性導電物質の硬化体が
上記ランド部の少なくとも一部を覆うように、ランド部
より突出させて充填され、且つ該硬化体の端面を平坦面
で構成したことを特徴とする回路基板。 - 【請求項２】絶縁基板の少なくとも一方の面にランド部
を含む配線パターンを有し、該ランド部に上記絶縁体を
貫通するスルーホール用貫通孔が設けられた基板を用意
し、該基板のスルーホール用貫通孔に硬化性導電物質
を、上記ランド部の少なくとも一部を覆い且つ上記ラン
ド部より突出させて充填、硬化した後、該ランド部より
突出した硬化性導電物質の硬化体をその一部がランド部
上に残存するように、平面状に研削することを特徴とす
る回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31996393A JPH07176847A (ja) | 1993-12-20 | 1993-12-20 | 回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31996393A JPH07176847A (ja) | 1993-12-20 | 1993-12-20 | 回路基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07176847A true JPH07176847A (ja) | 1995-07-14 |
Family
ID=18116210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31996393A Pending JPH07176847A (ja) | 1993-12-20 | 1993-12-20 | 回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07176847A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004273495A (ja) * | 2003-03-05 | 2004-09-30 | Tdk Corp | 電子部品の製造方法および、電子部品 |
| KR100522385B1 (ko) * | 2001-07-10 | 2005-10-19 | 가부시키가이샤후지쿠라 | 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법 |
| US7263769B2 (en) | 2004-10-20 | 2007-09-04 | Matsushita Electric Industrial Co., Ltd. | Multi-layered flexible print circuit board and manufacturing method thereof |
| US7367116B2 (en) | 2003-07-16 | 2008-05-06 | Matsushita Electric Industrial Co., Ltd. | Multi-layer printed circuit board, and method for fabricating the same |
| US7543376B2 (en) | 2004-10-20 | 2009-06-09 | Panasonic Corporation | Manufacturing method of flexible printed wiring board |
| CN102791083A (zh) * | 2011-05-18 | 2012-11-21 | 何忠亮 | 电路板连通工艺 |
| US10887988B2 (en) | 2018-09-26 | 2021-01-05 | Nichia Corporation | Circuit substrate, component-mounted substrate, and methods of manufacturing circuit substrate and component-mounted substrate |
-
1993
- 1993-12-20 JP JP31996393A patent/JPH07176847A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100522385B1 (ko) * | 2001-07-10 | 2005-10-19 | 가부시키가이샤후지쿠라 | 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법 |
| JP2004273495A (ja) * | 2003-03-05 | 2004-09-30 | Tdk Corp | 電子部品の製造方法および、電子部品 |
| US7367116B2 (en) | 2003-07-16 | 2008-05-06 | Matsushita Electric Industrial Co., Ltd. | Multi-layer printed circuit board, and method for fabricating the same |
| US7263769B2 (en) | 2004-10-20 | 2007-09-04 | Matsushita Electric Industrial Co., Ltd. | Multi-layered flexible print circuit board and manufacturing method thereof |
| US7543376B2 (en) | 2004-10-20 | 2009-06-09 | Panasonic Corporation | Manufacturing method of flexible printed wiring board |
| CN102791083A (zh) * | 2011-05-18 | 2012-11-21 | 何忠亮 | 电路板连通工艺 |
| US10887988B2 (en) | 2018-09-26 | 2021-01-05 | Nichia Corporation | Circuit substrate, component-mounted substrate, and methods of manufacturing circuit substrate and component-mounted substrate |
| US11864317B2 (en) | 2018-09-26 | 2024-01-02 | Nichia Corporation | Sn—Bi and copper powder conductive paste in through hole of insulating substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6625037B2 (en) | Printed circuit board and method manufacturing the same | |
| JPH07161400A (ja) | 異方性導電膜、その製造方法及びそれを使用するコネ クタ | |
| JPH07176847A (ja) | 回路基板及びその製造方法 | |
| JP3110389B2 (ja) | 印刷配線板とその製造方法 | |
| JP7425348B2 (ja) | 多層基板、および、部品実装基板 | |
| JP4639733B2 (ja) | プリント配線板の製造方法 | |
| JP3576297B2 (ja) | 電気検査治具及びその製造方法 | |
| JP2953542B2 (ja) | 回路基板の製造方法 | |
| JPH08316601A (ja) | 回路基板及びその製造方法 | |
| JPH05243728A (ja) | 回路基板の製造方法 | |
| JPH1146056A (ja) | 電子部品装置 | |
| JPH0982835A (ja) | 回路基板および多層回路基板 | |
| JPH08316600A (ja) | 両面回路基板 | |
| JP2000216546A (ja) | 有底ビアホ―ルを有する積層板 | |
| JPH05129781A (ja) | 多層回路基板の製造方法 | |
| JPH05226814A (ja) | 回路基板の製造方法 | |
| JP2002280715A (ja) | 電子回路の鉛レス接続方法 | |
| JPH08107257A (ja) | 電磁波シールドを有するプリント配線板の製造方法 | |
| JP2002141672A (ja) | 多層プリント配線板、その製造方法、実装基板及び電子機器 | |
| JP4433971B2 (ja) | プリント配線板およびその製造方法 | |
| JPH06244549A (ja) | 回路基板の製造方法 | |
| JP3678015B2 (ja) | 絶縁層を介する配線間の接続用導電材料及び配線板の製造法 | |
| JP2002076634A (ja) | 配線基板およびこれを用いた電子部品モジュール | |
| JPH08330732A (ja) | 多層基板とその製造方法 | |
| JP3774932B2 (ja) | プリント配線板の製造方法 |