JPH0718063Y2 - 情報記録装置 - Google Patents

Description

【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、記録媒体にトラック状に情報を記録する情報
記録装置に関する。

（ロ）従来の技術 記録媒体に情報を記録し得る装置、例えば光ディスクに
文書情報等をレーザ光により任意に記録し得る光ディス
ク文書フアイル装置において、現在光ディスクは、製造
時のゴミ、キズ等により部分的に記録誤りが発生するた
め、誤り訂正処理は必須の要件である。斯る誤り訂正処
理としては、例えば「日経エレクトロニクス」No.313の
P105〜120（1983、３、28）に見られる如く、記録され
る情報にCRC符号、フアイア符号等の誤り訂正符号を付
加し、誤りを検出して訂正する方式がある。

更に、光ディスクへの情報の記録終了後、この情報を直
ちに再生し、誤りをチエックする。そして記録不良の場
合、隣接するトラックに改めて記録を行なうRAW（read
after write）方式により、誤った情報の記録を防止し
ている。

（ハ）考案が解決しようとする問題点 しかし乍ら、光ディスクにおける情報トラックの間隔は
２μｍ程度と非常に小さいため、上述のようなゴミ、キ
ズ等は複数のトラックに跨って存在する場合が多く、従
って、上述の如くRAW方式により記録誤りがある時に隣
りのトラックに再記録しても再び記録誤りとなり、複数
回にわたって情報の記録動作を行なわなければならず、
情報の記録に非常に多くの時間を要してしまう。

本考案の目的は、不所望に情報記録時間が増大するのを
防止するものである。

（ニ）問題点を解決するための手段 本考案は、記録媒体にトラック状に情報を記録した後、
直ちにこの情報を再生して誤り検出手段により誤りの有
無を検出し、誤りが有る場合は情報の再記録を行なう情
報記録装置において、情報を記録するアドレスを順次発
生する記録アドレス発生手段と、上記誤り検出手段の誤
り検出出力に基いて信号誤りの連続する回数を計数する
計数手段と、該計数手段の計数値がある一定値を超えた
時、上記アドレスに変更を加えるアドレス変更手段を備
えたことを特徴とする。

（ホ）作用 本考案は、記録誤りが一定回数以上連続して生じた場
合、情報を記録する位置をある距離だけ離すようにする
ものである。

（ヘ）実施例 第１図は、本考案の一実施例を示すブロック回路図であ
る。記録誤り検出回路（１）は、記録アドレスラッチ回
路（２）により指示された光ディスクのアドレス（Ｎ）
に、システム制御回路（３）から出力されるWR信号をオ
アゲート（８）を介して入力することにより情報を記録
する。斯る記録終了後、記録誤り検出回路（１）は直ち
に記録した情報を再生して情報の誤りの有無を検出す
る。検出終了後、記録誤り検出回路（１）はCHECK信号
を出力すると共に誤りが有る場合、ERROR信号を出力す
ると共に情報の再記録を行ない、誤りが無い場合、END
信号を出力する。なお、上記の情報の再記録の時、シス
テム制御回路（３）はWR信号を出力せず、CHECK信号及
びERROR信号を入力するアンドゲート（９）の入力によ
って再記録が行なわれる。

シフトレジスタ（４）は、ERROR信号を入力し、この入
力信号はCHECK信号によりシフトされる。また、シフト
レジスタ（４）は、CL入力がハイレベルの時、全ての内
容がクリアされる。本実施例において、シフトレジスタ
（４）は３ビットから構成され、これら各ビットの出力
Q₀乃至Q₂はアンドゲート（５）に印加される。

単安定マルチ（６）は、アンドゲート（５）からの信号
を入力してＱ信号を出力する。

記録アドレスラッチ回路（２）は、システム制御回路
（３）からのnL信号により記録アドレス（ｎ）を入力し
て保持し、記録誤り検出回路（１）が出力するCHECK信
号により上記記録アドレス（ｎ）を１づつカウントアッ
プし、それらを記録アドレス（Ｎ）として記録誤り検出
回路（１）に出力する。また、記録アドレスラッチ回路
（２）は、単安定マルチ（６）からのＱ信号を入力する
ことにより、アドレス変更ラッチ回路（７）に保持され
ている値（ｂ）を取り込んで、これを加算して記録アド
レス（Ｎ）として出力する。

また、オアゲート（10）はWR信号及びＱ信号を入力し、
この出力をシフトレジスタ（４）のCL入力とする。

而して、斯る構成の回路動作について、第２図の信号波
形図を参照して説明する。なお、同図において、期間Ｉ
は光ディスクへの情報の記録不良が生じなかった場合を
示し、期間IIは光ディスクへの情報の記録不良が３回連
続して生じた場合を示す。

システム制御回路（３）は、記録開始アドレス（ｎ）及
びnL信号を記録アドレスラッチ回路（２）に出力すると
共に、WR信号を記録誤り検出回路（１）に出力する。記
録誤り検出回路（１）は、記録アドレスラッチ回路
（２）が保持している（ｎ）を記録アドレス（Ｎ）とし
て入力し、WR信号に応答して情報を記録する。そして、
斯る記録後、記録誤り検出回路（１）は記録した情報の
記録誤りの有無を検出すると共にCHECK信号を出力す
る。

記録誤り検出回路（１）は、誤りを検出しない場合（期
間Ｉ）,END信号をシステム制御回路（３）に出力し、新
たな情報の記録待機状態となる。

この時、記録アドレスラッチ回路（２）は、CHECK信号
を１発入力しているため、その内容は（ｎ＋１）となっ
ている。

次に、新たな情報を記録せんとして、システム制御回路
（３）からWR信号が発せられると、記録誤り検出回路
（１）は記録アドレスラッチ回路（２）が保持している
記録アドレス（Ｎ＝ｎ＋１）に基いて情報を記録し、そ
して上述と同様にして誤りの有無を検出する。

ここで、誤りの有りが検出されると（期間II）、記録誤
り検出回路（１）は、CHECK信号を記録アドレスラッチ
回路（２）へ出力すると共にERROR信号をシフトレジス
タ（４）に出力する。これにより、記録アドレスラッチ
回路（２）の内容はｎ＋２となり、またシフトレジスタ
（４）のQ₀出力はハイレベルとなる。

そして、記録誤り検出回路（１）は、記録誤りが検出さ
れた上記情報を記録アドレスラッチ回路（２）が指示す
る記録アドレス（Ｎ＝ｎ＋２）にアンドゲート（９）か
らの信号に基いて再記録する。

このような情報の記録において、３回連続して誤りが検
出されると、シフトレジスタ（４）のQ₀乃至Q₂出力が全
てハイレベルとなり、アンドゲート（５）の出力が単安
定マルチ（６）に印加される。従って、単安定マルチ
（６）はハイレベルのＱ信号を出力することとなり、こ
のＱ出力はオアゲート（10）を介してシフトレジスタ
（４）のCL入力に印加されてシフトレジスタ（４）の内
容がクリアされると共に記録アドレスラッチ回路（２）
に印加される。記録アドレスラッチ回路（２）は、この
Ｑ信号を入力することにより、アドレス変更ラッチ回路
（７）が保持している値（ｂ）を取り込み、この値
（ｂ）をそれまでの記録アドレスラッチ回路（２）の内
容（今の場合、ｎ＋４）に加算して、この値（ｎ＋４＋
ｂ）を新たな記録アドレス（Ｎ）として保持する。

そして、記録誤り検出回路（１）は斯る記録アドレス
（ｎ＋４＋ｂ）に基いて情報を記録する。従って、情報
は連続して誤りが生じた領域から十分離れたトラックに
記録されたこととなる。

以上のように、本実施例によれば、３回連続して記録誤
りが検出されると、次の情報記録アドレスを記録誤りが
生じたアドレスから十分に離れるように設定変更するこ
とによって、複数のトラックに跨ってゴミ、キズ等が存
在した場合において、情報の再記録をむやみにくり返す
ことがないようにしたものである。

なお、上述のような記録アドレスの設定変更の条件は、
３回連続の記録誤り検出に限らず、任意に回数を設定す
ればよい。

（ト）考案の効果 本考案によれば、ゴミ、キズ等によって複数のトラック
に跨って記録不良が生じると思われる場合、これらのト
ラックに無駄に情報の記録を行なうことを防止すること
ができ、従って、情報記録時間の増大を抑制することが
できる。

【図面の簡単な説明】

図は本考案の一実施例を示し、第１図はブロック図、第
２図は信号波形図である。 （１）…記録誤り検出回路、（２）…記録アドレスラッ
チ回路、（４）…シフトレジスタ、（７）…アドレス変
更ラッチ回路。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】アドレス順に形成した記録媒体のトラック
   の所定アドレスに情報を記録した後、直ちにこの所定ア
   ドレスに記録した情報を再生して誤り検出手段により誤
   りの有無を検出し、誤りがある場合は次アドレスに情報
   の再記録を行う情報記録装置において、情報を記録する
   アドレスを順次更新して発生するアドレス発生手段と、
   上記誤り検出手段の誤り検出出力に基づいて信号誤りの
   連続する回数を計数する計数手段と、該計数手段計数値
   がある一定値を超えた時、上記アドレス発生手段より発
   生するアドレスを複数アドレス分更新させるアドレス変
   更手段とを、具備することを特徴とする情報記録装置。