JPH07182054A - 単一電源装置用の固定された電圧仮想アース発生器および仮想アース発生回路の作成方法 - Google Patents

Abstract

(57)【要約】 【目的】 大きな電流流入性能および電流流出性能を有
し、高精度の出力電圧を有し、負荷制御性が優れ、消費
電力が大幅に小さく、信号の動作領域が大きく、歪みが
小さく、信号対雑音比特性のよい、仮想アース発生器回
路装置とその作成法を提供する。 【構成】 安定なバイアス電流源３９がバンドギャップ
基準発生器４１および抵抗器４３および抵抗器４５に接
続され、それにより、精密な値の仮想アース電圧が発生
される。この電圧は、利得１構成体に構成された演算増
幅器４７に接続される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、全体的にいえば、単一
の電源電圧が用いられる回路に使用され、改良された安
定性と精度を有する仮想アース基準電圧を得る線路分離
仮想アース発生器および仮想アース発生回路の作成方法
に関する。

【０００２】

【従来の技術とその問題点】従来、通常の単一電源電圧
回路の分野において、アースを中心とし時間と共に正値
と負値の両方をとる信号を入力として受け取ることがで
き、および、波形クリッピングによりデータを損失する
ことなく波形全体を反映する出力を生ずることができる
ような、仮想アース電圧基準装置を設計するいくつかの
方式が存在している。入力波形のクリッピングを防止す
るために、入力電圧信号および出力負荷を終端する仮想
アースが必要であり、それにより、基準電圧を中心とす
るように出力が変換される。仮想アース電圧基準装置を
設計するいくつかの典型的な方式は、個別部品を用いた
電圧分割器回路を使用することである。これらの個別部
品を用いる解決法は、いくつかの欠点を有する。すなわ
ち、それらが用いられる回路では、負荷制御が良好でな
いこと、過剰な電力消費があること、大きな回路基板面
積領域が必要であること、過剰な個数の個別部品が必要
であること、などの不利な影響がある。したがって、現
在、これらの問題点のいずれかまたは全部を解決する改
良が要請されている。

【０００３】

【問題点を解決するための手段】本発明の目的は、単一
電圧の電源回路に使用される仮想アースを分離する際、
安定性と精度を確保できる線路分離仮想アース発生器お
よび仮想アース発生回路の作成方法を提供することにあ
る。全体的にいえば、本発明の１つの実施例において、
電源電圧の半分の電圧の仮想アースを供給するように動
作するいくつかの部分回路を有する、仮想アース機能を
実施する回路が開示される。このように作成された回路
は、先行技術による解決法に比べて、多くの利点を有す
る。例えば、大きな電流流入性能および電流流出性能、
高精度の出力電圧、顕著な負荷制御特性、大幅に小さな
消費電力、大きな信号動作範囲、小さな歪み、改良され
た信号対雑音比特性、および改良された精度、などの利
点が得られる。

【０００４】回路が集積化され、３端子パッケージにパ
ッケージされた、第２実施例が開示される。この実施例
が単一電源電圧を使用する典型的な装置に用いられる
時、回路基板面積領域の節約、部品数が少なくてすむこ
と、および接続数が少なくてすむことなどの特徴が、本
発明により、利点として得られる。また、本発明により
得られる特徴は、回路基板または他のカード条件または
基板条件において、極めて容易にこの使用特性が得られ
る、ということである。

【０００５】この回路が８ピンＤＩＰの中にパッケージ
される場合、また別の実施例が開示される。

【０００６】

【実施例】下記図面において、対応する番号および対応
する記号が異なる図面で用いられる場合、特に断らない
限り、それらは対応する部品を表す。

【０００７】本発明の仮想アース回路により、先行技術
による解決法に比べて、顕著な負荷制御特性を有し、低
電力電源の要請を満たし、および改良された雑音特性を
有する、高精度の仮想アースを得ることが可能である。
バンドギャップ電圧基準装置と特定の特性を有する高特
性演算増幅器とを組み合わせることによって、仮想アー
スが発生される。この仮想アースは、通常、２．５Ｖ、
すなわち、典型的な５Ｖ装置の電源電圧の１／２である
が、他の電圧も容易に発生することができる。本発明の
回路は、さらに別のバイアス部品または他の接続を、動
作のために必要としない。

【０００８】図１は、先行技術による問題点の４つの解
決法を示す。図１Ａでは、フィルタ・コンデンサを備え
た抵抗器電圧分割器を用いて、電源電圧が２分割され
る。抵抗器１と抵抗器３とにより、標準的な電圧分割器
が得られ、そしてコンデンサ５により、出力Ｖ_o におけ
る雑音を小さくするためのフィルタが得られる。図１Ａ
に示された回路が、先行技術による仮想アースの多くの
応用に用いられる。図１Ｂは、先行技術による第２変形
実施例を示す。この第２変形実施例は、抵抗器９と分路
制御装置１１を有し、それにより、出力電圧Ｖ_o が得ら
れる。図１Ｂの回路はまた多くの回路において仮想アー
スを得るのに通常用いられる。これらの２つの方式はい
ずれも、多くの欠点を有している。例えば、図１Ａの電
圧分割器の入力制御性能はよくない。それは、電源電圧
が変動する時、出力電圧が約５０％変動する、すなわ
ち、例えば５ボルト装置では、０．５Ｖ／ボルトの変動
があるからである。このことにより、利用可能な共通モ
ード電圧範囲が小さくなり、この仮想アースを用いた回
路の出力範囲が小さくなる。電力消費は、また、好まし
い値よりも大きい。例えば、典型的な１キロオーム抵抗
器分割器の５ボルト装置では、電力消費は１２．５ｍＷ
ＤＣである。

【０００９】図１Ｂは、電圧基準装置のような能動装置
を用いて、仮想アースを発生することを示している。こ
のような電圧基準装置はすべて本質的には電力源である
から、この能動素子は電流流出源または電流流入源のい
ずれかであるように設計され、その両方であることはで
きない。図１Ｂに示された構成体において、抵抗器９
は、負荷と分路電圧基準装置１１に電流を供給しなけれ
ばならない。ピーク電流の要請により、もし十分なバイ
アス電流が流れることができないならば、Ｖ_o 端子の電
圧値に大きな変化が生ずる。このことは、さらに余分の
電力消費を生ずる。

【００１０】図１Ｃおよび図１Ｄは、図１Ａおよび図１
Ｂの構成体に対し、それぞれ、基本的仮想アース回路に
バッファを付加するという改良を加えた構成体の図面を
示す。これらの方式は、いくつかの問題点、特に、電力
消費の問題点を解決する。また、能動基準装置による入
力の制御、このバッファによる負荷の制御は、先行技術
によるどの方法よりも大幅に増強される。部品数および
基板面積領域の点で、これらの改良のためのコストが大
幅に増大する。さらに、増幅器を付加して備えることに
より、電源に付加的電力供給が要求される。

【００１１】図２は、本発明の仮想アース回路のブロッ
ク線図を示す。電流源３９は電圧基準装置に接続され、
抵抗器回路は抵抗器４３および抵抗器４５を有する。電
流源３９はさらに、増幅器４７の正電圧源入力に接続さ
れる。増幅器４７は基準電圧に接続され、そしてこの増
幅器４７により、出力Ｖ_o に対するバッファが得られ
る。

【００１２】図３は、図２の回路の概要図である。図２
からの演算増幅器４７は、ここでは分解図で示されてい
る。分路基準装置４１がこの演算増幅器に接続され、そ
してバイアス回路３９がこの演算増幅器に接続されいる
のが示され、この演算増幅器の詳細図はトリム回路５１
を有する。

【００１３】動作の際には、バンドギャップ基準装置４
１は、精密でかつ温度に対して安定な基準電圧を発生す
るのに用いられる。演算増幅器４７は利得１バッファと
して動作し、そして演算増幅器４７はバンドギャップ基
準装置に接続される。演算増幅器の出力Ｖ_o は、バンド
ギャップ基準装置４１と抵抗器４３および抵抗器４５に
より発生される基準電圧に等しく、そして、演算増幅器
のこの出力Ｖ_o が仮想アース回路の出力である。演算増
幅器４７を用いることにより、仮想アース回路の電流流
入源および電流流出源としての高い性能を利点として得
ることができる。このことは、バンドギャップ基準装置
４１だけでは実行することができない。演算増幅器４７
を用いることによりまた、仮想アース回路の出力インピ
ーダンスを小さくすることができる。バイアス回路３９
を用いて基準電流が発生され、そしてこの基準電流は、
回路の残りの部分に反映されるよりは、この回路に対す
る動作点を発生するのに用いられる。トリム回路５１を
用いて、仮想アース出力電圧の中のエラー項が消去され
る。図２および図３に示された回路ブロックのおのおの
は、特性に対する要求と、安定性に対する要求と、低電
力に対する要求との組み合わせに対して選定されてい
る。

【００１４】演算増幅器４７は、特定のＤＣ特性、ＡＣ
特性、および低電力特性の組み合わせに対して設計され
る。演算増幅器４７の最も興味のある特性は、電源から
引き出される無活動期電流は非常に小さいが、大きな負
荷電流を流入および流出できる性能を有することであ
る。この性能は、Ｑ２３Ａ、Ｑ２３Ｂ、およびＱ２６−
Ｑ３０を有する標準的出力段階に加えて、Ｑ２４Ａおよ
びＱ２４Ｂを有するブースト回路を用いて達成される。
出力での電流負荷要求が流出電流または流入電流に対す
る標準的出力段階の性能を越える時、ブースト回路がオ
ンになり、そして出力が流出または流入する負荷電流を
付加することを可能にする。ブースト回路は出力電圧を
検出する。負荷電流が標準的出力段階の性能を越える
時、出力電圧は要請された値から移動するであろう。ブ
ースト回路がオンになり、そして出力電圧は要請された
値に戻り、一方、電流流出および流入性能は増大する。
ブースト回路は、無活動期電源電流を低く保つことが必
要である時にのみ、オンになる。

【００１５】演算増幅器４７はまた、その高ＤＣ利得の
ために選定された。演算増幅器が閉ループ利得の構成と
して用いられる時、出力インピーダンスは、その開ルー
プ値から演算増幅器の開ループ利得Ａ_{v open-loop} だけ
減少する。

【数１】 ここで、β＝１である。

【００１６】この回路の出力インピーダンスは重要であ
る。それは、負荷電流が仮想アース回路により流出また
は流入する時、出力電圧は要請された値から離れるよう
に変化する傾向があるからである。出力インピーダンス
が大きくなればなる程、出力電圧はますます離れる方向
に変化するであろう。したがって、出力インピーダンス
を小さくすることは、負荷電流による出力電圧エラー項
を小さくするための重要な因子である。小さな出力イン
ピーダンスは、利得１構成体の中に高利得演算増幅器を
用いることにより達成される。負荷電流が変化する間、
回路が一定出力電圧を保持する性能は、負荷排除として
知られる。

【００１７】多数個の利得段階を用いることによって、
演算増幅器４７に高利得を得ることができる。けれど
も、多数個の利得段階を用いることは、通常、周波数
（ＡＣ）特性を劣化させる。ＡＣ特性は、演算増幅器設
計の小信号帯域幅と処理のスピードに依存する。名称
「分離された垂直バイポーラおよびＪＦＥＴトランジス
タの製造工程」の特許番号第４，９３９，０９９号に開
示された工程を用いることにより、設計者は多くの利点
を得ることができる。この特許の内容は、本発明に参考
資料として取り込まれている。この工程により、演算増
幅器４７は非常に小さな電流を利用することができ、そ
してこのことは、このようにして作成された仮想アース
回路の高利得と低電力消費に寄与する。この工程は小さ
な供給電流においてそのスピードを保持し、演算増幅器
４７に大きな小信号帯域幅を与え、そしてその結果、大
きな最大電力帯域幅を与える。最大電力帯域幅は、仮想
アース回路のＡＣ特性と負荷電流の変動の周波数との関
係に、直接に関連する。負荷電流の変動の周波数が最大
電力帯域幅を越えて増大する時、仮想アースは、要請さ
れた出力電圧を保持するのがますますできなくなる。最
大電力帯域幅が大きいと、図２および図３の仮想アース
回路は、出力電圧Ｖ_o をその要請された値から変動させ
ることなく、急速に変動する負荷電流を処理することが
できる。もちろん、他の工程を用いることができるが、
その結果、利点である前記特徴のいくつかは失われる
か、または縮小されるであろう。

【００１８】図４は、図４Ａにおいて、バイアス回路３
９の概要図を示し、および図４Ｂにおいて、トリム回路
５１の概要図を示す。

【００１９】図４Ａはバイアス回路３９を示す。このバ
イアス回路の中心部分は、名称「安定バイアス電流源」
の米国特許第４，９７５，６３２号に開示された回路で
ある。この特許の内容は、本発明に参考資料として取り
込まれている。図４Ａにおいて、装置ＪＰ１１は、最も
正の電源線路に接続された、ゲート・ソース接続ＪＦＥ
Ｔである。この装置は、前記特許の装置ＪＰ１に同等で
ある。また別のゲート・ソース接続ＪＦＥＴである。図
４Ａの装置ＪＰ３７は、前記特許の装置ＪＰ２に同等で
ある。ＮＰＮバイポーラ・トランジスタである装置Ｑ１
９は、前記特許の装置Ｑ３に同等であり、および、ＮＰ
Ｎバイポーラ・トランジスタである装置Ｑ２０は、前記
特許の装置Ｑ４に同等である。これらの装置は、温度安
定バイアス回路の中心部分であり、そしてこれらの装置
により、図２および図３に示された仮想アース回路の残
りの部分に対する周知の基準電流が得られる。図４Ａの
概要図のバイアス回路に示された能動装置の残りの部分
（ＪＰ３６、Ｑ１７、Ｑ１８、Ｑ１９、Ｑ２１、Ｑ４０
およびＱ４１）を用いて、基準電流を分配および鏡映す
ることができる、および電源の変動に対して付加的安定
性を得ることができる。

【００２０】この温度安定バイアス回路の利点は沢山す
る。その主要な利点は、バンドギャップ基準装置４１に
より発生される基準電圧の精度が改良されることであ
る。バンドギャップ基準装置４１が動作するために、そ
れに最少量の電流が供給されなければならない。それ
は、数１０マイクロアンペアから数ミリアンペアまでの
広い電流範囲で、動作するであろう。けれども、この電
流が変化する時、バンドギャップ基準装置４１により供
給される基準電圧も変化する。このことは、仮想アース
回路の全体の精度に対し、エラー項として考えることが
できる。負荷電流が仮想アース回路に流入または流出す
る時、消費電力が大幅に変化し、そしてその結果、ダイ
の温度が大幅に変化する。バイアス源３９は温度に対し
安定であるから、バンドギャップ基準装置４１へ流れる
電流は変化しなく、したがって、供給される基準電圧も
変化しない。また、電力消費によるダイの温度の変化、
または雰囲気温度の変化、によって生ずるエラー項は事
実上ない。

【００２１】バイアス回路３９のまた別の利点は、カソ
ード（図３のトランジスタＱ２のベース）と記された演
算増幅器４７の端子から流れる電流に関するものであ
る。この電流はまた、バンドギャップ基準装置４１に流
れ込む。前記で説明した理由により、この電流は、基準
電圧エラー項を生ずる原因となりうる。温度安定バイア
ス源３９により、そうでない場合に可能であるよりは、
この演算増幅器端子電流は一定の温度範囲にわたってさ
らに安定であることが可能であり、したがって、この端
子電流によるエラー項の温度変化が小さくなる。

【００２２】温度安定バイアス源３９の第２の主要な利
点は、演算増幅器４７が温度に対し最大電力帯域幅をか
なり一定に保持することが可能であることである。演算
増幅器４７について前記で説明したように、大きな最大
電力帯域幅は好ましいことである。温度安定バイアス源
３９により、演算増幅器４７は温度に対し小信号帯域幅
を一定に保持することが可能であるから、仮想アース回
路が、室温で示すのと同じ周波数（ＡＣ）特性を一定の
温度範囲にわたって有することを、ユーザが期待するこ
とができる。前記のように、基準電流の安定性を電源の
変動以上に増強させる付加部品が、標準的技術を用いて
付け加えられた。電源が変動する時、基準電流は一定の
ままに保たれる。したがって、電源電圧が変動する時、
この仮想アース回路の精度とＡＣ特性は一定のままであ
る。ユーザが回路を（推奨される動作範囲内で）動作さ
せる温度、消費電力、または電源電圧がどのようであっ
ても、バイアス電流安定特性により変動する精度および
ＡＣパラメータは一定に保たれる。このことは、先行技
術に比べて重要な利点である。

【００２３】図４Ｂは、ＶＩＯトリム回路５１の概要図
を示す。この回路は、演算増幅器４７によって発生され
るまた別の出力電圧エラー項をできるだけ小さくするた
めに用いられる。演算増幅器のオフセット電圧が、バン
ドギャップ基準装置４１によって発生される電圧基準値
に加算（または減算）される。したがって、仮想アース
の出力電圧は、バンドギャップ基準装置４１によって発
生される電圧基準値に等しくない。トリム回路５１によ
り、演算増幅器のオフセット電圧をできるだけ小さい値
に調整することができ、それにより、出力電圧Ｖ_o がバ
ンドギャップ基準装置４１によって発生される基準電圧
値にできるだけ近付くことができる。

【００２４】図５は、バンドギャップ基準装置４１の概
要分解図を示す。バンドギャップ基準装置４１は温度安
定性のために設計される。バンドギャップ基準装置４１
により発生される基準電圧は、温度の変化に対して比較
的に一定である。これらの温度変化は、雰囲気温度の変
化が原因で、または、仮想アース負荷電流の変化により
生ずる消費電力の変動によってダイ温度が変化すること
が原因で、生ずることが可能である。バンドギャップ基
準装置４１はまた、低電力の要請に適合するように設計
される。この要請は、数１０マイクロアンペアの電流で
動作することを要求する。３つの主要なエラー項が、バ
ンドギャッ回路４１により、基準電圧に導入され、した
がって、仮想アース出力電圧に導入される。第１のエラ
ー項は、温度による基準電圧の変化によるものである。
このエラー項は、適切なバンドギャップ電圧を選定する
ことにより、できるだけ小さくすることができる。この
ことは、バンドギャップ電圧を、図５に記された抵抗器
Ｒ８Ａ−Ｄおよび抵抗器Ｒ７Ａ−Ｃと、ヒューズＲ−Ｊ
とで調整することにより、達成される。バンドギャップ
基準装置４１による第２のエラー項は、基準電圧の絶対
値である。このことは、図２の抵抗器４３および抵抗器
４５と同等である、抵抗器Ｒ１０および抵抗器Ｒ１１で
バンドギャップ電圧の利得増大により設定される。この
基準電圧は、抵抗器Ｒ１０および抵抗器Ｒ１１と、ヒュ
ーズＢおよびヒューズＤとを用いて、調整することがで
きる。第１のエラー項は、バイアス回路３９からバンド
ギャップ基準装置４１へ流れ込む電流の変動によるもの
であり、そしてこれは前記のようにしてできるだけ小さ
くすることができる。

【００２５】図２−図４に示された仮想アース回路によ
り、バンドギャップ基準回路によって得られる電圧基準
装置に基づく、安定でかつ正確な、固定された電圧出力
がえられる。典型的な応用では、典型的には５Ｖである
電源電圧の５０％の基準電圧値が要求され、したがっ
て、２．５Ｖの仮想アースが要求される。図２の回路が
２．５Ｖ様式で作成され、そしてこの回路により、供給
電圧範囲４Ｖ−４０Ｖにわたって、出力電流駆動（流出
または流入）のプラスまたはマイナス２０ｍＡを有す
る、十分に制御された基準電圧の得られることが分かっ
た。

【００２６】図６は、種々の温度条件における、図２−
図５に示された回路の出力制御特性を示す。

【００２７】図７は、図２の仮想アース回路を実施する
集積回路の図を示す。（２）で標識された接合パッドは
共通端子であり、および（３）で標識された接合パッド
はＶ _o 端子であることを断っておく。この集積回路の雑
音除去および動作特性を改良するために、小電流使用経
路と大電流使用経路は物理的に分離され、そしてこれら
の経路の最終的接続は、接合導線で行われる。

【００２８】図７の集積回路は、図４および図５に示さ
れたプログラム可能ヒューズを用いて、構成することが
できる。図５の概要図に示されたバンドギャップ基準装
置の中にヒューズを用いることにより、バンドギャップ
回路をディスエーブルにすることができ、そしてＲ１０
およびＲ１１を有する抵抗器分割器を用いて基準電圧を
発生することができる。この発明は、名称「単一電源装
置のための線路分離仮想アース発生器」の出願中特許、
ＴＩドケット番号ＴＩ−１６５４１、のクロス参照出願
に十分に開示されている。図３および図４に示されたヒ
ューズを用いることにより、前記で説明された固定電圧
仮想アース集積回路を再プログラムして、ダイが処理工
程を受けた後、前記クロス参照出願の線路分離仮想アー
ス回路を実施することができる。この特徴により、１つ
の集積回路が、付加的な設計コストおよび付加的な製造
コストを必要としないで、２つの異なる仮想アース回路
を支援できるという利点を有する。

【００２９】図８Ａおよび図８Ｂは、本発明を実施する
図７に示された集積回路がパッケージされたダイを示
す。図８Ａは、図示されたパッケージの面積領域は小さ
く、以前に離散部品が用いられた応用に対し特に適切で
ある、３端子パッケージ装置である。この単純なパッケ
ージにより、新規なマスクワークなしに、現在ある回路
基板の品質向上を容易に行うことができる。この３端子
パッケージは簡単に挿入でき、それにより、Ｖ_in端子は
電源電圧に接続され、ＣＯＭ端子はアース電圧または共
通電圧に接続され、およびＶ_o は仮想アース端子に接続
される。パッケージの中の回路の相互接続は、雑音の問
題点ができるだけ小さくなるように設計される。接合導
線により、一定の信号が接続される。このことは、さら
によい負荷除去を与える。

【００３０】図８Ｂは、また別のパッケージを示す。図
８Ｂでは、当業者には周知である８ピンのデュアル・イ
ン・ラインのプラスチック・パッケージ（ＤＩＰ）の中
に、この集積回路ダイがパッケージされる。また、回路
の雑音除去の問題点を改良するために、いくつかの接続
が接合導線を用いて行われる。このパッケージの横断面
が小さく、かつ、他のＤＩＰパッケージと互換性を有す
る点で、このＤＩＰが好ましいパッケージである応用に
対し、このパッケージは適切である。

【００３１】いくつかの好ましい実施例が、前記で説明
された。本発明の範囲は、前記で説明された実施例とは
異なるが、なお請求の範囲に入る実施例をも包含するこ
とを断っておく。

【００３２】例えば、カラー表示装置はラスタ走査陰極
線管または他のラスタ走査装置であることができ、ラス
タ走査でなくそして平行ラインまたはフレーム駆動装置
を有する装置、カラー・プリンタ表示装置、フイルム・
フォーマッタ表示装置、他のハード・コピー表示装置、
非ＣＲＴ技術である液晶表示装置、プラズマ表示装置、
ホログラフィ表示装置、変形可能マイクロミラー表示装
置、他の表示装置、非平面画像作成技術を用いた３次元
装置、または他の装置であることができる。

【００３３】場合により「マイクロコンピュータ」は、
メモリを要求するマイクロコンピュータを意味するとし
て用いられ、そして、「マイクロプロセッサ」は、メモ
リを要求しないマイクロコンピュータを意味するとして
用いられる。ここでは、これらの用語はまた同義語であ
り、そして同等のものを指すとして用いられる。用語
「処理回路」は、ＡＳＩＣ（特定用途向け集積回路）、
ＰＡＬ（プログラム可能アレイ論理）、ＰＬＡ（プログ
ラム可能論理アレイ）、復号器、メモリ、ノン・ソフト
ウエア・ベースド・プロセッサ、または他の回路、また
は任意のアーキテクチャのマイクロプロセッサおよびマ
イクロコンピュータを有するディジタル・コンピュー
タ、またはこれらの組み合わせを包含する。本発明の範
囲を考察する際、用語の範囲は非網羅的であると解釈す
べきである。

【００３４】内部接続および外部接続は、オーム的接
続、静電容量的接続、中間回路、その他を通しての直接
接続、または間接接続であることができる。本発明の回
路は、シリコン、ヒ化ガリウム、その他の電子材料群で
の離散部品、完全に集積化された回路で実施することが
でき、光に基づく装置、または、他の技術に基づく装置
により実施することができる。本発明の種々の実施例
は、ハードウエア、ソフトウエア、またはマイクロコー
ド化されたファームウエアで実施することができること
を理解すべきである。処理工程図はまた、マイクロコー
ド化されたおよびソフトウエアに基づく実施例に対す
る、流れ図で表される。

【００３５】本発明は例示された実施例を参照して説明
されたけれども、この説明は、本発明がそれらに限定さ
れることを意味するものではない。例示された実施例の
種々の変更実施例、およびそれらを組み合わせた実施
例、および本発明のその他の実施例の可能であること
は、前記説明を参照すれば当業者には明らかであろう。
したがって、本発明の範囲内には、このような実施例は
すべて包含されるものと理解すべきである。

【００３６】以上の説明に関して更に以下の項を開示す
る。 （１） 第１電源電圧と第２電源電圧との間に接続さ
れ、かつ、予め定められた基準電圧を得るために動作可
能である、抵抗器電圧分割器と、前記第１電源電圧に接
続されたバイアス電流源と、前記基準電圧に接続され、
かつ、出力端子に接続された出力を有し、かつ、前記バ
イアス電流源により付勢される、増幅器と、を有し、か
つ、前記第１電源電圧と前記第２電源電圧との間の差の
半分に等しい安定な電圧を前記出力端子に供給するよう
に動作することが可能である、線路分離仮想アース発生
器回路。

【００３７】（２） 第１項に記載された線路分離仮想
アース発生器回路において、前記基準電圧に接続された
雑音減少入力をさらに有する、前記線路分離仮想アース
発生器回路。

【００３８】（３） 第２項に記載された線路分離仮想
アース発生器において、前記電圧基準接続点と前記第２
電源電圧との間に接続され、かつ、前記出力端子におい
て信号雑音の減少のために動作することが可能な、第１
コンデンサをさらに有する、前記線路分離仮想アース発
生器回路。

【００３９】（４） 第１項に記載された線路分離仮想
アース発生器回路において、前記バイアス電流源が予め
定められた値の基準電流を供給するために持続されたト
ランジスタをさらに有し、および、補償回路として接続
され、かつ、雰囲気温度の変動による前記バイアス電流
源の中の電流変化が前記基準電流値を変えないように動
作することが可能な、トランジスタをさらに有する、前
記線路分離仮想アース発生器回路。

【００４０】（５） 第１項に記載された線路分離仮想
アース発生器回路において、前記増幅器が利得１構成体
に接続された演算増幅器を有する、前記線路分離仮想ア
ース発生器回路。

【００４１】（６） 第５項に記載された演算増幅器に
おいて、前記演算増幅器がブースト段階に接続された出
力段階をさらに有し、かつ、前記ブースト段階が動作す
ることにより前記出力段階を通して流れる電流が一定の
閾値を越える時付加的電流流出性能または流入性能を得
ることができる、前記線路分離仮想アース発生器回路。

【００４２】（７） 第６項に記載された演算増幅器に
おいて、前記演算増幅器が前記ブースト段階に接続され
たセンシング・トランジスタをさらに有し、かつ、前記
センシング・トランジスタが動作することにより前記セ
ンシング・トランジスタの導電路を通して流れる電流が
一定の閾値を越える時前記ブースト段階をオンにするこ
とができる、前記線路分離仮想アース発生器回路。

【００４３】（８） 第１電源電圧と第２電源電圧との
間に接続され、かつ、基準電圧を供給するように動作す
ることが可能である、抵抗器電圧分割器を備える段階
と、前記第１電源電圧に接続されたバイアス電流源を備
える段階と、前記基準電圧に接続され、かつ、出力端子
に接続された出力を有し、かつ、前記バイアス電流源に
より付勢される、増幅器を備える段階と、前記第１電源
電圧と前記第２電源電圧との差の半分に等しい安定な電
圧を前記出力端子に得るために、前記増幅器および前記
バイアス電流源を動作させる段階と、を有する、線路分
離仮想アース発生器回路の作成法。

【００４４】（９） 第８項に記載された作成法におい
て、前記出力端子における信号雑音を小さくするために
前記基準電圧と前記第２電圧電源との間にコンデンサを
接続する段階をさらに有する、前記作成法。

【００４５】（１０） 第８項に記載された作成法にお
いて、前記基準電圧に接続された増幅器を備える前記段
階が、利得１構成体に接続されかつ大きな電流駆動性能
を有する演算増幅器を備える段階を有する、前記作成
法。

【００４６】（１１） 第１０項に記載された作成法に
おいて、演算増幅器を備える前記段階が差動入力段階を
作成するために複数個の分離したバイポーラ・トランジ
タを備える段階と、共に接続されかつ前記差導入力段階
に接続された複数個の利得段階を備える段階と、電圧出
力に接続されかつ前記複数個の利得段階に接続された出
力段階を備える段階と、をさらに有する、前記作成法。

【００４７】（１２） 第１１項に記載された作成法に
おいて、バイアス電流源を備える前記段階が、広い範囲
の温度と電圧条件にわたって一定のままである安定な出
力を有する、バイアス電流回路を選定する段階を有す
る、前記作成法。

【００４８】（１３） 仮想アース機能を物理的に実施
し、かつ、改良された精度と安定性を有する、回路に対
する方法と装置が開示される。安定なバイアス電流源３
９がバンドギャップ基準発生器４１および抵抗器４３お
よび抵抗器４５に接続され、それにより、精密な値の仮
想アース電圧が発生される。この電圧は、利得１構成体
に構成された演算増幅器４７に接続される。このように
して作成された回路は、先行技術で用いられる仮想アー
ス回路に比べて、多くの利点を有する。この回路を実施
する集積回路が開示され、および、また別のパッケージ
の実施例も開示される。また別の実施例も開示される。

【００４９】本出願は、１９９１年９月１２日受付の名
称「単一電源アナログ装置のための線路分離アース発生
器」の出願中特許の米国レターズ特許シリアル番号第７
５８，０３９号に関連する出願である。この出願中特許
の内容は、参考資料として本出願の中に取り込まれてい
る。

【図面の簡単な説明】

【図１】先行技術による仮想アース回路の図であって、
Ａ−Ｄは仮想アース回路の４つの実施例の図。

【図２】本発明の仮想アース回路のブロック線図。

【図３】仮想アース回路の概要図。

【図４】図２に示された仮想アース回路の概要図であっ
て、Ａはバイアス回路図、Ｂはトリム回路図。

【図５】図２に示された仮想アース回路に用いられるバ
ンドギャップ基準回路の概要図。

【図６】図２−図５の回路の出力制御特性図。

【図７】図２の回路を実施する集積回路図。

【図８】図２の回路を実施するパッケージされた集積回
路の図であって、Ａは１つの実施例、Ｂまたは別の実施
例図。

【符号の説明】

４３，４５ 抵抗器電圧分割器 ３９ バイアス電流源 ４７ 増幅器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク イー．グラナハン アメリカ合衆国テキサス州ダラス，ボッブ オー リンク ドライブ 6979

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１電源電圧と第２電源電圧との間に接
   続され、予め定められた基準電圧を得るように動作可能
   の抵抗器電圧分割器と、 前記第１電源電圧に接続されたバイアス電流源と、 前記基準電圧に接続され、出力端子に接続された出力を
   有し、かつ、前記バイアス電流源により付勢される増幅
   器と、を有し、 前記第１電源電圧と前記第２電源電圧との間の差の半分
   に等しい安定な電圧を前記出力端子に供給するように動
   作可能の線路分離仮想アース発生回路。
2. 【請求項２】 線路分離仮想アース発生回路の作成方法
   において、 第１電源電圧と第２電源電圧との間に接続され、基準電
   圧を供給するように動作可能の抵抗器電圧分割器を形成
   し、 前記第１電源電圧に接続されたバイアス電流源を形成
   し、 前記基準電圧に接続され、出力端子に接続された出力を
   有し、かつ、前記バイアス電流源により付勢される増幅
   器を形成し、 前記第１電源電圧と前記第２電源電圧との差の半分に等
   しい安定電圧を前記出力端子に得るよう前記増幅器およ
   び前記バイアス電流源を動作させる線路分離仮想アース
   発生回路の作成法。