JPH07182231A - マスク処理回路 - Google Patents

Abstract

(57)【要約】 【目的】 マスク回路を一系統にすることによって、Ｃ
ＰＵのロード負担及び処理時間を増やすことなくハード
ウェアの軽減を図る。 【構成】 データはマスクすることなくそのまま複数の
メモリＭ１〜Ｍｎに取り込んでおく。バスインタフェー
ス４により複数のメモリＭ１〜Ｍｎから１つのメモリＭ
が選択されると、ＣＰＵ１がレジスタＲの内容を選択メ
モリＭに対応したマスク用データに書き換え、このマス
ク用データがマスク回路Ｓに供給される。するとマスク
回路Ｓは、マスク用データにもとづいて選択メモリＭの
データから対象外のビットをマスクして処理対象とした
い特定ビットだけをＣＰＵ１に読み込ます。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データから不要なビッ
トを取り除いてＣＰＵに読み込ませるようにしたマスク
処理回路に係り、特にマスク部のハードウェアを簡素化
したものに関する。

【０００２】

【従来の技術】データを処理する上で、データ中の特定
ビットのみを取り出したり、削除したりすることがあ
る。例えば、１２ビット幅のデータを１６ビット幅で読
み込ませようとするとき、残りの４ビットが全て０であ
ればよいが、そうでない場合、これをそのままＣＰＵで
処理すると不都合が生じる。かといって、ＣＰＵに１２
ビット幅であることを意識させて処理させようとすると
処理に時間がかかる。そのようなときには不必要な４ビ
ットをマスクするが、そのための回路としてマスク処理
回路がある。

【０００３】マスク処理回路は、メモリにデータを取り
込む前に処理対象外のビットについてマスクをかけ、処
理対象としたい特定ビットのみをメモリに一旦取り込
み、その後ＣＰＵに読み込むようにしている。

【０００４】従来、ＣＰＵ側でメモリデータを読む場
合、図６に示すように、複数のメモリＭ１，Ｍ２，…Ｍ
ｎとＣＰＵ１間にバスインタフェース２を介在させ、バ
スインタフェース２によって複数のメモリＭ１〜Ｍｎか
ら任意のメモリＭを１つ選択できるようにし、選択した
メモリＭをバス３を介してＣＰＵ１に接続するようにな
っいる。

【０００５】このような回路では、マスク用データに基
づいて対象外ビットにマスクをかけるマスク回路Ｓはメ
モリ単位に個別（Ｓ１〜Ｓｎ）に設けられ、メモリ取込
み用のデータＤは、マスク用データをセットするレジス
タＲと論理積を取ってからメモリＭに取り込まれるよう
になっている。

【０００６】従って、レジスタＲもメモリＭの数だけ用
意して、これらに各メモリＭに対応するマスク用データ
をセットし、各マスク回路Ｓに各マスク用データを渡す
ことによって、各メモリＭに処理対象としたい特定のビ
ットのみが取り込まれるようになっている。なお、レジ
スタＲは各メモリ毎に設けられているため、レジスタＲ
にセットするマスク用データは、１回レジスタにセット
すれば良く、書き換える必要はない。

【０００７】このようにマスク専用のハードウェアを多
系統に設けているのは、マスク処理の高速化を図るため
である。

【０００８】図７は、ビット数が混在している場合の従
来のマスク処理回路例を示す。基本的には図６と同じで
あるが、ＣＰＵは３２ビット、メモリＭ１が１６ビッ
ト、メモリＭ２が３２ビット、メモリＭｎが１６ビット
というように、ＣＰＵとメモリ間のデータビット数が異
なっている。

【０００９】例えばメモリＭ２へデータ２Ｄ31〜１Ｄ0
を取り込むときに、その中の必要なデータだけをメモリ
Ｍ２に取り込むために、有効なデータビット以外のメモ
リデータを“０“にするマスク用データ２ＭＤ31〜２Ｍ
Ｄ0 をレジスタＲ２にセットする。このようにしてマス
クすることで、メモリＭ２から読み出したデータをＣＰ
Ｕ１で処理するときにＣＰＵ側でのソフト処理負担を軽
減する。

【００１０】なお、ＣＰＵ１とデータビット数が異なる
メモリＭ１を読み出すときには、マスク回路Ｓ１ではバ
ス３上の不必要なビット（上位１６ビット）をマスクす
ることができないため、バスインタフェース２がＣＰＵ
１側で不要ビットをマスクしなければならない。

【００１１】

【発明が解決しようとする課題】上述した従来のマスク
処理回路には次のような問題があった。

【００１２】(1) メモリへデータを取り込むときにデー
タのマスクを行なっているため、メモリ毎にマスク回路
及びレジスタを必要とし、ハードウェアが非常に複雑に
なる。

【００１３】(2) データをメモリに取り込む前にマスク
すると、マスクされなかった処理対象データのみがメモ
リに取り込まれ、マスクされたデータは捨てられる。し
かし、１回目のマスク処理で得た処理対象データを評
価、検討したところ、不具合な点が見つかり、当初のデ
ータとは異なるデータが欲しい場合がある。そのような
とき、マスクデータは既に捨てられているため、再度デ
ータをメモリに取り込まなければ次回のマスクが行なえ
ない。従って柔軟性のあるデータ加工処理ができなかっ
た。

【００１４】(3) ＣＰＵとメモリ間でデータビット数が
異なり、データビット数の少ないメモリ内容を読み出す
とき、ＣＰＵ側で不必要なビットをマスクする必要があ
るが、メモリの入力側にあるマスク回路では、マスク機
能がありながら、そのようなビットをマスクすることが
できない。そのためバスインタフェースで行なわなけれ
ばならず、回路構成を複雑化する。

【００１５】本発明の目的は、マスク回路系を一系統に
することによって、上述した従来技術の欠点を解消し
て、ＣＰＵのロード負担及び処理時間を増やすことな
く、ハードウェアの軽減を図ることが可能なマスク処理
回路を提供することにある。

【００１６】また本発明の他の目的は、符号拡張機能を
もつマスク処理回路を提供することにある。

【００１７】

【課題を解決するための手段】第１発明のマスク処理回
路は、複数のメモリとＣＰＵ間がバスインタフェースで
つながれ、バスインタフェースにより複数のメモリから
選択されたメモリのデータをＣＰＵに読み込むように構
成した回路を前提とする。

【００１８】このような回路において、マスク回路はメ
モリの入力側ではなくＣＰＵ側であってバスインタフェ
ースのバス側に一系統だけ設けられ、それに応じてマス
ク用データをセットするレジスタも一系統だけ設けられ
る。

【００１９】上記レジスタは、選択されたメモリに対応
したマスク用データがＣＰＵによってセットされ、その
データ内容がメモリが選択される都度書き換えられるよ
うになっている。また、上記マスク回路は、レジスタに
セットされたマスク用データにもとづいて選択メモリの
データから対象外のビットをマスクして処理対象とした
い特定ビットだけをＣＰＵに読み込ませるようになって
いる。なお、選択されるメモリが前回選択されたメモリ
と同一であれば、データ内容を書き換えなくても良い。

【００２０】なお、メモリには、１チップメモリのよう
にそれ自体独立したメモリの他に、１チップメモリなど
の独立したメモリが複数集って１つの大きなメモリ単位
をなすメモリブロックのような場合も含まれる。

【００２１】また、第２発明は、第１発明において、選
択メモリのデータビット数とＣＰＵのデータビット数と
が異なる場合において、選択メモリからのデータをマス
クしてＣＰＵに読み込ませるとき、ＣＰＵのデータビッ
トのうち不必要なビットを上記マスク回路によりマスク
するようにしたものである。

【００２２】また、第３発明は、第１または第２発明に
おいて、マスク回路に、選択されたメモリの符号ビット
が有意データをもつとき、それよりも上位ビットのデー
タを強制的に有意データとする符号拡張回路を付加した
ものである。ここで、有意データとは、例えば、正符号
の“１”を意味する。

【００２３】

【作用】データはマスクすることなくそのまま複数のメ
モリに取り込んでおく。バスインタフェースにより複数
のメモリから１つのメモリが選択されると、ＣＰＵがレ
ジスタの内容を選択メモリに対応したマスク用データに
書き換え、このマスク用データがマスク回路に供給され
る。するとマスク回路は、マスク用データにもとづいて
選択メモリのデータから対象外のビットをマスクして処
理対象としたい特定ビットだけをＣＰＵに読み込ます。

【００２４】なお、バスインタフェースにより選択され
るメモリは予め分かるから、選択後でなく選択に先立っ
てレジスタ内容を書き換えておけば、マスク処理速度を
落とさないで済む。

【００２５】マスク用データをＣＰＵの命令によりソフ
ト的に書き換えるには時間がかかるが、本発明のように
メモリ選択の都度レジスタのデータを書き換える場合で
あっても、現実には頻繁に書き換えるわけではないの
で、実スピードからいうと影響はない。

【００２６】すなわち、本発明ではレジスタが１つでこ
れを共用するのに対し、従来ではレジスタがメモリの数
に応じて設けてある点でハードウェア上大きく異なる
が、ソフトウェア上は次のように差異はない。選択によ
りメモリを切り換えたときにマスク用データをレジスタ
にセッティングしなおすのが本発明であり、データをメ
モリに取り込む前に全てのレジスタにマスク用データを
セッティングしておくのが従来例であり、共にセッティ
ングするという動作においては変るところがない。従っ
て、ＣＰＵのロード負担、性能、処理時間は従来と同じ
である。

【００２７】通常、データ中のどのビットをマスクする
かは予め分かっていることが多い。例えば、半導体試験
装置（テスタ）などでも、テストヘッドで得たＤＵＴの
テストデータを本体に送り、本体内でマスク処理した後
バスを介してＣＰＵに送っているが、ＤＵＴや試験の種
類等によってマスク処理で削除したいビットは予め決っ
ている。この点は、メモリにデータを取り込む前後で変
らない。従って、同一のメモリデータに対してマスクデ
ータを変更するということは通常行なわれていない。

【００２８】しかし、マスク用データを変更するような
場合であっても、本発明では、メモリにマスクされてい
ない生データが入っているので、マスク内容を変えたい
ときでもデータを再度取り込まなくて済む。例えば、一
回マスクしたデータをＣＰＵで処理したけれども、結果
が思わしくなかったので、マスクビットを変えて再度処
理したいというような試行錯誤的な実験や評価を行なう
場合、直ちにマスク処理ができるので頗る便利である。

【００２９】また、マスク回路に符号拡張回路を付加す
ると、例えば、メモリの符号ビットであるＭＳＢが
“１”のとき、それよりも上位ビットを全て“１”にし
て符号を拡張することができる。逆に、ＭＳＢが“０”
のときは、上位ビットはそのままになる。なおメモリの
有意データは“０”の場合もある。

【００３０】

【実施例】以下、本発明のマスク処理回路の実施例を説
明する。本実施例では、バス側に共通のマスク回路をも
たせ、複数のメモリに対してマスク回路を一系統で済ま
したものである。

【００３１】マスク処理回路は図１に示す様に構成され
ている。すなわち、複数のメモリＭ１〜ＭｎとＣＰＵ１
間はバスインタフェース４でつながれている。バスイン
タフェース４によって複数のメモリＭ１〜Ｍｎから任意
のメモリＭが１つ選択できる。選択されたメモリＭはバ
ス３を介してＣＰＵ１に接続され、選択メモリＭのデー
タがＣＰＵ１に読み込まれる。

【００３２】上記メモリＭとＣＰＵ１間に介在したバス
インタフェース４内のバス３側に、各メモリＭに共通の
マスク回路Ｓが一系統だけ組込まれている。マスク回路
Ｓは、レジスタＲにセットされたマスク用データにもと
づいて選択メモリＭのデータから対象外のビットをマス
クして、処理対象としたい特定ビットだけをバス３を介
してＣＰＵ１に読み込ませる。

【００３３】マスク用データがセットされるレジスタＲ
は、マスク回路Ｓと同様に一系統で構成され、選択され
たメモリＭに対応したマスク用データがＣＰＵ１によっ
てセットされる。レジスタＲは一系統で構成されている
ために、対応するメモリに対して最低限データの切換え
機能をもつ必要がある。そこで、そのデータ内容はメモ
リＭが選択される都度、ＣＰＵ１によって書き換えられ
るようにしてある。なお、レジスタＲにセットされる各
マスク用データはＣＰＵ１側に持たせてある。この点は
従来のものと変らない。

【００３４】バスインタフェース４のメモリ選択手段
は、図示例ではセレクタ５を例示してあるが、例えば各
メモリＭの出力にハイゼット（ＨｉＺ）機能があれば、
セレクタ５を省略することができる。また回路がＥＣＬ
で構成されて正論理で扱えるようになっていれば、セレ
クタ５に代えてワイヤドＯＲで済ますことも可能であ
る。

【００３５】また、マスク回路Ｓでのマスク処理は、セ
レクタ５の出力とレジスタＲの出力とをＡＮＤ回路６で
接続して、選択メモリＭから読み出したデータと、レジ
スタＲにセットされたマスク用データとの論理積を取る
ことによって行なわれる。

【００３６】さて、データ１Ｄ、２Ｄ、…ｎＤはマスク
することなくそのまま生データとして各メモリＭ１、Ｍ
２…Ｍｎに取り込んでおく。バスインタフェース４によ
り複数のメモリＭ１〜Ｍｎの中から１つのメモリＭが選
択されると、ＣＰＵ１がレジスタＲの内容を選択メモリ
Ｍに対応したマスク用データに書き換え、このマスク用
データがマスク回路Ｓに供給される。すなわち、その都
度、１Ｄ、２Ｄ…に対応してレジスタＲの内容がＣＰＵ
１によって書き換えられる。

【００３７】マスク回路Ｓは、レジスタＲにセットされ
たマスク用データにもとづいて選択メモリＭのデータか
ら対象外のビットをマスクして処理対象としたい特定ビ
ットだけを残してバス３に出力する。ＣＰＵ１はバス３
を通じてその特定ビットのみを読み込む。

【００３８】なお、本実施例はマスク回路Ｓを一系統と
したので、メモリＭが切り換えられる度にマスク用デー
タを書き換えなければならないが、どのメモリを読むか
はＣＰＵ１には予め見えている。従って、メモリを読み
前に、バス側からそのメモリに対応するマスク用データ
を先取りしてレジスタにセットしておけば、処理速度が
遅くなることはない。

【００３９】具体例 図２は、より具体的なマスク処理回路を示す。１６ビッ
ト、３２ビットが混在するであって、基本的には図１と
同じで、マスク回路Ｓ、レジスタＲはバスインタフェー
ス４のバス３側に一系統だけ設けられている。

【００４０】例えば、メモリが複数あると、片やデータ
を１６ビットで扱い、片や３２ビットで扱う場合が技術
的に発生する。内部的には３２ビットであるにもかかわ
らず、扱ったデータが１６ビットしかない場合には、上
位１６ビットは変なデータが発生しているおそれがある
ので、そのようなデータをマスクする場合に使用する。

【００４１】同図には、データビット数ないしデータラ
イン数を具体的に示してある。ＣＰＵは３２ビットであ
る。メモリに関しては、メモリＭ１が１６ビット、メモ
リＭ２が３２ビット、メモリＭｎが１６ビットというよ
うに、ＣＰＵとメモリ間のデータビット数が異なってい
る。

【００４２】データの必要ビット数に応じてレジスタＲ
にマスク用データＭＤ31〜ＭＤ0 を入れてＣＰＵ１で処
理する。図１と同様に、マスクするのはメモリへデータ
を取り込む時ではなく、ＣＰＵ１へデータを読み出すと
きなので、メモリＭへ取り込んだデータに対するマスク
をデータ収集後自由に変えられる。また、マスク回路Ｓ
を１ブロックで済ませることができる。

【００４３】そして、マスク回路Ｓはバス３側に設けら
れているので、ＣＰＵ１とメモリＭ１間でデータビット
数が異なるときでも、メモリＭ１を読み出すときに同一
のマスク回路Ｓで不必要なビットをマスクすることがで
きるため、回路構成を簡素化でき、柔軟性のあるデータ
加工処理ができる。

【００４４】本発明は、例えば図３に示すように、複数
のメモリブロックＭＭとＣＰＵ１間がバスインタフェー
ス８につながれているような拡大された回路がある場合
に、マスク回路およびレジスタを各ブロックＭＭ内のイ
ンタフェース７に設けることも、あるいはバスインタフ
ェース８のバス３側に設けることもできる。なおメモリ
ブロックＭＭは、複数のメモリＭ１〜Ｍｎと、これらを
選択するセレクタ７とから主に構成されている。

【００４５】図４及び図５は本発明の変形例を説明した
マスク処理回路であり、符号拡張を行なうための符号拡
張も、一種のマスクであると考えることができ、符号拡
張回路Ｆをマスク回路Ｓに付加したものである。

【００４６】図４は図１に対応する変形例であり、これ
はメモリＭ側のビット数よりもバス３側のビット数が多
い場合において、マスク回路Ｓの出力うち、最上位ビッ
ト（ＭＳＢ）ラインＢＤ１５に位置するＡＮＤ回路６の
出力に、バス側ビット数と合わせるためにビットライン
ＢＤ１６〜ＢＤ３１を並列に増設し、それらのライン中
にＯＲ回路７を介設したものである。なお、このＯＲ回
路７は符号拡張機能を説明するために介設したものであ
り、ここではバッファ回路として機能するが、必須のも
のではない。

【００４７】これにより、例えばメモリＭの有効ビット
数が１６ビットであり、ＣＰＵ１のバスが３２ビットで
あるときのようにメモリとバス間でビット数が混在して
いるような場合、上記有効ビット中の符号ビットである
ＭＳＢ（ＢＤ１５）が例えば“１”のとき、それよりも
上位のビット（ＢＤ１６〜ＢＤ３１）を全て強制的に
“１”にしてバス３側に送る信号の符号拡張を行なうこ
とができる。逆に、ＭＳＢが“０”のときは上位ビット
はそのまま“０”にしておくことができる。

【００４８】図５も、同様に図３に対応する変形例であ
り、これはメモリ間でビット数が混在していて、バス側
が最大ビット数で構成されている場合、マスク回路Ｓの
出力の上位ビットラインに、各ＡＮＤ回路６の出力と、
ＭＳＢ出力とを入力とする２入力ＯＲ回路７をそれぞれ
介設して符号拡張回路Ｆとしたものである。符号拡張す
るときは、レジスタＲの内容に関わらず、上位ビットは
全て“１”となり、マスク機能は働かない。逆に符号拡
張しないときは、上位ビットはレジスタＲ内容に応じた
マスクが有効となる。

【００４９】

【発明の効果】

(1) 請求項１に記載の発明によれば、メモリから読み出
すときにマスクをかけるようにしたので、従来のように
メモリに書き込むときにマスクをかけていたためマスク
回路がメモリの数だけ必要であったのが、マスク回路は
１メモリ分で足り、ハードウェアを単純化できる。レジ
スタのデータ内容はメモリが選択される都度書き換えら
れるが、この点は実質的に従来例と同じであり、ＣＰＵ
のロード負担及び処理時間を増やすことがない。

【００５０】また、メモリに取り込まれたデータはマス
クがかけられていないので、従来のようにマスクをかけ
てからメモリに取り込むようにしているためにメモリに
マスク前のデータが残らなかったのが、メモリデータの
全部が残っているので、何回でもマスクがかけられるこ
とになり、マスクデータを変更してマスク処理をやり直
すことが容易である。

【００５１】(2) 請求項２に記載の発明によれば、ＣＰ
Ｕとメモリ間でデータビット数が異なる場合にデータビ
ット数の少ないメモリ内容を読み出すときでも、不必要
なビットを同一のマスク回路でマスクすることができ、
回路機能の向上を図ることができる。

【００５２】(3) 請求項３に記載の発明によれば、マス
ク回路に符号拡張回路を付加するという簡単な構成で、
符号拡張機能をもたせることができる。

【図面の簡単な説明】

【図１】本発明のマスク処理回路の実施例を説明するた
めのブロック図。

【図２】本実施例のより具体的なブロック図。

【図３】本発明の適用例を説明するためのブロック図。

【図４】本発明の変形例を説明するためのブロック図。

【図５】本発明の適用例の変形を説明するためのブロッ
ク図。

【図６】従来のマスク処理回路例を説明するためのブロ
ック図。

【図７】従来例のより具体的なブロック図。

【符号の説明】

１ ＣＰＵ ３ バス ４ バスインタフェース ５ セレクタ ６ ＡＮＤ回路 ７ ＯＲ回路 ８ マスク処理回路 Ｍ メモリ Ｍ１〜Ｍｎ メモリ Ｓ マスク回路 Ｒ レジスタ Ｆ 符号拡張回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】複数のメモリとＣＰＵ間がバスインタフェ
   ースでつながれ、バスインタフェースにより上記複数の
   メモリから選択されたメモリのデータをＣＰＵに読み込
   むように構成した回路において、 上記選択されたメモリに対応したマスク用データが上記
   ＣＰＵによってセットされ、そのデータ内容がメモリが
   選択される都度書き換えられるレジスタと、 該レジスタにセットされたマスク用データにもとづいて
   上記選択メモリのデータから対象外のビットをマスクし
   て処理対象としたい特定ビットだけを上記ＣＰＵに読み
   込ませるマスク回路とを備えたことを特徴とするマスク
   処理回路。
2. 【請求項２】上記選択メモリのデータビット数と上記Ｃ
   ＰＵのデータビット数とが異なる場合において、 上記選択メモリからのデータをマスクして上記ＣＰＵに
   読み込ませるとき、上記ＣＰＵのデータビットのうち不
   必要なビットを上記マスク回路によりマスクするように
   した請求項１に記載のマスク処理回路。
3. 【請求項３】上記マスク回路に、選択されたメモリの符
   号ビットが有意データをもつとき、それよりも上位ビッ
   トのデータを強制的に有意データとする符号拡張回路を
   付加した請求項１または２に記載のマスク処理回路。