JPH07183105A - Chip type thermistor - Google Patents
Chip type thermistorInfo
- Publication number
- JPH07183105A JPH07183105A JP5324211A JP32421193A JPH07183105A JP H07183105 A JPH07183105 A JP H07183105A JP 5324211 A JP5324211 A JP 5324211A JP 32421193 A JP32421193 A JP 32421193A JP H07183105 A JPH07183105 A JP H07183105A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- layer
- thermistor
- glass layer
- element body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 焼付け電極層形成時のガラス層や焼付け電極
層の保形性が良好でガラス層表面が平滑で見栄えが良
い。はんだ耐熱性及びはんだ付着性に優れ焼付け電極層
のめっき処理による抵抗値変化がなく高い信頼性と高い
抗折強度を得る。
【構成】 チップ型サーミスタ10はサーミスタ素体1
1と素体両端面を除く素体表面を被覆する絶縁性ガラス
層14と素体両端面を含む両端部に設けられた一対の端
子電極12を備える。電極12は素体両端部に形成され
た焼付け電極層16とこの電極層の表面に形成されため
っき層18,19を有する。ガラス層14の一部又は全
部が素体表面上に形成された結晶化ガラスの下ガラス層
14aと下ガラス層上に形成された密閉性を有する非晶
質ガラスの上ガラス層14bとにより構成される。結晶
化ガラスの前駆体ガラスのガラス転移点が400〜10
00℃の範囲にあって、その結晶化温度が前記ガラス転
移点より高い。
(57) [Abstract] [Purpose] The shape of the glass layer and the baking electrode layer during the formation of the baking electrode layer is good, and the surface of the glass layer is smooth and looks good. It has excellent solder heat resistance and solder adhesion, and does not change its resistance value due to the plating process of the baked electrode layer, resulting in high reliability and high bending strength. [Structure] The chip type thermistor 10 is a thermistor element body 1.
1 and an insulating glass layer 14 covering the surface of the element body excluding both end surfaces of the element body, and a pair of terminal electrodes 12 provided at both ends including both end surfaces of the element body. The electrode 12 has a baked electrode layer 16 formed on both ends of the element body and plated layers 18 and 19 formed on the surface of the electrode layer. A part or all of the glass layer 14 is composed of a lower glass layer 14a of crystallized glass formed on the surface of the element body and an upper glass layer 14b of amorphous glass having a hermeticity formed on the lower glass layer. To be done. The glass transition point of the precursor glass of crystallized glass is 400 to 10
In the range of 00 ° C, the crystallization temperature is higher than the glass transition point.
Description
【0001】[0001]
【産業上の利用分野】本発明は、各種の電子機器の温度
補償用サーミスタや表面温度測定用センサに適するチッ
プ型サーミスタに関する。更に詳しくはプリント回路基
板等に表面実装されるチップ型サーミスタに関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip type thermistor suitable for a temperature compensating thermistor and a surface temperature measuring sensor for various electronic devices. More specifically, it relates to a chip type thermistor surface-mounted on a printed circuit board or the like.
【0002】[0002]
【従来の技術】従来、この種のチップ型サーミスタは、
はんだ耐熱性を向上させるためにサーミスタ素体の両端
部に銀−パラジウムを主成分とする電極を焼付け、はん
だ付着性を高めるためにこの焼付け電極の表面にめっき
層を設けている。このめっき処理時に導電性のあるサー
ミスタ素体表面にめっきが付着して抵抗値が変化しない
ように、本出願人は焼付け電極層が接触する部分以外の
サーミスタ素体の表面を軟化点がこの電極層の焼付け温
度とほぼ等しいガラス層で被覆し、かつ焼付け電極層の
表面にめっき層を形成したチップ型サーミスタを特許出
願した(特開平3−250603)。また本出願人はガ
ラス層形成後の電極層焼付け時にガラス層が軟化しない
ように、ガラス層をガラスと、アルミナ、ジルコニア、
マグネシア等の無機結晶物とを含む無機複合材料で構成
したサーミスタを特許出願した(特開平3−25060
4)。2. Description of the Related Art Conventionally, this type of chip type thermistor is
Electrodes containing silver-palladium as a main component are baked on both ends of the thermistor element to improve solder heat resistance, and a plating layer is provided on the surface of the baked electrode to enhance solder adhesion. In order to prevent the resistance from changing due to the adhesion of the plating to the surface of the thermistor element body having conductivity during this plating treatment, the applicant of the present invention has a softening point on the surface of the thermistor element other than the part where the baking electrode layer contacts. A patent application has been filed for a chip type thermistor which is covered with a glass layer having a temperature substantially equal to the baking temperature of the layer and has a plating layer formed on the surface of the baking electrode layer (JP-A-3-250603). Further, the present applicant has a glass layer with glass, alumina, zirconia, so that the glass layer does not soften during baking of the electrode layer after forming the glass layer.
A patent application was filed for a thermistor composed of an inorganic composite material containing an inorganic crystal such as magnesia (JP-A-3-25060).
4).
【0003】[0003]
【発明が解決しようとする課題】しかし、特開平3−2
50604号公報に開示したサーミスタでは、このガラ
ス層を形成するためのペースト中でガラス粉末と無機結
晶物粉末が均一に混合しにくいため、このペーストが印
刷性に劣り印刷後のサーミスタ素体の表面が平滑になら
ない不具合があった。また無機複合材料の焼成時に無機
結晶物が存在することにより無機複合材料中に気泡が残
存し易い。この残存した気泡は開気孔(open pore)に
なり易く、後工程のめっき処理時にめっき液が開気孔内
に浸入してサーミスタ素体をめっき液で浸食し、サーミ
スタの信頼性を低下させる欠点があった。更に電極層の
焼付け後にガラス層の表面が荒れ、サーミスタの外観を
損うとともに、高温多湿の環境下で使用すると開気孔の
程度により抵抗値が変化して、製品の信頼性を低下する
問題点があった。However, Japanese Unexamined Patent Publication No. 3-2.
In the thermistor disclosed in Japanese Patent No. 50604, it is difficult to uniformly mix the glass powder and the inorganic crystal powder in the paste for forming the glass layer. Therefore, this paste has poor printability and the surface of the thermistor body after printing. There was a problem that was not smooth. In addition, bubbles are likely to remain in the inorganic composite material due to the presence of the inorganic crystalline material during firing of the inorganic composite material. The remaining bubbles are apt to become open pores, and the plating solution penetrates into the open pores during the subsequent plating process and corrodes the thermistor body with the plating solution, which reduces the reliability of the thermistor. there were. Furthermore, after the electrode layer is baked, the surface of the glass layer becomes rough, impairing the appearance of the thermistor, and when used in a hot and humid environment, the resistance value changes depending on the degree of open pores, reducing the reliability of the product. was there.
【0004】本発明の目的は、焼付け電極層形成時のガ
ラス層や焼付け電極層の保形性が良好なチップ型サーミ
スタを提供することにある。本発明の別の目的は、ガラ
ス層の表面が平滑で見栄えの良いチップ型サーミスタを
提供することにある。本発明の別の目的は、はんだ耐熱
性及びはんだ付着性に優れ、焼付け電極層のめっき処理
に起因した抵抗値の変化がなく、しかも高温多湿等の環
境下でも抵抗値の変化がなく、信頼性の高いチップ型サ
ーミスタを提供することにある。本発明の更に別の目的
は、熱的ストレスに起因した引張応力に対する強度が高
いチップ型サーミスタを提供することにある。An object of the present invention is to provide a chip type thermistor which has good shape retention of the glass layer and the baking electrode layer when forming the baking electrode layer. Another object of the present invention is to provide a chip type thermistor in which the surface of the glass layer is smooth and has a good appearance. Another object of the present invention is excellent in solder heat resistance and solder adhesion, there is no change in the resistance value due to the plating treatment of the baking electrode layer, and there is no change in the resistance value even in an environment such as high temperature and high humidity, which is reliable. It is to provide a chip type thermistor having high performance. Still another object of the present invention is to provide a chip type thermistor having high strength against tensile stress caused by thermal stress.
【0005】[0005]
【問題点を解決するための手段】図1及び図2に示すよ
うに、本発明のチップ型サーミスタ10は、サーミスタ
素体11と、このサーミスタ素体11の両端面を除く素
体表面を被覆する絶縁性ガラス層14と、このサーミス
タ素体11の両端面を含む両端部に設けられた一対の端
子電極12,12とを備え、これらの端子電極12,1
2がサーミスタ素体11の両端部に形成された焼付け電
極層16とこの焼付け電極層16の表面に形成されたN
iめっき層18及びSn又はSn/Pbめっき層19を
それぞれ有するサーミスタの改良である。その特徴ある
構成は、ガラス層14の一部又は全部が素体表面上に形
成された結晶化ガラスからなる下ガラス層14aとこの
下ガラス層14aの上に形成された密閉性を有する非晶
質ガラスからなる上ガラス層14bとにより構成され、
この結晶化ガラスの前駆体ガラスのガラス転移点が40
0〜1000℃の範囲にあって、その結晶化温度が前記
ガラス転移点より高い温度であることにある。ここで、
「結晶化ガラスの前駆体ガラス」とは、結晶化ガラスを
結晶化するために熱処理する前のガラスをいう。As shown in FIGS. 1 and 2, a chip type thermistor 10 of the present invention covers the thermistor element body 11 and the surface of the element body excluding both end surfaces of the thermistor element body 11. And a pair of terminal electrodes 12 and 12 provided at both end portions of the thermistor element body 11 including both end surfaces thereof.
2 is a baked electrode layer 16 formed on both ends of the thermistor body 11 and N formed on the surface of the baked electrode layer 16.
This is an improvement of the thermistor having the i plating layer 18 and the Sn or Sn / Pb plating layer 19, respectively. The characteristic structure is that a part or all of the glass layer 14 is a lower glass layer 14a made of crystallized glass formed on the surface of the element body, and a closed amorphous layer formed on the lower glass layer 14a. And an upper glass layer 14b made of high quality glass,
The glass transition point of the precursor glass of this crystallized glass is 40.
It is in the range of 0 to 1000 ° C. and the crystallization temperature is higher than the glass transition point. here,
The "precursor glass of crystallized glass" refers to glass before heat treatment for crystallizing crystallized glass.
【0006】本発明のチップ型サーミスタは、図1及び
図2に示されるもの以外に、図4又は図5に示すように
サーミスタ素体11の両端面以外の素体表面にこれらの
端子電極12,12に電気的に接続する抵抗値調整用内
部電極21を有し、ガラス層14が内部電極21を含む
両端面以外の素体表面を被覆するように構成され、この
ガラス層14の一部又は全部が素体表面上に形成された
結晶化ガラスからなる下ガラス層14aとこの下ガラス
層14aの上に形成された密閉性を有する非晶質ガラス
からなる上ガラス層14bとにより構成されたチップ型
サーミスタ20を含む。In addition to those shown in FIGS. 1 and 2, the chip type thermistor of the present invention has terminal electrodes 12 formed on the surface of the thermistor element body 11 other than both end surfaces as shown in FIG. 4 or 5. , 12 having a resistance adjusting internal electrode 21 electrically connected thereto, and the glass layer 14 is configured to cover the surface of the element body other than both end surfaces including the internal electrode 21, and a part of the glass layer 14 Alternatively, the lower glass layer 14a made of crystallized glass is formed entirely on the surface of the element body, and the upper glass layer 14b made of amorphous glass having a hermeticity is formed on the lower glass layer 14a. Including a chip type thermistor 20.
【0007】また本発明のチップ型サーミスタは、図7
又は図8に示すようにサーミスタ素体11の両端面以外
の素体表面にこれらの端子電極12,12に電気的に接
続しない抵抗値調整用内部電極22を有し、ガラス層1
4が内部電極22を含む両端面以外の素体表面を被覆す
るように構成され、このガラス層14の一部又は全部が
素体表面上に形成された結晶化ガラスからなる下ガラス
層14aとこの下ガラス層14aの上に形成された密閉
性を有する非晶質ガラスからなる上ガラス層14bとに
より構成されたチップ型サーミスタ30を含む。The chip type thermistor of the present invention is shown in FIG.
Alternatively, as shown in FIG. 8, on the surface of the thermistor element body 11 other than both end surfaces thereof, internal electrodes 22 for resistance value adjustment that are not electrically connected to these terminal electrodes 12, 12 are provided, and the glass layer 1
4 is configured to cover the surface of the element body other than both end surfaces including the internal electrode 22, and a part or all of the glass layer 14 is a lower glass layer 14a made of crystallized glass and formed on the surface of the element body. The chip type thermistor 30 is configured by an upper glass layer 14b made of amorphous glass having a hermeticity and formed on the lower glass layer 14a.
【0008】また本発明のチップ型サーミスタは、図9
に示すようにサーミスタ素体11の素体内部に一対の端
子電極12,12に電気的に接続する抵抗値調整用内部
電極23を有し、ガラス層14が両端面以外の素体表面
を被覆するように構成され、このガラス層14の一部又
は全部が素体表面上に形成された結晶化ガラスからなる
下ガラス層14aとこの下ガラス層14aの上に形成さ
れた密閉性を有する非晶質ガラスからなる上ガラス層1
4bとにより構成されたチップ型サーミスタ40を含
む。なお、図示しないが、この内部電極23が一対の端
子電極12,12に電気的に接続しないチップ型サーミ
スタも含む。The chip type thermistor of the present invention is shown in FIG.
As shown in FIG. 5, the thermistor body 11 has a resistance value adjusting internal electrode 23 electrically connected to the pair of terminal electrodes 12 inside the body, and the glass layer 14 covers the surface of the body other than both end surfaces. And a lower glass layer 14a made of crystallized glass in which a part or the whole of the glass layer 14 is formed on the surface of the element body and a non-sealing non-sealing layer formed on the lower glass layer 14a. Upper glass layer 1 made of crystalline glass
4b and a chip type thermistor 40. Although not shown, a chip type thermistor in which the internal electrode 23 is not electrically connected to the pair of terminal electrodes 12, 12 is also included.
【0009】図1及び図2に示したチップ型サーミスタ
10は、次の方法により製造される。図3に示すよう
に、先ずサーミスタ素体用のセラミック焼結シート11
(同図(a))を用意する。この焼結シート11はM
n,Fe,Co,Ni,Cu,Al等の金属の酸化物粉
末を1種又は2種以上混合してこの混合物を仮焼し粉砕
し、有機結合材を加え混合して直方体に成形した後、焼
成してセラミック焼結ブロック(図示せず)を作製し、
続いてこのブロックをバンドソーを用いてウエハ状に切
断して作られる。なお、金属酸化物の混合物を仮焼し粉
砕した後、有機結合材と溶剤を加え混練してスラリーを
調製し、このスラリーをドクターブレード法等により成
膜乾燥してグリーンシートを成形し、これを焼成して焼
結シート11としてもよい。The chip type thermistor 10 shown in FIGS. 1 and 2 is manufactured by the following method. As shown in FIG. 3, first, a ceramic sintered sheet 11 for a thermistor element body
((A) in the figure) is prepared. This sintered sheet 11 is M
After mixing one or more kinds of oxide powders of metals such as n, Fe, Co, Ni, Cu and Al, calcining and crushing the mixture, adding an organic binder and mixing to form a rectangular parallelepiped , A ceramic sintered block (not shown) is formed by firing,
Then, this block is cut into a wafer using a band saw. After calcination and pulverization of the mixture of metal oxides, an organic binder and a solvent were added and kneaded to prepare a slurry, and the slurry was film-dried by a doctor blade method or the like to form a green sheet. May be fired to form the sintered sheet 11.
【0010】この焼結シート11の両面にガラス層14
を形成する。先ず第1ガラスペーストを印刷して乾燥
し、次いで第2ガラスペーストを印刷して乾燥した後、
焼成することにより絶縁性の結晶化ガラスからなる下ガ
ラス層14aと、密閉性を有する絶縁性の非晶質ガラス
からなる上ガラス層14bとが形成される(同図
(b))。次いで両面がガラス層14で被覆された焼結
シート11をダイヤモンドブレード付き切断機のような
ダイシングソーを用いて短冊状に切断した後(同図
(c))、この短冊状サーミスタ素体13の両側の切断
面に前記と同じ第1及び第2ガラスペーストを順次印刷
して乾燥し、その後焼成して下ガラス層14aと上ガラ
ス層14bからなるガラス層14を形成する(同図
(d))。次に前記切断面と垂直な方向にこの短冊状サ
ーミスタ素体13を細かく切断してチップ15を作る
(同図(e))。このチップ15の切断面を包むように
チップの両端部に貴金属粉末と無機結合材を含む導電性
ペーストを塗布し、焼成して電極層を形成する。更にこ
の焼付け電極層を下地電極層としてこの表面にめっき層
を形成して焼付け電極層とめっき層からなる端子電極1
2を有するチップ型サーミスタ10を得る(同図
(f))。A glass layer 14 is formed on both sides of the sintered sheet 11.
To form. First the first glass paste is printed and dried, then the second glass paste is printed and dried,
By firing, a lower glass layer 14a made of insulative crystallized glass and an upper glass layer 14b made of an insulative amorphous glass having a hermeticity are formed (FIG. 2B). Next, the sintered sheet 11 having both surfaces covered with the glass layer 14 is cut into strips using a dicing saw such as a cutter with a diamond blade (FIG. 2C), and then the strip-shaped thermistor body 13 The same first and second glass pastes as described above are sequentially printed on the cut surfaces on both sides, dried, and then fired to form a glass layer 14 composed of a lower glass layer 14a and an upper glass layer 14b (FIG. 3 (d)). ). Next, the strip-shaped thermistor element body 13 is finely cut in a direction perpendicular to the cut surface to make a chip 15 (FIG. 8E). A conductive paste containing a noble metal powder and an inorganic binder is applied to both ends of the chip so as to wrap the cut surface of the chip 15 and fired to form an electrode layer. Further, the baked electrode layer is used as a base electrode layer to form a plating layer on the surface thereof, and a terminal electrode 1 including the baked electrode layer and the plated layer is formed.
A chip type thermistor 10 having 2 is obtained ((f) in the same figure).
【0011】図4に示したチップ型サーミスタ20は、
次の方法により製造される。図6に示すように、先ず前
記と同様にして作られたセラミック焼結シート11の両
面に貴金属粉末と無機結合材を含む導電性ペーストを帯
状に間隔をあけて印刷し乾燥して多数列の抵抗値調整用
内部電極21を形成する(同図(a))。次いでこのシ
ート11の両面にガラス層14を形成する。図3(b)
と同様にして下ガラス層14aと上ガラス層14bから
なるガラス層14が形成される(同図(b))。次に両
面がガラス層14で被覆された焼結シート11を電極2
1の列方向と直交する方向に短冊状に切断した後(同図
(c))、この短冊状サーミスタ素体13の両側の切断
面に前記と同じ第1及び第2ガラスペーストを順次印刷
して乾燥し、その後焼成して下ガラス層14aと上ガラ
ス層14bからなるガラス層14を形成する(同図
(d))。次に前記切断面と垂直な方向にかつ電極21
の幅方向の中心線にそってこの短冊状サーミスタ素体1
3を細かく切断してチップ15を作る(同図(e))。
このチップ15の切断面を包むようにチップの両端部に
導電性ペーストを塗布し、焼成して電極層を形成する。
更にこの焼付け電極層を下地電極層としてこの表面にめ
っき層を形成して焼付け電極層とめっき層からなる端子
電極12を有するチップ型サーミスタ20を得る(同図
(f))。The chip type thermistor 20 shown in FIG.
It is manufactured by the following method. As shown in FIG. 6, first, a conductive paste containing a noble metal powder and an inorganic binder is printed on both surfaces of a ceramic sintered sheet 11 produced in the same manner as described above at intervals with a belt-like pattern and dried to form a large number of rows. The internal electrode 21 for adjusting the resistance value is formed ((a) in the same figure). Next, the glass layers 14 are formed on both sides of the sheet 11. Figure 3 (b)
In the same manner as above, the glass layer 14 including the lower glass layer 14a and the upper glass layer 14b is formed ((b) of the same figure). Next, the sintered sheet 11 whose both surfaces are covered with the glass layer 14 is attached to the electrode 2
After being cut in a strip shape in a direction orthogonal to the column direction of 1 (FIG. 1 (c)), the same first and second glass pastes as described above are sequentially printed on the cut surfaces on both sides of this strip thermistor element body 13. Then, it is dried and then fired to form a glass layer 14 composed of a lower glass layer 14a and an upper glass layer 14b (FIG. 2 (d)). Next, in the direction perpendicular to the cut surface and in the electrode 21
This strip-shaped thermistor body 1 along the center line in the width direction of
3 is finely cut to make a chip 15 ((e) in the same figure).
A conductive paste is applied to both ends of the chip so as to wrap the cut surface of the chip 15, and is baked to form an electrode layer.
Further, by using this baked electrode layer as a base electrode layer, a plating layer is formed on the surface of the baked electrode layer to obtain a chip type thermistor 20 having a terminal electrode 12 composed of the baked electrode layer and the plated layer (FIG. 6 (f)).
【0012】図5に示したチップ型サーミスタ20は、
図6(a)において抵抗値調整用内部電極21を上下両
面で1列ずつ交互に減らして形成する以外は、図6と同
様に製造される。図7又は図8に示したチップ型サーミ
スタ30は、図6(d)において短冊状サーミスタ素体
13の電極21と電極21の間をその切断面と垂直な方
向に切断してチップを作る以外は、図6と同様に形成さ
れる。図9に示したチップ型サーミスタ40は、次の方
法により製造される。先ずサーミスタ素体用のセラミッ
クグリーンシートを極く薄く成形し、このシート上面に
導電性ペーストを印刷し乾燥して内部電極23を形成し
た後、複数のグリーンシートを積み重ねてシート状の積
層体にし、この積層体を焼成して焼結シートを作る。以
後、図6(b)〜(f)に示す方法と同様にしてチップ
型サーミスタ40を得る。The chip type thermistor 20 shown in FIG.
6A, except that the resistance-adjusting internal electrodes 21 are alternately formed on each of the upper and lower surfaces one by one, and are manufactured in the same manner as in FIG. The chip-type thermistor 30 shown in FIG. 7 or FIG. 8 is made by cutting the electrode 21 of the strip-shaped thermistor element body 13 in FIG. Are formed in the same manner as in FIG. The chip type thermistor 40 shown in FIG. 9 is manufactured by the following method. First, a ceramic green sheet for a thermistor body is formed extremely thinly, a conductive paste is printed on the upper surface of the sheet and dried to form an internal electrode 23, and then a plurality of green sheets are stacked to form a sheet-shaped laminated body. The sintered body is fired to make a sintered sheet. After that, the chip type thermistor 40 is obtained by the same method as shown in FIGS.
【0013】上述したガラス層14について詳しく説明
する。このガラス層はその一部又は全部が下ガラス層と
上ガラス層の二層からなる。下ガラス層はセラミック素
体上に形成された結晶化ガラスからなり、上ガラス層は
この下ガラス層上に形成された密閉性を有する非晶質ガ
ラスからなる。この下ガラス層は後述するガラスペース
トを印刷又は塗布し乾燥した後、焼成することにより5
〜20μm程度の厚さに形成される。下ガラス層が部分
的に結晶化ガラスである場合には、結晶化率は10%以
上であることが本発明の目的を達成するために必要であ
る。ここで、結晶化ガラスとは、均一な非晶質のガラス
をその軟化点付近で制御されたスケジュールに従って焼
成し、微細な結晶の集りに変える方法で作られたガラス
セラミックスである。結晶化ガラスにするためには、ガ
ラスペーストに含まれる非晶質のガラス粉末(原料ガラ
ス粉末)を結晶化可能となるように選択しかつ配合する
こと、及びそのガラスペーストに含まれるガラスが結晶
化するように乾燥したペーストを所定の温度条件で焼成
することが必要である。The glass layer 14 described above will be described in detail. A part or all of this glass layer is composed of two layers, a lower glass layer and an upper glass layer. The lower glass layer is made of crystallized glass formed on the ceramic body, and the upper glass layer is made of amorphous glass having a hermeticity formed on the lower glass layer. The lower glass layer is printed or coated with a glass paste described below, dried, and then fired to form 5
It is formed to have a thickness of about 20 μm. When the lower glass layer is partially crystallized glass, the crystallization rate is required to be 10% or more in order to achieve the object of the present invention. Here, the crystallized glass is a glass-ceramic produced by a method in which a uniform amorphous glass is fired in the vicinity of its softening point according to a controlled schedule to convert it into fine crystal clusters. In order to obtain crystallized glass, amorphous glass powder (raw glass powder) contained in the glass paste is selected and blended so that it can be crystallized, and the glass contained in the glass paste is crystallized. It is necessary to bake the dried paste so as to be solidified under a predetermined temperature condition.
【0014】ガラスペースト焼成後の下ガラス層の緻密
度合いが良好になるように、結晶化ガラスの前駆体ガラ
スはそのガラス転移点が400〜1000℃の範囲にあ
って、その結晶化温度がガラス転移点より高いことが必
要である。このガラス転移点の範囲は、電極層の焼成温
度を考慮して決められる。この電極層にAgを用いると
きにはその焼成温度は600〜850℃であり、その温
度よりガラス転移点が大幅に低い場合、例えば結晶化ガ
ラスの前駆体ガラスのガラス転移点が400℃未満の場
合には結晶化温度が600℃を下回ることがあり、電極
層焼成時に結晶化ガラスが変質する恐れがある。また前
駆体ガラスのガラス転移点が1000℃を越えるときに
は、結晶化温度が1000℃より高くなりサーミスタ素
体が変質する恐れがある。The precursor glass of the crystallized glass has a glass transition point in the range of 400 to 1000 ° C. and a crystallization temperature of the glass so that the density of the lower glass layer after firing the glass paste is good. It must be higher than the transition point. The range of the glass transition point is determined in consideration of the firing temperature of the electrode layer. When Ag is used for this electrode layer, the firing temperature is 600 to 850 ° C., and when the glass transition point is significantly lower than that temperature, for example, when the glass transition point of the precursor glass of crystallized glass is less than 400 ° C. May have a crystallization temperature of lower than 600 ° C., and the crystallized glass may be deteriorated during firing of the electrode layer. Further, when the glass transition point of the precursor glass exceeds 1000 ° C., the crystallization temperature becomes higher than 1000 ° C. and the thermistor element may be deteriorated.
【0015】これに対して上ガラス層はガラスペースト
に含まれる非晶質のガラス粉末(原料ガラス粉末)が下
ガラス層の上述した焼成条件では結晶化しないように選
択しかつ配合することが必要である。上ガラス層はこの
ような原料ガラス粉末を含むガラスペーストを印刷又は
塗布し乾燥した後、焼成することにより5〜20μm程
度の厚さに形成される。本発明の目的を達成するため
に、下ガラス層の結晶化率は10%以下であって下ガラ
ス層を密閉することが必要である。On the other hand, the upper glass layer must be selected and blended so that the amorphous glass powder (raw glass powder) contained in the glass paste does not crystallize under the above-mentioned firing conditions of the lower glass layer. Is. The upper glass layer is formed to have a thickness of about 5 to 20 μm by printing or applying a glass paste containing such raw material glass powder, drying it, and then firing it. In order to achieve the object of the present invention, the crystallization rate of the lower glass layer is 10% or less and it is necessary to seal the lower glass layer.
【0016】下ガラス層の結晶化ガラスはその熱膨張係
数がサーミスタ素体の熱膨張係数の40%以上100%
以下であることが好ましく、特に50%以上90%以下
であることが好ましい。上記40〜100%のときに
は、チップ型サーミスタの抗折強度がガラス層を設けな
いものと比べて増加することは勿論、ガラス層が未結晶
化ガラスからなるものであってその熱膨張係数が上記範
囲にあるものと比べても増加する。特に50〜90%の
ときには、抗折強度がガラス層を設けないもの及びガラ
ス層が未結晶化ガラスからなるものと比較してそれぞれ
20〜70%増加する。これに対して40〜100%の
範囲外では、ガラス層を設けないもの及びガラス層が未
結晶化ガラスからなるものと比べて抗折強度が低下す
る。The coefficient of thermal expansion of the crystallized glass of the lower glass layer is 40% or more and 100% of the coefficient of thermal expansion of the thermistor body.
It is preferably not more than 50%, more preferably not less than 50% and not more than 90%. When it is 40 to 100%, the bending strength of the chip type thermistor is increased as compared with the case where the glass layer is not provided, and the glass layer is made of uncrystallized glass and the coefficient of thermal expansion is the above. It also increases compared to what is in range. In particular, when it is 50 to 90%, the bending strength is increased by 20 to 70%, respectively, as compared with the case where the glass layer is not provided and the case where the glass layer is made of uncrystallized glass. On the other hand, outside the range of 40 to 100%, the flexural strength is reduced as compared with the case where the glass layer is not provided and the case where the glass layer is made of uncrystallized glass.
【0017】抗折強度とは、間隔をあけて配置された2
つの台にチップ型サーミスタの両端を置き、チップ型サ
ーミスタの中央部に荷重を加えたときの破壊強度をい
う。これは、チップ型サーミスタをプリント回路基板に
表面実装したときの実装機等による応力(機械的ストレ
ス)、或いははんだ等による熱や実装後の熱サイクルに
よって生じる応力歪み(熱的ストレス)にどれだけ耐え
ることができるかの目安となる。The transverse rupture strength means that two pieces are arranged at intervals.
It is the breaking strength when both ends of the chip type thermistor are placed on one table and a load is applied to the center of the chip type thermistor. This is due to the stress (mechanical stress) caused by the mounting machine when the chip-type thermistor is surface-mounted on the printed circuit board, or the stress strain (thermal stress) caused by the heat from solder or the thermal cycle after mounting. It will be a measure of how long you can endure.
【0018】本発明のチップ型サーミスタの抗折強度が
増加するのは、サーミスタ素体表面のガラス層に圧縮応
力が残留するためと考えられる。即ち、ガラスの焼成時
に熱膨張していたサーミスタ素体とガラス層が冷える
と、熱膨張係数の大きなサーミスタ素体の方が縮み方が
大きく、ガラス層が圧縮された状態となる。この状態の
チップ型サーミスタに折曲げ力を加えると、折曲げの内
側には圧縮応力が生じ、外側には引張応力が生じる。サ
ーミスタ素体とガラス層は、ともに圧縮応力に強く引張
応力に弱い特徴がある。このため、予めガラス層により
大きな圧縮応力を与えておくと、ガラス層を設けないも
の及びガラス層が未結晶化ガラスからなるものに比べ
て、折曲げ力を加えたときにその曲げの外側の引張応力
に対してクラックが生じにくくなる。上ガラス層の非晶
質ガラスの熱膨張係数も下ガラス層の結晶化ガラスと同
様に、サーミスタ素体の熱膨張係数の40%以上100
%以下であることが好ましく、特に50%以上90%以
下であることが好ましい。It is considered that the bending strength of the chip-type thermistor of the present invention is increased because compressive stress remains in the glass layer on the surface of the thermistor body. That is, when the thermistor element body and the glass layer that have been thermally expanded at the time of firing the glass are cooled, the thermistor element body having a large coefficient of thermal expansion shrinks more and the glass layer is in a compressed state. When a bending force is applied to the chip type thermistor in this state, a compressive stress is generated inside the bending and a tensile stress is generated outside. Both the thermistor element body and the glass layer are characterized by high compressive stress and weak tensile stress. For this reason, when a large compressive stress is applied to the glass layer in advance, compared to the glass layer not provided and the glass layer made of uncrystallized glass, when the bending force is applied to the outside of the bend. Cracks are less likely to occur in response to tensile stress. Like the crystallized glass of the lower glass layer, the amorphous glass of the upper glass layer also has a thermal expansion coefficient of 40% or more 100% or more of the thermal expansion coefficient of the thermistor body.
% Or less, particularly preferably 50% or more and 90% or less.
【0019】[0019]
【作用】図2に示すように、サーミスタ素体11の両端
面を除く素体表面を下ガラス層14aと上ガラス層14
bからなる二層の絶縁性ガラス層14で被覆し、このサ
ーミスタ素体11の両端面を含む両端部に焼付け電極層
16を設けた後、めっき層18,19を設けることによ
りチップ型サーミスタ10が作られる。ガラス層14の
うち下ガラス層14aは結晶化ガラスであって、この結
晶化ガラスとなるガラスペーストは従来のように無機結
晶物を含まないため、印刷性が良好で、しかも下ガラス
層の形成時にガラス転移点を経て結晶化温度に達するた
め、焼成後のガラス自身の緻密度合いが良好である。As shown in FIG. 2, the surface of the thermistor element body 11 excluding both end surfaces is covered with a lower glass layer 14a and an upper glass layer 14.
By coating the insulating glass layer 14 of two layers consisting of b, the baking electrode layers 16 on both ends of the thermistor element body 11 including both end surfaces, and then providing the plating layers 18 and 19, the chip type thermistor 10 is formed. Is made. The lower glass layer 14a of the glass layer 14 is a crystallized glass, and since the glass paste to be the crystallized glass does not contain an inorganic crystal substance as in the conventional case, the printability is good and the lower glass layer is formed. Since the glass sometimes reaches the crystallization temperature through the glass transition point, the compactness of the glass itself after firing is good.
【0020】また、ガラス層14のうち上ガラス層14
bは非晶質ガラスであって下ガラス層14aを密閉する
ため、たとえ下ガラス層14aに微細な開気孔が存在し
ても、これらの開気孔は覆われ、ガラス層14の表面を
平滑にする。このためサーミスタ素体11は完全に被覆
され電極層16のみがめっき処理される。二層のガラス
層によりめっき処理時にサーミスタ素体11へのめっき
液の浸食及び素体11へのめっきの付着が防止され、サ
ーミスタの抵抗値が所期の値に対して変動しない。Ni
めっき層18によりはんだ耐熱性が向上し、サーミスタ
を基板にはんだ付けするときにはんだによる電極層16
の電極食われが防止する。またSn又はSn/Pbめっ
き層19により端子電極12のはんだ付着性が向上す
る。これらのめっき層18,19は貴金属の焼付け電極
層16の表面を被覆するため、貴金属のイオン移動が発
生しにくい。また、下ガラス層14aが結晶化ガラスで
あるため、電極層16の形成中にガラス自身の粘度低下
が少なく、サーミスタ素体のエッジ部のガラス層や、エ
ッジ部の焼付け電極層16が消失せず、電極層形成後の
ガラス層14に焼成治具等との融着跡又は接触跡が残ら
ない。The upper glass layer 14 of the glass layers 14
Since b is an amorphous glass and seals the lower glass layer 14a, even if there are fine open pores in the lower glass layer 14a, these open pores are covered and the surface of the glass layer 14 is smoothed. To do. Therefore, the thermistor body 11 is completely covered and only the electrode layer 16 is plated. The two glass layers prevent erosion of the plating solution on the thermistor element body 11 and adhesion of the plating to the element body 11 during the plating process, and the resistance value of the thermistor does not fluctuate with respect to the desired value. Ni
The soldering heat resistance is improved by the plating layer 18, and when the thermistor is soldered to the substrate, the electrode layer 16 made of solder is used.
Prevents electrode erosion. Further, the Sn or Sn / Pb plating layer 19 improves the solder adhesion of the terminal electrode 12. Since the plating layers 18 and 19 cover the surface of the noble metal baking electrode layer 16, the noble metal ion migration is unlikely to occur. In addition, since the lower glass layer 14a is a crystallized glass, the viscosity of the glass itself does not decrease during the formation of the electrode layer 16, and the glass layer at the edge portion of the thermistor element and the baked electrode layer 16 at the edge portion disappear. No trace of fusion or contact with the firing jig or the like remains on the glass layer 14 after the electrode layer is formed.
【0021】更に、結晶化ガラスの熱膨張係数をサーミ
スタ素体の熱膨張係数より適度に小さくすれば、作製さ
れたチップ型サーミスタのガラス層により大きな圧縮応
力が与えられ、ガラス層がないチップ型サーミスタ或い
は未結晶化ガラスのガラス層のみを有するチップ型サー
ミスタに比べて、折曲げ力を加えたときにその曲げの外
側の引張応力に対してクラックが生じにくくなる。Further, if the coefficient of thermal expansion of the crystallized glass is made appropriately smaller than the coefficient of thermal expansion of the thermistor element body, a large compressive stress is given to the glass layer of the produced chip type thermistor, and the chip type without the glass layer is provided. As compared with a thermistor or a chip type thermistor having only a glass layer of uncrystallized glass, when a bending force is applied, cracks are less likely to occur due to tensile stress outside the bend.
【0022】[0022]
【発明の効果】以上述べたように、本発明によれば、ガ
ラス層のうち下ガラス層を結晶化ガラスにより構成する
ことにより、焼付け電極層形成時にガラス層が軟化して
変形したり焼成治具等に融着したりせず、また電極層が
ガラス層に溶け込まないため、ガラス層や焼付け電極層
の保形性が良好になる。また下ガラス層の上に非晶質ガ
ラスからなる上ガラス層を形成して結晶化ガラスの開気
孔を密閉することにより、ガラス層表面が平滑でサーミ
スタの見栄えが良くなる。また二重構造のガラス層によ
りサーミスタ素体が完全に保護されるので、第一に電極
層を形成した後、めっき処理するときにめっき液の浸食
によるサーミスタの抵抗値の変化を生じない。第二にサ
ーミスタ実装後の高温多湿等の環境下における抵抗値の
変化を生じない。これにより耐めっき液性及び耐候性の
ある信頼性の高いチップ型サーミスタが得られる。更に
熱膨張係数を適切に選択すれば、ガラス層が未結晶化ガ
ラスのチップ型サーミスタより抗折強度を増加させるこ
とができる。As described above, according to the present invention, the lower glass layer of the glass layer is made of crystallized glass, so that the glass layer is softened and deformed during firing electrode layer formation, or is cured by firing. Since it does not fuse to a tool or the like and the electrode layer does not melt into the glass layer, the glass layer and the baked electrode layer have good shape retention. Further, by forming the upper glass layer made of amorphous glass on the lower glass layer and closing the open pores of the crystallized glass, the surface of the glass layer is smooth and the thermistor looks good. Further, since the thermistor element body is completely protected by the double-structured glass layer, the resistance value of the thermistor does not change due to the erosion of the plating solution during the plating treatment after forming the electrode layer. Secondly, the resistance value does not change under the environment of high temperature and high humidity after mounting the thermistor. As a result, a highly reliable chip type thermistor having plating solution resistance and weather resistance can be obtained. Further, if the coefficient of thermal expansion is appropriately selected, the bending strength can be increased as compared with the chip type thermistor in which the glass layer is made of uncrystallized glass.
【0023】[0023]
【実施例】次に本発明の具体的態様を示すために、本発
明を実施例を比較例とともに説明する。以下に述べる実
施例は本発明の技術的範囲を限定するものではない。EXAMPLES Next, the present invention will be described along with comparative examples in order to show specific embodiments of the present invention. The examples described below do not limit the technical scope of the present invention.
【0024】<実施例>次の方法により図1〜図3に示
すチップ型サーミスタを作製した。先ず市販の酸化マン
ガン、酸化コバルト及び酸化銅を出発原料とし、これら
の各金属元素が所定の原子比となるように上記金属酸化
物をそれぞれ秤量した。秤量物をボールミルで16時間
均一に混合した後に脱水乾燥した。次いでこの混合物を
900℃で2時間仮焼し、この仮焼物を再びボールミル
で粉砕して脱水乾燥した。粉砕物に対してポリビニルブ
チラールを6重量%、エタノールを30重量%、ブタノ
ールを30重量%それぞれ加え、混合スラリーを作製し
た。このスラリーを用いてドクタブレード法により厚さ
0.80mmのグリーンシートを作製し、このシートを
たて70mm、よこ70mmの大きさに打抜いた。次に
このシートを1200℃で4時間焼成し、たて50m
m、横50mm、厚さ0.65mmの焼結シート11を
得た(図3(a))。<Example> The chip type thermistor shown in FIGS. 1 to 3 was manufactured by the following method. First, commercially available manganese oxide, cobalt oxide, and copper oxide were used as starting materials, and the above metal oxides were weighed so that each of these metal elements had a predetermined atomic ratio. The weighed materials were uniformly mixed with a ball mill for 16 hours and then dehydrated and dried. Next, this mixture was calcined at 900 ° C. for 2 hours, and the calcined product was again pulverized with a ball mill and dehydrated and dried. 6% by weight of polyvinyl butyral, 30% by weight of ethanol and 30% by weight of butanol were added to the pulverized product to prepare a mixed slurry. Using this slurry, a 0.80 mm-thick green sheet was prepared by the doctor blade method, and this sheet was punched to a size of 70 mm in height and 70 mm in width. Next, this sheet is fired at 1200 ° C. for 4 hours, and is 50 m long.
A sintered sheet 11 having m, a width of 50 mm and a thickness of 0.65 mm was obtained (FIG. 3A).
【0025】ガラス転移点が約650℃で結晶化温度が
約750℃であるSiO2,MgO,ZnO及びBaO
を主成分とする原料ガラス粉末を含む第1ガラスペース
トを調製した。このペースト中でガラス成分は均一に混
じり合った。次いで780℃では結晶化しないSi
O2,PbO及びK2Oを主成分とする原料ガラス粉末を
含む第2ガラスペーストを調製した。第1ガラスペース
トを焼結シート11の両面に印刷し乾燥した後、乾燥し
た第1ガラスペーストの上に第2ガラスペーストを印刷
し乾燥した。SiO 2 , MgO, ZnO and BaO having a glass transition temperature of about 650 ° C. and a crystallization temperature of about 750 ° C.
A first glass paste containing a raw material glass powder containing as a main component was prepared. The glass components were mixed uniformly in this paste. Then Si that does not crystallize at 780 ° C
A second glass paste containing a raw material glass powder containing O 2 , PbO and K 2 O as main components was prepared. After printing the first glass paste on both sides of the sintered sheet 11 and drying, the second glass paste was printed and dried on the dried first glass paste.
【0026】第2ガラスペーストが乾燥した焼結シート
11を室温から約30℃/分の速度で780℃まで昇温
し、そこで約10分間保持し、約30℃/分の速度で室
温まで降温して、厚さ約20μmのガラス層14をシー
ト表面に形成した(図3(b))。このガラス層14は
第1ガラスペーストから形成された結晶化ガラスからな
る下ガラス層14aと、第2ガラスペーストから形成さ
れた非晶質ガラスからなる上ガラス層14bにより構成
される。The sintered sheet 11 with the dried second glass paste is heated from room temperature to 780 ° C. at a rate of about 30 ° C./minute, held there for about 10 minutes, and cooled to room temperature at a rate of about 30 ° C./minute. Then, the glass layer 14 having a thickness of about 20 μm was formed on the surface of the sheet (FIG. 3B). The glass layer 14 is composed of a lower glass layer 14a made of crystallized glass formed of the first glass paste and an upper glass layer 14b made of amorphous glass formed of the second glass paste.
【0027】次に、これを厚さ0.10mmのダイヤモ
ンドブレードを用いて、幅1.20mmの短冊状に切断
し(図3(c))、この短冊状体13の両側の切断面に
前記と同様の方法で第1及び第2ガラスペーストを印刷
焼成して同じ構成のガラス層14を形成し、短冊状体の
4面をガラス層14で被覆した(図3(d))。続いて
前記切断により得られた切断面と垂直な方向に短冊状体
13を長さ1.90mmのチップ状に細かく切断した
(図3(e))。この切断面及びその周囲のガラス層1
4にAgペーストを塗布した。このチップ15を室温か
ら約30℃/分の速度で780℃まで昇温し、そこで約
10分間保持し、約30℃/分の速度で室温まで降温し
て焼付け電極層を形成した。この焼成により4面のガラ
ス層14のうち下ガラス層14aは結晶化率約60%の
結晶化ガラスとなり、上ガラス層14bは非晶質ガラス
であった。得られたチップ15の寸法は長さ約2.0m
m、幅約1.25mm、厚さ約0.75mmであった。Next, this was cut into strips with a width of 1.20 mm using a diamond blade with a thickness of 0.10 mm (FIG. 3 (c)), and the cut surfaces on both sides of the strip 13 were described above. The first and second glass pastes were printed and fired by the same method as above to form the glass layer 14 having the same structure, and the four surfaces of the strip were covered with the glass layer 14 (FIG. 3 (d)). Subsequently, the strip-shaped body 13 was finely cut into chips having a length of 1.90 mm in a direction perpendicular to the cut surface obtained by the cutting (FIG. 3 (e)). This cut surface and the glass layer 1 around it
4 was coated with Ag paste. This chip 15 was heated from room temperature to 780 ° C. at a rate of about 30 ° C./minute, held there for about 10 minutes, and cooled to room temperature at a rate of about 30 ° C./minute to form a baked electrode layer. By this firing, the lower glass layer 14a of the four glass layers 14 became a crystallized glass having a crystallization rate of about 60%, and the upper glass layer 14b was an amorphous glass. The size of the obtained chip 15 is about 2.0 m in length.
m, the width was about 1.25 mm, and the thickness was about 0.75 mm.
【0028】最後にこのチップ15に電解めっき法によ
りめっき処理を施し、焼付け電極層の表面に厚さ2〜3
μmのNiめっき層と厚さ4〜5μmのSnめっき層と
を積層し、二重構造の電極表面層を形成した。これによ
り電極層とめっき層からなる端子電極12が両端部に形
成されたチップ型サーミスタ10を得た(図3
(f))。Finally, the chip 15 is subjected to a plating treatment by an electrolytic plating method so that the surface of the baked electrode layer has a thickness of 2-3.
A Ni plating layer having a thickness of 4 μm and a Sn plating layer having a thickness of 4 to 5 μm were stacked to form a double-sided electrode surface layer. As a result, a chip type thermistor 10 having terminal electrodes 12 composed of an electrode layer and a plating layer formed on both ends thereof was obtained (FIG. 3).
(F)).
【0029】<比較例1>第1ガラスペーストを780
℃では結晶化しないSiO2,PbO及びNa2Oを主成
分とする原料ガラス粉末を含むように調製した以外は、
上記実施例と同一の条件で図3(f)に示す製造方法に
準じてチップ型サーミスタを得た。このサーミスタのガ
ラス層はサーミスタ素体表面上に形成された非晶質ガラ
スからなる下ガラス層とこの下ガラス層の上に形成され
たやはり非晶質ガラスからなる上ガラス層とにより構成
されていた。<Comparative Example 1> 780 the first glass paste
Except that it was prepared so as to contain a raw material glass powder containing SiO 2 , PbO, and Na 2 O as main components which do not crystallize at ℃.
A chip type thermistor was obtained according to the manufacturing method shown in FIG. The glass layer of this thermistor is composed of a lower glass layer made of amorphous glass formed on the surface of the thermistor body and an upper glass layer also made of amorphous glass formed on this lower glass layer. It was
【0030】実施例及び比較例で得られたチップ型サー
ミスタの信頼性を調べるため、サーミスタを125℃の
高温雰囲気に1000時間放置する高温放置試験及び8
5℃で相対湿度85%の高温多湿雰囲気に1000時間
放置する高温多湿試験を行った。各試験とも試料数20
個で行い、次式(1)よりサーミスタの抵抗値の変化率
を求めた。その結果を表1に示す。 抵抗値変化率 =(R2−R1)/R1 ……(1) ただし、R1は試験前の抵抗値、R2は試験後の抵抗値で
ある。In order to investigate the reliability of the chip type thermistors obtained in the examples and comparative examples, a high temperature storage test in which the thermistors were left in a high temperature atmosphere of 125 ° C. for 1000 hours and 8
A high-temperature and high-humidity test was conducted by leaving the sample in a high-temperature and high-humidity atmosphere having a relative humidity of 85% at 5 ° C. for 1000 hours. 20 samples for each test
Then, the rate of change in the resistance value of the thermistor was obtained from the following equation (1). The results are shown in Table 1. Resistance change rate = (R 2 −R 1 ) / R 1 (1) where R 1 is the resistance value before the test and R 2 is the resistance value after the test.
【0031】[0031]
【表1】 [Table 1]
【0032】表1より明らかなように、結晶化ガラスの
下ガラス層と非晶質ガラスの上ガラス層を有する実施例
のサーミスタは2つの試験とも抵抗値変化率は1未満の
低い値であったのに対して、比較例のサーミスタは2つ
の試験とも約4の高い値であった。これにより実施例の
サーミスタが耐候性に優れ、信頼性が高いことが判っ
た。As is clear from Table 1, the thermistor of the example having the lower glass layer of crystallized glass and the upper glass layer of amorphous glass showed a low rate of change in resistance value of less than 1 in both tests. On the other hand, the thermistor of the comparative example had a high value of about 4 in both tests. This proves that the thermistor of the example has excellent weather resistance and high reliability.
【図1】本発明のチップ型サーミスタの外観斜視図。FIG. 1 is an external perspective view of a chip thermistor of the present invention.
【図2】図1のA−A線断面図。FIG. 2 is a sectional view taken along line AA of FIG.
【図3】図1のチップ型サーミスタの製造工程を説明す
る図。3A and 3B are views for explaining a manufacturing process of the chip type thermistor of FIG.
【図4】本発明の抵抗値調整用内部電極を設けたチップ
型サーミスタの断面図。FIG. 4 is a cross-sectional view of a chip type thermistor provided with a resistance value adjusting internal electrode of the present invention.
【図5】本発明の抵抗値調整用内部電極を設けた別のチ
ップ型サーミスタの断面図。FIG. 5 is a cross-sectional view of another chip-type thermistor provided with the internal electrode for adjusting the resistance value of the present invention.
【図6】図4のチップ型サーミスタの製造工程を説明す
る図。6A and 6B are views for explaining a manufacturing process of the chip type thermistor of FIG.
【図7】本発明の抵抗値調整用内部電極を設けた別のチ
ップ型サーミスタの断面図。FIG. 7 is a sectional view of another chip-type thermistor provided with the internal electrode for adjusting the resistance value of the present invention.
【図8】本発明の抵抗値調整用内部電極を設けた別のチ
ップ型サーミスタの断面図。FIG. 8 is a sectional view of another chip-type thermistor provided with the internal electrode for adjusting the resistance value of the present invention.
【図9】本発明の内部電極を設けた別のチップ型サーミ
スタの断面図。FIG. 9 is a sectional view of another chip type thermistor provided with the internal electrode of the present invention.
10,20,30,40 チップ型サーミスタ 11 サーミスタ素体 12 端子電極 14 ガラス層 14a 下ガラス層 14b 上ガラス層 16 焼付け電極層 18 Niめっき層 19 Sn又はSn/Pbめっき層 21,22,23 抵抗値調整用内部電極 10, 20, 30, 40 Chip type thermistor 11 Thermistor body 12 Terminal electrode 14 Glass layer 14a Lower glass layer 14b Upper glass layer 16 Baking electrode layer 18 Ni plating layer 19 Sn or Sn / Pb plating layer 21, 22, 23 Resistance Internal electrode for value adjustment
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片岡 秀人 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社セラミックス研究所 内 (72)発明者 越村 正己 埼玉県秩父郡横瀬町大字横瀬2270番地 三 菱マテリアル株式会社セラミックス研究所 内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Hideto Kataoka 2270 Yokose, Yokose-cho, Chichibu-gun, Saitama Sanryo Materials Co., Ltd., Ceramics Laboratory (72) Masami Koshimura 2270 Yokose, Yokose-cho, Chichibu-gun, Saitama Bamboo Sanryo Materials Co., Ltd. Ceramics Laboratory
Claims (4)
素体(11)の両端面を除く素体表面を被覆する絶縁性ガラ
ス層(14)と、前記サーミスタ素体(11)の両端面を含む両
端部に設けられた一対の端子電極(12,12)とを備え、前
記一対の端子電極(12,12)が前記サーミスタ素体(11)の
両端部に形成された焼付け電極層(16)と前記焼付け電極
層(16)の表面に形成されためっき層(18,19)をそれぞれ
有するチップ型サーミスタ(10)において、 前記ガラス層(14)の一部又は全部が前記素体表面上に形
成された結晶化ガラスからなる下ガラス層(14a)と前記
下ガラス層(14a)の上に形成された密閉性を有する非晶
質ガラスからなる上ガラス層(14b)とにより構成され、
前記結晶化ガラスの前駆体ガラスのガラス転移点が40
0〜1000℃の範囲にあって、その結晶化温度が前記
ガラス転移点より高い温度であることを特徴とするチッ
プ型サーミスタ。1. A thermistor element body (11), an insulating glass layer (14) covering the surface of the thermistor element body (11) excluding both end surfaces, and both end surfaces of the thermistor element body (11). And a pair of terminal electrodes (12, 12) provided at both ends including, the pair of terminal electrodes (12, 12) is a baking electrode layer formed at both ends of the thermistor element body (11) ( 16) and a chip-type thermistor (10) each having a plating layer (18, 19) formed on the surface of the baking electrode layer (16), part or all of the glass layer (14) is the surface of the element body. A lower glass layer (14a) made of crystallized glass formed above and an upper glass layer (14b) made of amorphous glass having a hermeticity formed on the lower glass layer (14a). ,
The glass transition point of the precursor glass of the crystallized glass is 40.
A chip type thermistor, which is in the range of 0 to 1000 ° C. and whose crystallization temperature is higher than the glass transition point.
スタ素体(11)の熱膨張係数の40%以上100%以下で
ある請求項1記載のチップ型サーミスタ。2. The chip type thermistor according to claim 1, wherein the crystallized glass has a coefficient of thermal expansion of 40% or more and 100% or less of the coefficient of thermal expansion of the thermistor body (11).
表面に前記端子電極に電気的に接続し又は接続しない抵
抗値調整用内部電極(21,22)を有し、 ガラス層(14)が前記内部電極(21,22)を含む両端面以外
の素体表面を被覆するように構成された請求項1記載の
チップ型サーミスタ。3. The thermistor body (11) has internal electrodes (21, 22) for resistance value adjustment, which are electrically connected or not electrically connected to the terminal electrodes, on the surface of the body other than both end faces, and the glass layer ( The chip type thermistor according to claim 1, wherein 14) is configured to cover the surface of the element body other than both end surfaces including the internal electrodes (21, 22).
端子電極(12,12)に電気的に接続し又は接続しない抵抗
値調整用内部電極(23)を有する請求項1記載のチップ型
サーミスタ。4. The thermistor element body (11) according to claim 1, which has a resistance value adjusting internal electrode (23) electrically connected or not electrically connected to the pair of terminal electrodes (12, 12) inside the element body. Chip type thermistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5324211A JPH07183105A (en) | 1993-12-22 | 1993-12-22 | Chip type thermistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5324211A JPH07183105A (en) | 1993-12-22 | 1993-12-22 | Chip type thermistor |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000392357A Division JP2001196203A (en) | 2000-12-25 | 2000-12-25 | Chip type thermistor |
| JP2002226188A Division JP3622851B2 (en) | 2002-08-02 | 2002-08-02 | Manufacturing method of chip type thermistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183105A true JPH07183105A (en) | 1995-07-21 |
Family
ID=18163290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5324211A Pending JPH07183105A (en) | 1993-12-22 | 1993-12-22 | Chip type thermistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07183105A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011151252A (en) * | 2010-01-22 | 2011-08-04 | Tdk Corp | Electronic component |
| CN109585105A (en) * | 2017-09-28 | 2019-04-05 | Tdk株式会社 | Electronic component |
| US20190348212A1 (en) * | 2018-05-08 | 2019-11-14 | Tdk Corporation | Electronic component |
| CN117764021A (en) * | 2023-12-07 | 2024-03-26 | 小华半导体有限公司 | Resistor layout method to reduce mechanical stress effect on chip |
-
1993
- 1993-12-22 JP JP5324211A patent/JPH07183105A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011151252A (en) * | 2010-01-22 | 2011-08-04 | Tdk Corp | Electronic component |
| CN109585105A (en) * | 2017-09-28 | 2019-04-05 | Tdk株式会社 | Electronic component |
| CN109585105B (en) * | 2017-09-28 | 2021-07-16 | Tdk株式会社 | Electronic component |
| US20190348212A1 (en) * | 2018-05-08 | 2019-11-14 | Tdk Corporation | Electronic component |
| US11631521B2 (en) * | 2018-05-08 | 2023-04-18 | Tdk Corporation | Electronic component |
| CN117764021A (en) * | 2023-12-07 | 2024-03-26 | 小华半导体有限公司 | Resistor layout method to reduce mechanical stress effect on chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100204345B1 (en) | Thermistor | |
| EP2236478A1 (en) | Dielectric Ceramic Composition | |
| JPS5817651A (en) | Multilayer circuit board and its manufacture | |
| US6232867B1 (en) | Method of fabricating monolithic varistor | |
| KR100204255B1 (en) | Chip type ceramic element and method of manufature thereof | |
| JP2591205B2 (en) | Thermistor | |
| JP7534987B2 (en) | Ceramic Electronic Components | |
| US7232781B2 (en) | Dielectric ceramic composition, dielectric ceramic, and laminated ceramic part including the same | |
| JP3147134B2 (en) | Chip type thermistor and manufacturing method thereof | |
| JP3109700B2 (en) | Chip type thermistor and manufacturing method thereof | |
| JP3622851B2 (en) | Manufacturing method of chip type thermistor | |
| JP3622853B2 (en) | Thermistor | |
| JPH06302406A (en) | Chip-type thermistor and its manufacture | |
| JP3622852B2 (en) | Thermistor manufacturing method | |
| JP3284873B2 (en) | Manufacturing method of chip type thermistor | |
| JP3625053B2 (en) | Chip-type thermistor and manufacturing method thereof | |
| JP2001196203A (en) | Chip type thermistor | |
| JPH0214501A (en) | voltage nonlinear resistor | |
| JP2001135501A (en) | Chip type thermistor | |
| JP3580391B2 (en) | Method for manufacturing conductive chip type ceramic element | |
| JPH03129810A (en) | Laminated type ceramic chip capacitor and manufacture thereof | |
| JP3269404B2 (en) | Chip type thermistor and manufacturing method thereof | |
| EP1315231A2 (en) | Dielectric ceramic composition and laminated ceramic parts using the same | |
| JP3148026B2 (en) | Thermistor and manufacturing method thereof | |
| JPH07201527A (en) | Method for manufacturing conductive chip type ceramic element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001025 |