JPH07183155A - セラミック積層電子部品及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 Ｐｂ系複合ペロブスカイト型セラミックスを
用いながらも、機械的強度や絶縁抵抗不良が生じ難く、
信頼性に優れたセラミック積層電子部品を提供する。 【構成】 Ｐｂ系複合ペロブスカイト型セラミックスよ
りなる焼結体２内に、セラミック層を介して複数の内部
電極３〜７が重なり合うように配置されており、該内部
電極３〜７が空孔率７０〜９０％の多孔性層より構成さ
れている積層コンデンサ１

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、Ｐｂ系複合ペロブスカ
イト型セラミックスを用いて構成されたセラミック積層
電子部品及びその製造方法に関し、特に、セラミックス
内に配置された内部電極が改良されたセラミック積層電
子部品及びその製造方法に関する。

【０００２】

【従来の技術】積層コンデンサや多層基板、積層圧電部
品などでは、内部電極として安価な金属材料を用いるこ
とを可能とする等のために、より低温で焼結し得るセラ
ミック材料が求められている。このような要求に応える
ものとして、Ｐｂ系複合ペロブスカイト型セラミックス
が提案されており、このＰｂ系複合ペロブスカイト型セ
ラミックスは低温で焼成し得るだけなく、優れた電気特
性を発揮する。

【０００３】Ｐｂ系複合ペロブスカイト型誘電体セラミ
ックスは、一般式

【０００４】

【化１】

【０００５】で表される組成を有する。なお、一般式
（１）において、αは、Ｃａ、Ｓｒ、Ｂａ、Ａｇ、Ｌ
ａ、Ｎｄのうちの１種以上の原子を示し、ｘは、０以
上、０．５以下、βはＭｇ、Ｚｎ、Ｎｉ、Ｃｕ、Ｆｅ、
Ｍｎ及びＩｎのうちの１種以上の原子を、γはＮｂ、
Ｗ、Ｔａ、Ｓｂのうちの１種以上の原子を示す。

【０００６】上記Ｐｂ系複合ペロブスカイト型誘電体セ
ラミックスを得るにあたっては、一般式（１）の組成を
実現するように各原子の酸化物粉末を秤量し、混合す
る。しかる後、混合粉末を乾燥した後、仮焼し、仮焼物
を粉砕することにより原料粉末を得る。さらに、得られ
た原料粉末を乾燥後、樹脂バインダを加え成形し、得ら
れた成形体を焼成する。

【０００７】

【発明が解決しようとする課題】しかしながら、上記Ｐ
ｂ系複合ペロブスカイト型セラミックスでは、組成中に
鉛を含むため、焼成に際し鉛が飛散する。そこで、飛散
による鉛の減少を補うために、予め上記一般式で示され
る組成に対して過剰に鉛を含有する原料粉末を用意し、
焼結体を製造することが多い。

【０００８】しかしながら、例えば積層コンデンサで
は、焼結体内において複数の内部電極がセラミック層を
介して重なり合うように配置されている。従って、上記
焼結体を得るにあたっては、内部電極材が未焼成のセラ
ミック層を介して積層されているセラミック積層体を用
意し、該積層体を焼成する。

【０００９】ところで、上記焼成に際し、Ｐｂが前述の
ように飛散するが、内部電極がセラミック層を介して積
層されているため、Ｐｂの飛散が内部電極により抑制さ
れる。すなわち、内部電極が壁となって、上記Ｐｂの飛
散を妨げることになる。そのため、得られた焼結体の外
表面付近ではＰｂの濃度が低く、内部電極間のセラミッ
ク層においてＰｂが相対的に高濃度で残留し、過剰に添
加されたＰｂが焼結体内において不均一に存在しがちで
あった。その結果、Ｐｂが過剰に残留している部分にお
いて機械的強度が低下したり、得られた積層コンデンサ
において絶縁抵抗や取得静電容量不良が生じたりし、信
頼性の高い積層コンデンサを得ることができなかった。

【００１０】本発明の目的は、Ｐｂ系複合ペロブスカイ
ト型セラミックスを用いたセラミック積層電子部品であ
って、過剰のＰｂの残留が生じ難く、絶縁抵抗不良や機
械的強度の低下が起こり難い、信頼性に優れたセラミッ
ク積層電子部品及びその製造方法を提供することにあ
る。

【００１１】

【課題を解決するための手段】請求項１に記載の発明
は、Ｐｂ系複合ペロブスカイト型セラミックスからなる
焼結体内に、セラミック層を介して複数の内部電極が重
なり合うように配置されている構造を有するセラミック
積層電子部品において、前記内部電極が、空孔率７０〜
９０％の多孔性層で構成されていることを特徴とする、
セラミック積層電子部品である。

【００１２】また、請求項２に記載の発明は、上記請求
項１に記載の発明に係る積層セラミック電子部品の製造
方法であって、金属粉末、セラミック粉末及び樹脂バイ
ンダを含む導電ペーストからなる複数の内部電極がセラ
ミックグリーンシートを介して重なり合うように積層さ
れている積層体を用意する工程と、前記積層体を焼成し
て、セラミックス及び内部電極を焼成する工程とを備え
る。

【００１３】上記のように、本発明は、Ｐｂ系複合ペロ
ブスカイト型セラミックスを用いたセラミック積層電子
部品及びその製造方法を提供するものであるが、Ｐｂ系
複合ペロブスカイト型誘電体セラミックスとは、前述し
た一般式（１）で表される組成を有するものであり、こ
のような組成の具体的な例としては、 Ｐｂ（Ｆｅ_1/3 Ｎｂ_2/3 ）Ｏ₃ 、Ｐｂ（Ｆｅ
_2/3 Ｗ_1/3 ）Ｏ₃ 、Ｐｂ（Ｎｉ_{1/ 3} Ｎｂ_2/3 、Ｐｂ（Ｍ
ｇ_1/2 Ｗ_1/2 ）Ｏ₃ 、Ｐｂ（Ｍｎ_1/3 Ｎｂ_2/3 ）Ｏ₃ 、
Ｐｂ（Ｍｇ_1/3 Ｔａ_2/3 ）Ｏ₃ 、Ｐｂ（Ｃｏ_1/3 Ｎｂ
_2/3 ）Ｏ₃ 、Ｐｂ（Ｃｏ_1/2Ｗ_1/2 ）Ｏ₃ などが挙げら
れ、かつこれらの組成のうち、Ｐｂの一部がＢａ、Ｃ
ａ、Ｓｒ、Ｌａ、ＮｄまたはＡｇなどの１種以上の金属
で置き換えられた組成も含まれる。

【００１４】また、上記Ｐｂ系複合ペロブスカイトセラ
ミックスの組成には、誘電特性を高めるために、ＭｎＯ
₂ 、ＭｇＯ、ＮｉＯ、ＺｒＯ₂ 、ＣｏＯ、Ｓｂ₂ Ｏ₃ ま
たはＬａ₂ Ｏなどの各種添加物を添加してもよい。

【００１５】なお、上記Ｐｂ系複合ペロブスカイト型セ
ラミックスの組成は、例示にすぎず、誘電性セラミック
スの他、圧電素子を構成するための圧電セラミックスで
あってもよい。

【００１６】請求項１，２に記載の発明は、上記Ｐｂ系
複合ペロブスカイト型セラミックスよりなる焼結体内
に、セラミック層を介して複数の内部電極が重なり合う
ように配置された構造を有するセラミック積層電子部品
及びその製造方法に関するものであるが、請求項１に記
載の発明は、上記のように内部電極が空孔率７０〜９０
％の多孔性層で構成されていることを特徴とし、請求項
２に記載の発明は、内部電極を、金属粉末、セラミック
粉末及び樹脂バインダを含む導電ペーストからなる複数
の内部電極材を出発材料として用いたことに特徴を有す
る。

【００１７】なお、上記空孔率が７０％未満の場合に
は、内部電極と外部電極との接合不良が生じたり、目的
とする電気特性、例えば静電容量が得られない。他方、
空孔率が９０％を超えると、従来例と同様に、内部電極
が壁となってＰｂの飛散が抑制され、Ｐｂが不均一に残
留する。従って、上記空孔率は７０〜９０％の範囲とす
ることが必要である。

【００１８】請求項２に記載の発明において、上記導電
ペーストに含有される金属粉末としては、従来より内部
電極用導電ペーストを構成するのに用いられている適宜
の金属粉末、例えばＡｇ、Ａｇ−Ｐｄ、ＮｉまたはＣｕ
などの金属粉末を用いることができる。

【００１９】また上記セラミック粉末は、焼成に際し内
部電極に７０〜９０％の空孔率で細孔を形成するために
添加されているものであり、該セラミック粉末として
は、上記特定の空孔率範囲を実現し得る限り、適宜の材
料及び粒径からなるものを用いることができる。もっと
も、好ましくは、該セラミック粉末と、内部電極の上下
に位置するセラミック層との密着性を高めるために、並
びにセラミック粉末と上下のセラミック層を構成してい
るセラミックスの焼成温度を近づけるために、上記セラ
ミック粉末としては上下のセラミック層を構成している
Ｐｂ系複合ペロブスカイト型セラミックスを用いること
が望ましい。

【００２０】また、上記導電ペーストに含有される樹脂
バインダとしては、従来より内部電極を構成するのに用
いられている適宜の樹脂バインダ、例えばポリビニルブ
チラールなどを用いることができる。

【００２１】請求項２に記載の発明では、上記導電ペー
ストを用いて内部電極層が構成されており、焼成に際
し、導電ペースト中に上記セラミック粉末が含有されて
いるため、該セラミック粉末による空孔が内部電極層に
形成される。この空孔の内部電極平面積に占める割合、
すなわち上記空孔率が７０〜９０％となるように、導電
ペースト中に所定量のセラミック粉末が添加される。も
っとも、セラミック粉末の添加割合は、使用する金属粉
末の種類及び粒径、セラミック粉末の種類及び粒径並び
に樹脂バインダの種類や添加割合等によって異なるた
め、一義的には定め得ない。

【００２２】

【作用及び発明の効果】請求項１に記載の発明では、内
部電極が空孔率７０〜９０％の多孔性層により構成され
ているため、焼成に際し、Ｐｂ系複合ペロブスカイト型
セラミックスからなるセラミック層中の過剰のＰｂが内
部電極に妨げられず、飛散し得る。すなわち、従来、内
部電極が壁となり、過剰に添加されていたＰｂの飛散が
妨げられていたために、過剰に添加されたＰｂが最終的
に焼結体中に不均一に存在するという問題があったのに
対し、請求項１に記載の発明では、上記空孔からＰｂが
飛散し得るため、焼結体中のＰｂの濃度が均一に保たれ
る。

【００２３】また、請求項２に記載の発明では、内部電
極を構成するための導電ペーストにセラミック粉末が含
有されており、該セラミック粉末による空孔が形成さ
れ、それによって上記特定の空孔率範囲の内部電極層が
形成される。従って、請求項１に記載の発明の場合と同
様に、Ｐｂが円滑に飛散するため、最終的に得られる焼
結体中におけるＰｂの濃度のばらつきを低減することが
できる。

【００２４】よって、請求項１，２に記載の発明によれ
ば、部分的な機械的強度の低下や絶縁抵抗不良などの生
じ難い、信頼性に優れたセラミック積層電子部品を提供
することが可能となる。

【００２５】なお、本発明は、積層コンデンサに限ら
ず、内部電極がセラミック層を介して重なり合っている
構造を有する積層圧電共振部品やセラミック多層基板を
はじめとする種々のセラミック積層電子部品に適用する
ことができる。

【００２６】

【実施例の説明】実施例１ 酸化鉛を含むＰｂ系複合ペロブスカイトセラミックスの
原料として、Ｐｂ（Ｍｇ_1/3 Ｎｂ_2/3 ）Ｏ₃ とＰｂＴｉ
Ｏ₃ をモル比で０．９６対０．０４となるように混合し
てなる粉末を用いた。

【００２７】上記原料粉末に、ポリビニルブチラール系
樹脂バインダと、溶剤としてのエタノールとを加え、ボ
ールミル中において１６時間、湿式混合した。得られた
混合物を、ドクターブレート法によりシート状に成形
し、乾燥し、矩形形状に切断し平面形状が矩形のセラミ
ックグリーンシートを得た。

【００２８】得られたセラミックグリーンシートの片面
に、銀−パラジウム合金粉末及び樹脂バインダを含む導
電ペーストを印刷し、該導電ペーストよりなる内部電極
の印刷されたセラミックグリーンシートを複数枚積層
し、厚み方向に加圧して積層体を得た。得られた積層体
を、空気中で８００〜１０００℃の温度で３時間焼成
し、焼結体を得た。得られた焼結体の両端面に外部電極
となるＡｇペーストを塗布し、７００℃で焼き付け、外
部電極を形成した。このようにして図１及び図２に示す
積層コンデンサ１を作製した。図１及び図２において、
積層コンデンサ１は、内部電極３〜７がセラミック層を
介して積層されている焼結体２を有する。なお、８，９
は外部電極を示す。作製した積層コンデンサ１は、幅＝
１．６ｍｍ、長さ＝３．２ｍｍ、厚み＝１．５ｍｍの大
きさを有するものである。

【００２９】なお、上記積層コンデンサを得るにあた
り、銀−パラジウム合金粉末含有導電ペースト中の銀−
パラジウム合金粉末の含有量を種々変化させ、下記の表
１に示すように、種々の空孔率の内部電極を有する試料
番号１〜７の積層コンデンサを得た。

【００３０】得られた各積層コンデンサについて、静電
容量及び絶縁抵抗を測定した。また、耐湿負荷試験とし
て、７０℃及び相対湿度９５％の雰囲気中に下記の表１
に示す時間放置した後、３２Ｖの電圧を外部電極間に印
加し、絶縁不良となる割合を求めた。

【００３１】

【表１】

【００３２】表１から明らかなように、空孔率が７０％
未満の内部電極を有する試料番号１，２では、十分な大
きさの静電容量の得られないことがわかる。また、空孔
率が９０％を超える試料番号７の積層コンデンサでは、
絶縁抵抗が低く、かつ耐湿負荷試験において絶縁不良品
が生じがちであることがわかる。これに対して、空孔率
が７０％〜９０％の内部電極を有する試料番号２〜６の
積層コンデンサでは、十分な大きさの静電容量を得るこ
とができ、絶縁抵抗不良や耐湿負荷試験における不良の
発生し難いことがわかる。

【００３３】実施例２ 実施例１と同様にして、実施例１と同じ試料の積層コン
デンサの作製を行った。

【００３４】まず、実施例１と同一のＰｂ系複合ペロブ
スカイト型粉末原料を用い、実施例１と同様にしてセラ
ミックグリーンシートを作製した。次に、得られたセラ
ミックグリーンシートの片面に、後述の導電ペーストを
印刷し、実施例１と同様にして積層コンデンサを作製し
た。

【００３５】実施例２において使用した導電ペースト
は、銀−パラジウム合金粉末、樹脂バインダ及びセラミ
ック粉末を含有するものであり、このセラミック粉末と
して上記Ｐｂ系複合ペロブスカイト型原料粉末と同じも
のを用い、但し、下記の表２に示すように該セラミック
粉末の含有量が異なる複数種の導電ペーストを用意し
た。これらの複数種の導電ペーストを用いて上記方法に
従ってそれぞれ積層コンデンサを作製した。得られた積
層コンデンサにつき、実施例１と同様にして評価した。
結果を下記の表２に示す。

【００３６】また、上記のようにして用意した種々の導
電ペーストを用いて構成された内部電極の空孔率を、ガ
ラス基板上に各導電ペーストをスクリーン印刷し焼き付
けることにより形成された内部電極の空孔率を光学的に
測定することにより求めた。このようにして求めた内部
電極の空孔率を、表２に併せて示す。

【００３７】

【表２】

【００３８】表２から明らかなように、セラミック粉末
を導電ペースト中に含有していない試料番号１１では、
Ｐｂが不均一に分散しているためか、絶縁抵抗が低く、
耐湿負荷試験において不良品がある程度の割合で発生し
がちであった。また、セラミック粉末混合割合が３５体
積％の導電ペーストを用いた積層コンデンサ（試料番号
１６）では、静電容量が０．８７μＦと低いことがわか
る。

【００３９】これに対して、セラミック粉末混合割合が
５体積％〜３０体積％であり、従って空孔率が７０〜９
０％の範囲とされている試料番号１２〜１５の積層コン
デンサでは、十分大きな静電容量を得ることができ、か
つ絶縁抵抗不良や耐湿負荷試験における不良が発生しな
いことがわかる。

【図面の簡単な説明】

【図１】実施例１で作製した積層コンデンサを示す断面
図。

【図２】図１に示した積層コンデンサの平面断面図。

【符号の説明】

１…積層コンデンサ ２…焼結体 ３〜７…内部電極

Claims (2)

【特許請求の範囲】
1. 【請求項１】 Ｐｂ系複合ペロブスカイト型セラミック
   スからなる焼結体内に、セラミック層を介して複数の内
   部電極が重なり合うように配置されている構造を有する
   セラミック積層電子部品において、 前記内部電極が、空孔率７０〜９０％の多孔性層で構成
   されていることを特徴とする、セラミック積層電子部
   品。
2. 【請求項２】 金属粉末、セラミック粉末及び樹脂バイ
   ンダを含む導電ペーストからなる複数の内部電極がセラ
   ミックグリーンシートを介して重なり合うように積層さ
   れている積層体を用意する工程と、 前記積層体を焼成して、セラミックス及び内部電極を焼
   成する工程とを備える、請求項１に記載のセラミック積
   層電子部品の製造方法。