JPH07183248A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07183248A
JPH07183248A JP6258120A JP25812094A JPH07183248A JP H07183248 A JPH07183248 A JP H07183248A JP 6258120 A JP6258120 A JP 6258120A JP 25812094 A JP25812094 A JP 25812094A JP H07183248 A JPH07183248 A JP H07183248A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
window
layer
strip
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6258120A
Other languages
English (en)
Inventor
Der Wel Willem Van
ファン デル ウエル ウイレム
Alexander C L Jansen
セシリア レオナルド ヤンセン アレクサンダー
Ronald Koster
コステル ロナルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH07183248A publication Critical patent/JPH07183248A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0113—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors the conductive layers comprising highly doped semiconductor materials, e.g. polysilicon layers or amorphous silicon layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/009—Bi-MOS

Landscapes

  • Bipolar Transistors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 規定される幅に相当する幅に多結晶珪素層に
形成し得るようにする。 【構成】 半導体本体１の表面３の絶縁材料層１０に設
けたドープ多結晶珪素層１１に前記表面から絶縁された
多結晶珪素層の導体細条２１を形成し、且つ導体細条２
１の縁部１８およびその隣接表面部分２４間に多結晶珪
素の細条１９を形成し、その後本体１内に細条１９を経
て導体２１からドーパントを拡散して半導体領域３０を
形成する際に記絶縁導体２１および多結晶珪素細条１９
の形成中、第１エッチングマスク１３を用いてエッチン
グにより多結晶珪素層１１内に窓１５を形成し、その後
前記窓内の表面から絶縁層１０を除去し、窓の縁部１８
に多結晶珪素の細条１９を設け、第２エッチングマスク
２０を用いこのマスク２０により前記窓の縁部１８の少
なくとも１部分を被覆してエッチングにより前記多結晶
珪素層１１に導体２２を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体本体の表面の絶縁
材料層に設けたドープ多結晶珪素層に前記表面から絶縁
された多結晶珪素層の導体細条を形成し、且つ前記導体
細条の縁部およびこれに隣接する表面部分間に多結晶珪
素の細条を形成し、その後半導体本体内に細条を経て導
体からドーパントを拡散して半導体領域を形成するよう
にし半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】極めて狭い幅、例えば１００ｎｍ以下の
幅の多結晶珪素の細条は絶縁された導体の縁部およびこ
の縁部に隣接する表面の部分間に設けることができる。
従って拡散により形成された半導体領域は幅がほぼ１５
０ｎｍの極めて狭いものとなる。この方法は例えば極め
て高い周波数信号の増幅に好適なリボンエミッタとも称
される極めて狭いエミッタ区域を有するバイポーラトラ
ンジスタの製造に用いることができる。
【０００３】実際上、この方法は極めて狭いエミッタ区
域を有するバイポーラトランジスタの他に電界効果トラ
ンジスタのような他の半導体素子をも具える集積回路の
製造に特に好適である。従って狭い半導体領域を導体の
パターンの他に、例えば電界効果トランジスタのゲート
電極を具える導体のパターンを多結晶珪素層に設けるこ
とができる。
【０００４】上述した種類の半導体装置の製造方法はヨ
ーロッパ特許出願EP-A-493,853号に記載されており、こ
の方法では、絶縁された導体および多結晶珪素の細条の
形成中第１エッチングマスクを用いてエッチングにより
ドープ多結晶珪素層に導体を形成する。次いで形成すべ
き半導体領域の区域に第２エッチングマスクを用いて半
導体本体の表面から導体の縁部まで絶縁材料の層を除去
する。最後に、導体の全周縁に沿って多結晶珪素の細条
を設ける。表面が露出されると、導体の縁部とこの縁部
に隣接する表面の部分との間に多結晶珪素の細条が存在
する。半導体領域は次の熱処理中にここに形成される。
【０００５】
【発明が解決しようとする課題】バイポーラトランジス
タの他に電界効果トランジスタをも具える半導体装置の
製造にこの方法を用いる場合には、半導体領域を形成す
る絶縁された導体および他の全ての導体を第１エッチン
グマスクを用いて多結晶珪素層に設けるようにする。従
って、この多結晶珪素の細条の形成中導体の縁部に形成
すべき半導体領域の区域だけでなく、全ての導体の全て
の縁部にかかる細条が形成されるようになる。これがた
め、この細条を導体の縁部に沿って設ける既知の方法で
は幅広の導体が形成されるようになる。これらの導体は
これを多結晶珪素層にエッチングするために用いるエッ
チングマスクによって画成される幅とは異なる幅で既知
の方法により形成する。導体の両側にほぼ０．１μｍと
なり、従って全部で０．２μｍとなるこの変位は、例え
ば導体の幅を０．５μｍ以下とする高実装密度で半導体
装置を製造する際には許容し得ないものとなる。
【０００６】本発明の目的はバイポーラトランジスタだ
けでなく電界効果トランジスタをも具える半導体装置を
製造するに当たり、多結晶珪素層に設けるべき導体のす
べてを、単一のエッチングマスクを用い、このエッチン
グマスクにより規定される幅に相当する幅に多結晶珪素
層に形成し得るようにした上述した種類の半導体装置の
製造方法を提供せんとするにある。
【０００７】
【課題を解決するための手段】本発明方法は半導体本体
の表面の絶縁材料層に設けたドープ多結晶珪素層に前記
表面から絶縁された多結晶珪素層の導体細条を形成し、
且つ前記導体細条の縁部およびこれに隣接する表面部分
間に多結晶珪素の細条を形成し、その後半導体本体内に
細条を経て導体からドーパントを拡散して半導体領域を
形成するようにして半導体装置を製造するに当たり、前
記絶縁導体および多結晶珪素の細条の形成中第１エッチ
ングマスクを用いてエッチングにより多結晶珪素層内に
窓を形成し、その後前記窓内の表面から絶縁層を除去
し、窓の縁部に多結晶珪素の細条を設け、第２エッチン
グマスクを用いこの第２エッチングマスクにより前記窓
の縁部の少なくとも１部分を被覆してエッチングにより
前記多結晶珪素層に導体を形成するようにしたことを特
徴とする。
【０００８】
【作用】導体のエッチング中、第２エッチングマスクに
よって窓の縁部の少なくとも一部分を被覆する。従っ
て、導体は自己整合によりこの縁部と接触する。さらに
導体は、多結晶珪素の細条が窓の縁部に形成された後ま
で、多結晶珪素層内でエッチングされない。この窓は多
結晶珪素層の半導体領域を表面に形成すべき箇所に設け
るが、多結晶珪素層は導体を形成すべき箇所に完全にそ
のままほじされる。これがため形成された導体のエッチ
ング後の幅は第２エッチングマスクにより規定された幅
に相当する。
【０００９】本発明の好適な例では、フィールド絶縁領
域およびこれにより囲まれた能動領域の双方上に窓を設
けてこのフィールド絶縁領域が隣接する半導体本体の表
面に形成された絶縁層に多結晶珪素層を設けるようにす
る。これがため、窓の縁部の一部分、従って多結晶珪素
の細条もフィールド絶縁領域上に位置するようになる。
導体のエッチング中フィールド絶縁領域上に存在する多
結晶珪素の細条の一部分のみを除去するようにして第２
マスクを設けることができ、しかも能動領域はこのマス
クによって完全に被覆されている。これがため、フィー
ルド絶縁領域は多結晶珪素層のエッチング中エッチング
ストッパとして作用する。次いで、拡散処理中長手方向
にフィールド絶縁領域によって囲まれた幅狭の半導体領
域を形成する。
【００１０】多結晶珪素層に窓を形成し、次いでこの窓
内の半導体表面から絶縁層を除去した後、多結晶珪素の
補助層を堆積し、次いでこの補助層に半導体本体の表面
が再び露出されるまで異方性エッチング処理を施すこと
により前記窓の縁部に多結晶珪素の細条を簡単に設ける
ことができる。これにより窓の縁部に位置する多結晶珪
素の細条を形成する。この多結晶珪素の補助層は正確に
規定された厚さで堆積される。この方法により形成され
た細条は導体の縁部に直角な寸法、即ち、多結晶珪素の
補助層の厚さに正確に等しい幅を有するため、正確に規
定された幅の半導体領域を拡散中に形成することができ
る。
【００１１】或は又、多結晶珪素層に窓を形成し、次い
でこの窓内の半導体表面から絶縁層を除去した後、この
窓の縁部の下側に位置する細条に表面にから異方性エッ
チングを施して絶縁材料の層を除去し、次いで多結晶珪
素の補助層を堆積し、次に、この多結晶珪素の補助層に
前記窓内の半導体本体の表面が再び露出されるまで異方
性エッチング処理を施すようにして前記窓の縁部に多結
晶珪素の細条を設けるようにする。これにより導体の縁
部の下側に位置する多結晶珪素の細条を形成する。拡散
中前記細条の全幅に亘り導体からドーパントを供給して
その幅全体に亘り均質なドーピング濃度を有する半導体
領域を形成することができる。
【００１２】
【実施例】図面につき本発明の実施例を説明する。図１
乃至図７幅狭の本発明方法により製造される半導体装置
の第１例の製造工程を示す平面図および断面図である。
図１ａは特にその第１工程の平面図、図１ｂおよび図２
は図１ａのＢ−Ｂ線上およびＣ−Ｃ線上の断面図であ
る。本発明半導体装置の製造方法はドーピング濃度がほ
ぼ１０16原子／ｃｃのｎ型エピタキシヤル成長表面層２
および酸化珪素のフィールド絶縁領域４並びにこれによ
り囲まれた領域５，６および７が隣接する表面３を有す
る珪素の半導体本体１から出発する。能動領域５および
６はドーピング濃度がほぼ１０19原子／ｃｃのｎ型埋込
層８によってフィールド絶縁領域４の下側で相互接続す
る。能動領域５はその下側で能動領域６を経て接触する
ことができる。この能動領域５内にはドーピング濃度が
ほぼ１０18原子／ｃｃのｐ型ドープ層９を設ける。
【００１３】半導体本体１の表面３には通常の熱酸化法
により厚さがほぼ１５ｎｍの酸化珪素絶縁層１０を形成
する。図２に示すようにこの絶縁層を能動領域６から除
去した後ドーピング濃度がほぼ６×１０20原子／ｃｃ
で、厚さがほぼ３００ｎｍのｎ型ドープ多結晶珪素層１
１を通常のように堆積する。さらに、本例では堆積され
る１１上に厚さがほぼ５０ｎｍの窒化珪素層１２を堆積
するが、これは必ずしも必要ではない。
【００１４】次いで、窒化珪素層１２上にフォトレジス
トの第１エッチングマスク１３を通常の写真食刻法で形
成し、これに開口１４を開けて窒化珪素層１２を露出さ
せるようにする。次に、窒化珪素層１２および多結晶珪
素層１１にこの第１エッチングマスクを用いてエッチン
グを施して窓１５を形成し、これにより酸化珪素層１０
および酸化珪素フォトレジスト絶縁領域４から多結晶珪
素層１１を選択的に除去する。さらに図３に示すよう
に、絶縁層１０が窓１５内の表面３から除去された後に
厚さがほぼ１００ｎｍの多結晶珪素の補助層１６を通常
のように堆積する。
【００１５】次いで、多結晶珪素の補助層１６に、半導
体本体１の表面３が露出されるまで異方性エッチング処
理を施す。実際上、この処理は窒化珪素層１２に到達す
る瞬時を検出することによって行い、これによりエッチ
ング処理が所定のオーバーエッチング期間に亘って継続
されるようになる。窒化珪素層１２に到達すると、多結
晶珪素の補助層１６が窓１５内の表面から実際上除去さ
れるべき長さに亘ってエッチングされる。しかし、実際
には多結晶珪素が僅かだけ窓内に残存するようになるこ
とを確かめた。これがエッチング処理をある時間に亘っ
て継続させる理由である。次いで図４に示すようにこの
窓１５内でｐ型頂部層９に僅かな押圧が生じる。
【００１６】半導体本体１の表面３が窓１５内に再び露
出されるまで多結晶珪素の補助層１６に異方性エッチン
グ処理を施すこの処理工程によって窓１５の縁部１８に
多結晶珪素の細条１９を設ける。
【００１７】窓１５の縁部１８に多結晶珪素の細条１９
を設けた後フォトレジストの第２エッチングマスク２０
を、図５ａおよび図６ａに平面図で、および図５ｂおよ
び図６ｂにそれぞれ図５ａおよび図６ａのＢ−Ｂ線上の
断面図で示すように通常の写真食刻法で設ける。この第
２エッチングマスク２０を用いて多結晶珪素層内にエッ
チングにより導体２１，２２，２３のパターンを形成す
る。斯くして半導体本体１の表面３上の絶縁材料層１０
上に設けられたドープ多結晶珪素層１１に表面３から絶
縁されて多結晶珪素の導体細条２１を形成する。窓１５
の縁部１８の一部分を本例では第２エッチングマスク２
０で被覆するため、この縁部１８の部分によって導体２
１の縁部１８を形成する。導体２１の縁部１８とこれに
隣接する表面３の部分２４との間に多結晶珪素の細条１
９を存在させる。次いで通常の熱処理により細条１９を
介して導体２１からドーパントを拡散することにより半
導体本体１のｐ型頂部層９にドーピング濃度がほぼ２×
１０20原子／ｃｃで、厚さがほぼ１５０ｎｍの半導体領
域３０を形成する。
【００１８】この半導体領域３０の形成後さらに図７に
示すように、導体２２に対し表面から酸化珪素層１０を
除去し、導体２１，２２および２３にスペーサ３２を設
ける。これらスペーサ３２は細条１９が窓１５の縁部１
８に形成された場合と同様に形成する。次いで、頂部層
９との接触を良好とするドーピング濃度がほぼ１０20原
子／ｃｃのｐ型半導体領域３３を形成する。
【００１９】斯様にして、半導体本体にバイポーラトラ
ンジスタおよび電界効果トランジスタを形成する。この
バイポーラトランジスタは同様に２１が接触する半導体
領域３０により形成されたエミッタ領域と、頂部層９に
より形成され半導体領域３３を経て接触するベース領域
と、能動領域５内に位置するエピタキシヤル成長層２の
部分により形成され埋設層８および同様に２３と接触す
るコレクタ領域とを具える。また、電界効果トランジス
タは半導体領域３１により形成されたソース領域および
ドレイン領域と、能動領域７内且つ半導体領域３１間に
位置するエピタキシヤル成長層の部分によって形成され
たチャネル領域と、導体２２により形成されたゲート電
極とを具える。
【００２０】絶縁された導体２１の縁部１８とこれに隣
接する表面３の部分との間に本例では１００ｎｍのよう
な極めて狭い幅の多結晶珪素の細条１９を設ける。拡散
によって形成された半導体領域３０の幅はほぼ１５０ｎ
ｍである。この方法は、本例におけるように、極めて高
い周波数の信号を増幅するに好適なリボンエミッタとも
称される極めて幅狭のエミッタ領域を有するバイポーラ
トランジスタを製造するために用いることができる。
【００２１】図８乃至図１０は本発明方法により半導体
装置を製造する数工程を示す断面図である。本例方法で
は窓１５の縁部１８に上述した所とは異なる方法で多結
晶珪素の細条を設ける。窒化珪素層１２および多結晶珪
素層１１に窓１５を形成した後且つこの窓１５内に表面
３を露出させた後窓１５の縁部１８の下側に位置する細
条３４に表面３から異方性エッチングにより絶縁材料の
層１０を形成する。次いで、窓１５内に半導体本体１の
表面３が再び露出されるまで異方性エッチング処理を施
すことによって多結晶珪素の補助層１６を堆積する。斯
くして窓１５の縁部１８に多結晶珪素の細条３５を設け
る。最後に、上述した所と同様に、半導体本体１に図１
０に示すバイポーラトランジスタおよび電界効果トラン
ジスタを形成する。
【００２２】上述した双方の例において、導体２１のエ
ッチング中第２エッチングマスク２０によって窓１５の
縁部１８の少なくとも一部分を被覆する。これがため、
導体２１は縁部１８に自己整合的に合体する。さらに、
この導体２１は多結晶珪素の細条１９，３５が窓１５の
縁部１８の形成された後まで多結晶珪素層１１に形成さ
れない。この窓１５は多結晶珪素層１１の半導体領域３
０を表面３に形成する必要がある箇所に設けるが、多結
晶珪素層１１の導体２１を形成する必要のある箇所は完
全にそのまま残存する。この方法を上記例に示すように
用いてバイポーラトランジスタおよび電界効果トランジ
スタを具える半導体装置の製造時に多結晶珪素層１１が
完全にそのまま残存する箇所に全ての導体２１，２２，
２３を形成する。
【００２３】双方の例において、多結晶珪素の補助層１
６はフィールド絶縁領域４に隣接する半導体本体１の表
面３に形成された絶縁層１０に設けるとともに窓１５は
フィールド絶縁領域４およびこれにより囲まれた能動領
域５の上側に形成する。これがため、窓１５の縁部１８
の一部分および多結晶珪素の細条１９，３５はフィール
ド絶縁領域４上に位置するようになる。次いで第２エッ
チングマスク２０を上記例の場合と同様に導体２１のエ
ッチング中に設けてフィールド絶縁領域４上に存在する
多結晶珪素の細条１９，３５の一部分がエッチングによ
り除去されるが、能動領域５はこの第２エッチングマス
ク２０によって完全に被覆される。従ってフィールド絶
縁領域４は多結晶珪素の補助層１６のエッチング中エッ
チングストッパーとして作動する。幅狭の半導体領域３
０は拡散中に形成し、この半導体領域はその長手方向が
図６ａに示すようにフィールド絶縁領域４によって制限
される。
【００２４】第１例では、窓１５はその縁部１８に、窓
１５がエッチング除去され、窓１５内の表面が露出され
た後多結晶珪素の補助層１６を堆積し、且つ窓１５内の
半導体本体１の表面３が再び露出されるまでこの補助層
１６に異方性エッチング処理を施すようにすることによ
って多結晶珪素の細条１９を設ける。斯くして窓１５の
縁部１８に位置する多結晶珪素の細条を形成することが
できる。多結晶珪素の補助層は正確に規定された厚さに
堆積することができる。この方法により形成された細条
１９は同様に２１の縁部１８に直角な寸法を有し、従っ
て実際上多結晶珪素の補助層１６の厚さに等しい幅を有
するため、幅が正確に規定された半導体領域３０を拡散
中に形成することができる。
【００２５】第２例では、窓１５はその縁部１８に、窓
１５をエッチングにより除去し、窓１５内の半導体本体
の表面を露出した後窓１５の縁部１８の下側に位置する
細条３４上に異方性エッチングにより絶縁材料の層１０
を形成し、次いで、多結晶珪素の補助層１６を堆積し、
次に、この多結晶珪素の補助層に前記窓内の半導体本体
の表面３が再び露出されるまで異方性エッチング処理を
施すようにして多結晶珪素の細条３５を設けるようにし
た。この場合には導体２１の縁部１８の下側に位置する
多結晶珪素の細条３５を形成する。拡散中に細条３５の
全幅に亘って導体からドーパントを供給してその幅全体
に亘り均質なドーピング濃度を有する半導体領域３０を
形成する。
【００２６】上記例では、第２エッチングマスク２０に
よって窓１５の縁部１８を部分的にのみ被覆するが、こ
の窓１５を能動領域５全体に亘りおよびフィールド絶縁
領域４全体に亘り延在させることもできる。しかし、第
２エッチングマスク２０を設けてこれにより窓１５全体
を被覆し、この場合、全細条１９の周縁を導体２１に接
続する。さらに、窓１５を能動領域２１上に延在させる
場合には導体２１に周縁が接続された半導体領域をさせ
る全体から形成することができる。
【図面の簡単な説明】
【図１】（ａ）本発明方法により製造される半導体装置
の第１例の製造工程を示す平面図であり、（ｂ）本発明
方法により製造される半導体装置の第１例の製造工程を
示し、図１ａのＢ−Ｂ線上の断面図である。
【図２】本発明方法により製造される半導体装置の第１
例の製造工程を示し、図１ａのＣ−Ｃ線上の断面図であ
る。
【図３】本発明方法により製造される半導体装置の第１
例の製造工程を示す断面図である。
【図４】（ａ）本発明方法により製造される半導体装置
の第１例の製造工程を示す平面図であり、（ｂ）本発明
方法により製造される半導体装置の第１例の製造工程を
示し、図４ａのＢ−Ｂ線上の断面図である。
【図５】（ａ）本発明方法により製造される半導体装置
の第１例の製造工程を示す平面図であり、（ｂ）本発明
方法により製造される半導体装置の第１例の製造工程を
示し、図５ａのＢ−Ｂ線上の断面図である。
【図６】（ａ）本発明方法により製造される半導体装置
の第１例の製造工程を示す平面図であり、（ｂ）本発明
方法により製造される半導体装置の第１例の製造工程を
示し、図６ａのＢ−Ｂ線上の断面図である。
【図７】本発明方法により製造される半導体装置の第１
例の製造工程を示す断面図である。
【図８】本発明方法により製造される半導体装置の第２
例の製造工程を示す断面図である。
【図９】本発明方法により製造される半導体装置の第２
例の製造工程を示す断面図である。
【図１０】本発明方法により製造される半導体装置の第
２例の製造工程を示す断面図である。
【符号の説明】
１ 半導体本体 ２ ｎ型エピタキシヤル成長層 ３ 表面（１） ４ フィールド絶縁領域 ５，６，半導体領域 ７ 半導体領域（能動領域） ８ ｎ型埋設層 ９ 頂部層 １０ 絶縁材料層 １１ ドープ多結晶珪素層 １２ 窒化珪素層 １３ 第１エッチングマスク １４ 開口 １５ 窓 １６ 多結晶珪素の補助層 １８ 縁部（１５） １９ 多結晶珪素の細条 ２０ 第２エッチングマスク ２１，２２，２３ 導体 ２４ 表面部分 ３０ 幅狭半導体領域 ３１ 半導体領域 ３２ スペーサ ３３ ｐ型半導体領域 ３４ 細条 ３５ 多結晶珪素の細条
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73 (72)発明者 アレクサンダー セシリア レオナルド ヤンセン オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ １ (72)発明者 ロナルド コステル オランダ国 5621 ベーアー アインドー フェン フルーネヴァウツウェッハ １

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体本体の表面の絶縁材料層に設けた
    ドープ多結晶珪素層に前記表面から絶縁された多結晶珪
    素層の導体細条を形成し、且つ前記導体細条の縁部およ
    びこれに隣接する表面部分間に多結晶珪素の細条を形成
    し、その後半導体本体内に細条を経て導体からドーパン
    トを拡散して半導体領域を形成するようにして半導体装
    置を製造するに当たり、前記絶縁導体および多結晶珪素
    の細条の形成中第１エッチングマスクを用いてエッチン
    グにより多結晶珪素層内に窓を形成し、その後前記窓内
    の表面から絶縁層を除去し、窓の縁部に多結晶珪素の細
    条を設け、第２エッチングマスクを用いこの第２エッチ
    ングマスクにより前記窓の縁部の少なくとも１部分を被
    覆してエッチングにより前記多結晶珪素層に導体を形成
    するようにしたことを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】 フィールド絶縁領域およびこれにより囲
    まれた能動領域の双方上に窓を設けてこのフィールド絶
    縁領域が隣接する半導体本体の表面に形成された絶縁層
    に多結晶珪素層を設けるようにしたことを特徴とする請
    求項１に記載の半導体装置の製造方法。
  3. 【請求項３】 多結晶珪素の補助層を堆積し、次いでこ
    の補助層に半導体本体の表面が再び露出されるまで異方
    性エッチング処理を施すことにより前記窓の縁部に多結
    晶珪素の細条を設けるようにしたことを特徴とする請求
    項１または２に記載の半導体装置の製造方法。
  4. 【請求項４】 前記窓の縁部の下側に位置する細条に表
    面にから異方性エッチングを施して絶縁材料の層を除去
    し、次いで多結晶珪素の補助層を堆積し、次に、この多
    結晶珪素の補助層に前記窓内の半導体本体の表面が再び
    露出されるまで異方性エッチング処理を施すようにして
    前記窓の縁部に多結晶珪素の細条を設けるようにしたこ
    とを特徴とする請求項１または２に記載の半導体装置の
    製造方法。
JP6258120A 1993-10-25 1994-10-24 半導体装置の製造方法 Pending JPH07183248A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
BE09301135 1993-10-25
BE9301135A BE1007670A3 (nl) 1993-10-25 1993-10-25 Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een halfgeleiderzone wordt gevormd door diffusie vanuit een strook polykristallijn silicium.

Publications (1)

Publication Number Publication Date
JPH07183248A true JPH07183248A (ja) 1995-07-21

Family

ID=3887465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6258120A Pending JPH07183248A (ja) 1993-10-25 1994-10-24 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US5508213A (ja)
EP (1) EP0650186A1 (ja)
JP (1) JPH07183248A (ja)
BE (1) BE1007670A3 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2629644B2 (ja) * 1995-03-22 1997-07-09 日本電気株式会社 半導体装置の製造方法
JP4150076B2 (ja) * 1996-03-29 2008-09-17 エヌエックスピー ビー ヴィ 半導体装置の製造方法
EP0886824A1 (en) * 1996-12-13 1998-12-30 Nyquist B.V. Redundant data processing system having two programmed logic controllers operating in tandem
US6649482B1 (en) * 2001-06-15 2003-11-18 National Semiconductor Corporation Bipolar transistor with a silicon germanium base and an ultra small self-aligned polysilicon emitter and method of forming the transistor
US7087979B1 (en) 2001-06-15 2006-08-08 National Semiconductor Corporation Bipolar transistor with an ultra small self-aligned polysilicon emitter
US6784065B1 (en) 2001-06-15 2004-08-31 National Semiconductor Corporation Bipolar transistor with ultra small self-aligned polysilicon emitter and method of forming the transistor
US6528861B1 (en) * 2001-06-15 2003-03-04 National Semiconductor Corporation High performance bipolar transistor architecture
US20050114227A1 (en) * 2003-11-25 2005-05-26 Carter Craig M. Web-based tool for maximizing value from surplus assets

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546535A (en) * 1983-12-12 1985-10-15 International Business Machines Corporation Method of making submicron FET structure
JPH02153534A (ja) * 1988-12-06 1990-06-13 Toshiba Corp 半導体装置の製造方法
US4987089A (en) * 1990-07-23 1991-01-22 Micron Technology, Inc. BiCMOS process and process for forming bipolar transistors on wafers also containing FETs
US5204275A (en) * 1990-12-26 1993-04-20 North American Philips Corp. Method for fabricating compact bipolar transistor
US5244533A (en) * 1991-01-07 1993-09-14 Kabushiki Kaisha Toshiba Method of manufacturing bipolar transistor operated at high speed

Also Published As

Publication number Publication date
BE1007670A3 (nl) 1995-09-12
US5508213A (en) 1996-04-16
EP0650186A1 (en) 1995-04-26

Similar Documents

Publication Publication Date Title
US5783475A (en) Method of forming a spacer
US4839305A (en) Method of making single polysilicon self-aligned transistor
JPH05304297A (ja) 電力用半導体装置およびその製造方法
JPH05206451A (ja) Ｍｏｓｆｅｔおよびその製造方法
US5121184A (en) Bipolar transistor containing a self-aligned emitter contact and method for forming transistor
JPH07183248A (ja) 半導体装置の製造方法
JP3332037B2 (ja) 基板の上表面に二つの自己整列型領域を定める方法
JPH0831478B2 (ja) バイポーラ・トランジスタおよびその製造方法
JPS63244775A (ja) 半導体デバイスおよびその製造方法
US6284615B1 (en) Method and apparatus for the selective doping of semiconductor material by ion implantation
JP2565162B2 (ja) バイポ−ラトランジスタおよびその製造方法
KR0139596B1 (ko) 감소된 접합용량의 반도체 장치 제조방법
JP2680358B2 (ja) 半導体素子の製造方法
JPS6245071A (ja) 半導体装置の製造方法
KR100250098B1 (ko) 아이솔레이션영역 및 그형성방법
KR0135670B1 (ko) 반도체 소자의 제조방법
JP2751336B2 (ja) 半導体装置の製造方法
JPS5910274A (ja) Ｍｉｓ型半導体装置
KR950008251B1 (ko) Psa 바이폴라 소자의 제조방법
JPH06196707A (ja) 縦型絶縁ゲート型トランジスタの製法
JP2546651B2 (ja) バイポ−ラトランジスタの製造法
KR0170513B1 (ko) 모스 트랜지스터 및 그의 제조방법
JPH08130310A (ja) Ｍｏｓ素子およびその製造方法
JPH0136709B2 (ja)
JPH06124956A (ja) 半導体装置の製造方法