JPH07183292A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07183292A
JPH07183292A JP32867693A JP32867693A JPH07183292A JP H07183292 A JPH07183292 A JP H07183292A JP 32867693 A JP32867693 A JP 32867693A JP 32867693 A JP32867693 A JP 32867693A JP H07183292 A JPH07183292 A JP H07183292A
Authority
JP
Japan
Prior art keywords
film
insulating film
siloxane oligomer
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32867693A
Other languages
English (en)
Inventor
Tadashi Nakano
正 中野
Nobuyoshi Sato
伸良 佐藤
Tomohiro Oota
与洋 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP32867693A priority Critical patent/JPH07183292A/ja
Publication of JPH07183292A publication Critical patent/JPH07183292A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の絶縁膜として埋め込み性が良好
であるとともにボイドが生じることのない優れた膜質の
ものを簡便に形成する。 【構成】 シリコンウェファ11の表面に絶縁膜15を形成
するに先立って、その下地表面にシロキサンオリゴマー
又はその溶液をあらかじめ塗布し、しかるのちに上記絶
縁膜15を、有機けい素化合物とオゾンとを原料として用
いる化学気相成長により形成する。このように下地表面
にシロキサンオリゴマーを塗布することによって、埋め
込み性が良く、ボイドがなく、良好な膜質の絶縁膜を形
成できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置の製造方
法、特に半導体基体と第1層金属配線との間の1次絶縁
膜、金属配線間の層間絶縁膜およびパッシベーション膜
として作用する最終絶縁膜や電界効果トランジスタのゲ
ートのサイドウォールとして使用することができる絶縁
膜を化学気相成長により形成する方法に関するものであ
る。
【0002】
【従来の技術】近年、VLSIデバイスの高集積化、高密度
化が急速に進み、半導体加工技術はサブミクロン加工が
必須のものとなってきている。サブミクロン加工が進む
に伴って半導体基体表面の凹凸はますます激しくなり、
アスペクト比が大きくなり、この凹凸がデバイス製造上
の制約となってきている。このような問題の解決のため
に最も強く望まれているのが、層間絶縁膜の平坦化技術
である。
【0003】サブミクロンデバイス用の層間絶縁膜に要
求される特性としては、サブミクロンオーダーのスペー
スを形成すること及び高アスペクト比を持つパターンに
対する優れたステップカバレージを実現することなどが
ある。このような要求を満たす層間絶縁膜の形成方法と
して有機シラン及び無機シランを原料ガスに用いる化学
気相成長法(CVD法) が知られている。また、CVD 法とし
てはプラズマCVD 法,常圧CVD 法、減圧CVD 法、加圧CVD
法、光励起CVD 法などが従来より提案されている。
【0004】これらの内、有機シランを原料ガスとし、
これにオゾンガスを加えて常圧CVD法で形成した絶縁
膜、すなわち常圧オゾン−有機シランCVD シリコン酸化
膜は、その平坦性が特に優れていることから最も期待さ
れている方法の一つである。このようなオゾン−有機シ
ランの混合ガスを用いる常圧CVD 法は、例えば特開昭61
-77695号公報や「電気化学」56, No.7(1988), 527 〜53
2 頁などに記載されている。有機シランとしてはTEOS(t
etraethoxyorthosilicate), TMOS(tetramethoxyorthosi
licate),OMCTS(octamethylcyclotetrasiloxane), HMDS
(hexamethyldisiloxane), TMCTS(tetramethylcyclotetr
asiloxane), SOB(trimethylsilyl borate),DADBS(diace
toxydi-tertiary-butoxysilane), SOP(trimethylsilyl
phosphate)などが知られている。
【0005】また、最終保護膜として用いられる絶縁膜
においても、VLSIデバイスの高集積化、高密度化に伴
い、その平坦性と、素子の信頼性に影響を与える膜質の
向上が強く要求されている。これは主に素子外部からの
水分等の侵入を防ぐためである。
【0006】
【発明が解決しようとする課題】しかしながら、従来の
有機シランを原料ガスとするCVD 法による絶縁膜の形成
方法においては、成膜速度の下地依存性により、下地材
質によっては段差間(配線間)の埋め込み性が悪くなる
とともに膜中にボイドが発生するという欠点がある。特
に素子構造が微細化されるに伴ってアスペクト比の大き
な段差が形成されるようになるので、このようなボイド
が発生される可能性が大きくなっている。このように有
機シラン−CVD 膜が大きな下地依存性を有することは、
例えば平成3年に発行された「電気学会論文A」, 111
巻7号の652 〜658 頁に記載されている。このように埋
め込み性が悪化したりボイドが形成されると、配線間の
リーク電流が増加したりして素子特性に悪影響を及ぼす
ことになる。
【0007】また、成膜速度の依存性は、下地パターン
の疎密によっても生じ、すわなち広い平坦部では絶縁膜
の膜厚が相対的に薄くなってしまうので、半導体基体全
体にわたる平坦性が劣るという問題点があった。
【0008】さらに、従来の有機シランを用いたCVD 膜
は、膜中に水分等を含む多量の炭素化合物(未反応物)
が混入しているため、膜質が悪く、耐吸湿性が悪いとと
もにクラックが発生する欠点がある。また膜中の水分
は、ビアポイズニング、Al配線のコロージョンホットキ
ャリア耐性の劣化、誘電率の増加(信号の遅延)等をも
招いてしまう。耐吸湿性を補うために厚膜とすると膜中
に一層クラックが発生し易くなり、素子の信頼性を損な
う欠点がある。
【0009】上述した従来の絶縁膜の形成方法の欠点を
軽減するために、絶縁膜を多層構造とすることが提案さ
れている。例えば、下地依存性を緩和するために下地表
面にプラズマCVD 法によってTEOSとO2を原料ガスとして
膜厚が3000Å以下の薄い酸化膜を形成し、その後で常圧
O3-TEOS CVD 膜を形成することが提案されているが、サ
ブミクロンデバイスにおいては配線と配線とのスペース
がきわめて狭く、しかもアスペクト比が1以上と大きく
なるのでプラズマ酸化膜を形成する段階において既にボ
イドが形成されてしまい、所期の効果を達成できない欠
点がある。
【0010】また、下地表面のプラズマ酸化膜をN2, NH
3 等のガスを用いてプラズマ処理し、その後で有機シラ
ンによる常圧CVD 膜を形成することで、下地依存性を緩
和することも提案されているが、プラズマダメージの問
題が懸念されている。
【0011】この発明の目的は、上述した従来の絶縁膜
形成方法の欠点を解消し、プラズマダメージを与えるこ
となく、段差間の埋め込み性及び膜中のボイドの解消に
おいて優れており、またパターン疎密の依存性の解消に
も有効で、特にサブミクロンデバイスの絶縁膜として使
用するのに有効であるとともに優れた膜質を有し、クラ
ックの発生もなく、しかも製造工程を減らすことによっ
てスループットを向上することができる絶縁膜の形成方
法を提案しようとするものである。
【0012】
【課題を解決するための手段】この発明の半導体装置の
製造方法は、半導体装置の絶縁膜を形成するにあたり、
絶縁膜を形成しようとする下地表面にシロキサンオリゴ
マー又はその溶液をあらかじめ塗布し、しかるのちに上
記絶縁膜を、有機けい素化合物とオゾンとを原料として
用いる化学気相成長により形成することを特徴とするも
のである。
【0013】上記シロキサンオリゴマーは、次工程の絶
縁膜形成の成膜温度で揮発することのないものであっ
て、テトラエトキシシラン(TEOS)又はテトラメトキシシ
ラン(TMOS)を酸触媒で加水分解・縮合した二量体から四
量体程度の低重合度のものが用いられる。具体的には、
ヘキサエトキシジシロキサン、オクタエトキシトリシロ
キサン、デカエトキシテトラシロキサン、ヘキサエトキ
シシクロテトラシロキサンおよびこれらの部分加水分解
生成物がある。またこれらの2種以上を同時にもしくは
順次に処理することができる。
【0014】
【作用】この発明に従い、絶縁膜を形成するに先立ち下
地表面にシロキサンオリゴマー又はその溶液をあらかじ
め塗布しすることにより、成膜速度の下地依存性が解消
され、また、膜質の優れた絶縁膜が得られる理由は、次
のとおりと考えられる。すなわち、シロキサンオリゴマ
ーを下地表面に塗布することにより、このシロキサンオ
リゴマーが下地表面の凹凸に沿って流れ込むため、きつ
い段差が緩和され、かつその後の絶縁膜形成時の酸素ラ
ジカルによる酸化作用によって、このシロキサンオリゴ
マーは最終的にはほぼ完全に酸化けい素の膜となるた
め、下地がどんな状況であろうとも塗布後には一定の表
面状態が得られ、成膜速度の下地依存性が緩和される。
そのうえ、下地表面が、吸着に対して不活性なシラノー
ルエステル(SiOR)に覆われていることになるから、絶縁
膜の成膜に際しては、膜質が良好で流動性の高いオリゴ
マー(シロキサン重合体)による成膜が支配的になり、
良好な膜質の絶縁膜が得られる。
【0015】さらに、パターン疎密の依存性について
は、このシロキサンオリゴマーの塗布処理により、下地
表面の広い平坦部には、シロキサンオリゴマーが薄くし
か形成されず、かつ速やかにオゾン酸化されてしまうた
め、成膜種のバランスが密パターン部とは変わるために
成膜速度の低下が起こりにくく、したがって依存性も緩
和される。
【0016】加えて、シロキサンオリゴマーの塗布処理
前には、下地表面にプラズマCVD 法によってTEOSとO2
原料ガスとする薄い酸化膜を形成することが不要である
ので、製造プロセスの観点からも簡便になって有利であ
る。
【0017】ところで、シロキサンオリゴマーは、メタ
ノール、エタノール、酢酸ブチル、プロピレングリコー
ルモノエチルエーテルなどの溶媒に溶かして用いても良
い。加水分解縮合したオリゴマーは、一般にはフリーの
シラノール基を持ち、このシラノール基を過剰なアルコ
ール添加などの方法によりできるかぎり消滅させること
が、処理中の重合を防ぐ目的から好ましい。
【0018】このようなシロキサンオリゴマーの塗布処
理は、半導体ウェファをスピンさせながら塗布するスピ
ンコート処理が最も好適であるが、この他半導体ウェフ
ァをシロキサンオリゴマーの溶液中に浸漬する浸漬処
理、シロキサンオリゴマーの溶液をスプレーするスプレ
ー処理、シロキサンオリゴマーの液膜に半導体基板を通
過させるカーテンフローコート処理など種々の処理法も
可能である。
【0019】前記のようにシロキサンオリゴマーの溶液
を用いた場合は、塗布後に室温乾燥あるいは最高250 ℃
程度に加熱して乾燥させる。これは、溶媒を揮発させる
ためであり、溶液を用いない場合には、乾燥処理は不要
である。
【0020】以上のようなシロキサンオリゴマーによる
処理を行った後は、有機けい素化合物とオゾンとを原料
として用いる化学気相成長によって絶縁膜を形成する。
ここに、前記有機けい素化合物としてはTEOS、TMOS、OM
TCS 、HMDS、SOB 、DADBS 、SOP などを代表例とする以
下の有機けい素化合物が挙げられる。
【0021】テトラアルコキシシランとして次のとお
り:テトラメトキシシラン(TMOS)、テトラエトキシシラ
ン(TEOS)、テトラnプロポキシシラン、テトライソプロ
ポキシシラン、テトラnブトキシシラン
【0022】アルキルアルコキシシランとして次のとお
り:メチルトリメトキシシラン、メチルトリエトキシシ
ラン、メチルトリnプロポキシシラン、メチルトリイソ
プロポキシシラン、エチルトリメトキシシラン、エチル
トリエトキシシラン、エチルトリnプロポキシシラン、
エチルトリイソプロポキシシラン、ビニルトリメトキシ
シラン、ビニルトリエトキシシラン、フェニルトリメト
キシシラン ジメチルジメトキシシラン、ジメチルジエトキシシラ
ン、ジエチルジメトキシシラン、ジエチルジエトキシシ
ラン、ジエチルジnプロポキシシラン、ジエチルジイソ
プロポキシシラン、メチルビニルジメトキシシラン、メ
チルビニルジエトキシシラン メチルジメトキシシラン、メチルジエトキシシラン ジメチルビニルメトキシシラン、ジメチルビニルエトキ
シシラン
【0023】ポリシロキサンとして:テトラキス(ジメ
チルシロキシ)シラン
【0024】シクロシロキサンとして次のとおり:オク
タメチルシクロテトラシロキサン(OMCTS) 、ペンタメチ
ルシクロテトラシロキサン、テトラメチルシクロテトラ
シロキサン、ヘキサメチルシクロトリシロキサン、トリ
メチルシクロトリシロキサン
【0025】ジシロキサンとして次のとおり:ヘキサメ
チルジシロキサン(HMDS)、テトラメチルジメトキシジシ
ロキサン、ジメチルテトラメトキシジシロキサン、ヘキ
サメトキシジシロキサン
【0026】アルキルシランとして次のとおり:モノメ
チルシラン、ジメチルシラン、トリメチルシラン、トリ
エチルシラン、テトラメチルシラン、テトラエチルシラ
ン アリルトリメチルシラン ヘキサメチルジシラン
【0027】シリルアミンとして次のとおり:ジメチル
トリメチルシリルアミン、ジエチルトリメチルシリルア
ミン
【0028】シラン窒素誘導体として次のとおり:アミ
ノプロピルトリエトキシシラン トリメチルシリルアジド、トリメチルシリルシアナイド
【0029】シラザンとして次のとおり:ヘキサメチル
ジシラザン、テトラメチルジシラザン オクタメチルシクロテトラシラザン、ヘキサメチルシク
ロトリシラザン
【0030】ハロゲン化シラン及び誘導体として次のと
おり:トリメチルクロロシラン、トリエチルクロロシラ
ン、トリnプロピルクロロシラン、メチルジクロロシラ
ン、ジメチルクロロシラン、クロロメチルジメチルクロ
ロシラン、クロロメチルトリメチルシラン、クロロプロ
ピルメチルジクロロシラン、クロロプロピルトリメトキ
シシラン ジメチルジクロロシラン、ジエチルジクロロシラン、メ
チルビニルジクロロシラン、メチルトリクロロシラン、
エチルトリクロロシラン、ビニルトリクロロシラン、ト
リフロロプロピルトリクロロシラン、トリフロロプロピ
ルトリメトキシシラン、トリメチルシリルアイオダイ
ド。
【0031】さらに、有機けい素化合物としては、トリ
ス(トリメチルシロキシ)ボラン(SOB) 、トリス(トリ
メチルシロキシ)ホスホリル(SOP) 、ジアセトキシジ-t
ert-ブトキシシラン(DADBS) なども用いることができ
る。
【0032】この発明においては、上述した有機ケイ素
化合物を単独で用いるかあるいは2以上の有機ケイ素化
合物を混合して用いることができる。混合して用いる場
合の混合割合は適当に定めれば良い。
【0033】また、化学気相成長による絶縁膜の形成
は、常圧熱CVD 又は減圧熱CVD (1〜760 Torr)あるい
は光CVD 、プラズマCVD などが適用できる。特に常圧又
は常圧に近い(〜400 Torr)減圧CVD 法が好適である。
一般は枚葉式装置が有利である。原料の有機けい素化合
物は、一定温度に加温されたバブラーに供給し、窒素、
酸素、ヘリウムなどをキャリアガスとしてバブリング
し、成膜チャンバに輸送する。バブリング後の配管は凝
結防止のため、加温されることが望ましい。また、反応
ガスには、酸素、あるいはオゾンを濃度:0.1 wt%以上
好ましくは4wt%以上含む酸素ガスを用いる。さらに窒
素などの不活性ガスで適宜希釈することも可能である。
これら有機けい素化合物と反応ガスとキャリアガスとの
流量比は特に限定されない。絶縁膜の成膜温度は200 〜
500 ℃、好適には300 〜450 ℃である。
【0034】
【実施例】図1に示すように、半導体素子並びにポリシ
リコンよりなる配線を形成したSi基板11の上に、膜厚が
1μm のBPSG膜12を形成し、その上にバリアメタルとし
てTiN 膜13を0.1 μm 形成したのち金属膜(Al膜)14を
積層形成し、このバリアメタル及び金属膜を選択的にエ
ッチングすることよりパターン間隔0.4 μm 、溝深さ1.
1 μm 、溝幅0.4 μm の配線パターンを形成した。次
に、このシリコンウェファの表面をシロキサンオリゴマ
ーの塗布処理として、基板ををスピンコータに取り付
け、ヘキサメトキシジシロキサンの0.1 %酢酸ブチル溶
液を滴下しながら最大回転数4000 rpmで回転させて塗布
したのち、120℃で1分間加熱乾燥させた。かくして形
成されたヘキサメトキシジシロキサン膜15の膜厚は、溝
間で0.15±0.03μm 、平坦部で0.05±0.02μm である。
その後、シリコンウェファを気相成長装置の反応チャン
バ内に搬入し、原料ガスとしてテトラメトキシシラン(T
EOS)を、また反応ガスとしてオゾンを4%混合した酸素
ガスを使用して、400 ℃の温度の常圧熱CVD 法により、
オゾン−TEOS CVD NSG膜16を約1000 nm の膜厚に形成し
た。なお、原料ガスは、45℃に保温したバブラーに仕込
み、約2slm の窒素ガスでバブリングを行って搬送させ
た。また、成膜時間は60秒であった。
【0035】かくして得られた絶縁膜16は、金属配線間
の狭いスペースを埋め、良好なステップカバレージを有
しているとともにボイドも形成されていない良好な膜質
を有するものであった。また平坦性は段差は完全に埋め
込まれ、しかもボイドは観察されなかった。また、断面
を電子顕微鏡写真に撮り、観察して平坦性を調べたとこ
ろ、段差残りとして平均0.07μm という良好な値を得
た。さらに、広い平坦部と密なパターン部との膜厚差
は、ほとんどみられなかった。
【0036】次に、比較例として図2に示すように、半
導体素子並びにポリシリコンよりなる配線を形成したSi
基板11の上に、膜厚が1μm のBPSG膜12を形成し、その
上にバリアメタルとしてTiN 膜13を0.1 μm 形成したの
ち金属膜(Al膜)14を積層形成し、このバリアメタル及
び金属膜を選択的にエッチングすることよりパターン間
隔0.4 μm 、溝深さ1.1 μm 、溝幅0.4 μm の配線パタ
ーンを形成した。ここまでは実施例と同一である。次い
で、ヘキサメトキシジシロキサンを塗布しすることなし
に実施例と全く同一の条件で絶縁膜15を形成したとこ
ろ、段差間の隙間には埋め込まれないボイド16が残留
し、かつ段差は緩和されず、約0.5 μm の段差の凹凸が
残った。また、広い平坦部と密なパターン上との膜厚比
は約1:5となり、ウェファ全域にわたる平坦性に乏し
いものであった。さらに、膜の水分量も実施例に比べて
一桁以上大きいものであった。
【0037】
【発明の効果】上述したように、この発明による半導体
装置の製造方法においては、有機けい素化合物とオゾン
とを原料として用いた化学気相成長法により、絶縁膜を
形成するに先立って、下地表面にシロキサンオリゴマー
を塗布するするといったきわめて簡単な処理によって高
アスペクト比の段差への埋め込み性や平坦性が良く、内
部にボイドもなく、しかも水分の含有量も少ない良質の
絶縁膜を形成することができ、さらにパターン疎密の依
存性をも低減することができる。
【図面の簡単な説明】
【図1】この発明による半導体製造装置の一実施例の構
成を示す線図的平面図である。
【図2】比較例による半導体製造装置の一構成を示す線
図的平面図である。
【符号の説明】
11 シリコン基板 12 BPSG膜 13 TiN 膜 14 金属配線 15 オゾン-TEOS NSG 膜 16 ボイド

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置の絶縁膜を形成するにあた
    り、絶縁膜を形成しようとする下地表面にシロキサンオ
    リゴマー又はその溶液をあらかじめ塗布し、しかるのち
    に上記絶縁膜を、有機けい素化合物とオゾンとを原料と
    して用いる化学気相成長により形成することを特徴とす
    る半導体装置の製造方法。
JP32867693A 1993-12-24 1993-12-24 半導体装置の製造方法 Pending JPH07183292A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32867693A JPH07183292A (ja) 1993-12-24 1993-12-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32867693A JPH07183292A (ja) 1993-12-24 1993-12-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH07183292A true JPH07183292A (ja) 1995-07-21

Family

ID=18212923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32867693A Pending JPH07183292A (ja) 1993-12-24 1993-12-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH07183292A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6558756B2 (en) 1996-08-29 2003-05-06 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6558756B2 (en) 1996-08-29 2003-05-06 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US7060323B2 (en) 1996-08-29 2006-06-13 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film

Similar Documents

Publication Publication Date Title
US4885262A (en) Chemical modification of spin-on glass for improved performance in IC fabrication
US6828258B2 (en) Method of forming an insulating film having SI-C, SI-O and SI-H bonds to cover wiringlines of a semiconductor device
EP0560617A2 (en) Method of manufacturing insulating film on semiconductor device and apparatus for carrying out the same
KR100746679B1 (ko) 성막 방법, 반도체 장치의 제조 방법 및 반도체 장치
JP3103241B2 (ja) 半導体装置の製造方法
JP3256708B2 (ja) 半導体装置の製造方法
JPH07183292A (ja) 半導体装置の製造方法
JP3319014B2 (ja) 成膜方法、成膜装置、及び半導体装置の製造方法
JPH0729901A (ja) 半導体装置の製造方法
JPH06283519A (ja) 半導体装置の製造方法
JP3054289B2 (ja) 半導体装置の製造方法
JPH0669197A (ja) 半導体装置の製造方法
JPH07288253A (ja) 絶縁膜の平坦化方法
JPH07193129A (ja) 半導体装置の製造方法
JPH06349817A (ja) 半導体装置の製造方法
JPH06283516A (ja) 半導体装置の製造方法
JP3133857B2 (ja) 半導体装置の製造方法
JP3258427B2 (ja) 半導体装置の製造方法
JPH0758100A (ja) 半導体装置の製造方法
JP3369622B2 (ja) 半導体装置の製造方法
JPH06283507A (ja) 半導体装置の製造方法
JP2001035843A (ja) 層間絶縁膜の形成方法
JP3519477B2 (ja) 半導体装置の製造方法
JPH06140390A (ja) 半導体装置の製造装置
JPH06283523A (ja) 半導体装置の製造方法