JPH07193129A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07193129A JPH07193129A JP33296193A JP33296193A JPH07193129A JP H07193129 A JPH07193129 A JP H07193129A JP 33296193 A JP33296193 A JP 33296193A JP 33296193 A JP33296193 A JP 33296193A JP H07193129 A JPH07193129 A JP H07193129A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- cvd
- teos
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の絶縁膜として埋め込み性が良好
であるとともにボイドを有しない優れた膜質のものを形
成する。 【構成】 シリコン基板11の表面にBPSG膜12を形成し、
その上にその上にアルミ配線13を形成し、さらにプラズ
マ-TEOS CVD 膜14を形成した後、タンタル酸化膜、チタ
ン酸化膜などの金属酸化膜より成る中間絶縁膜15を形成
し、次にTEOS, TMOSなどの有機ケイ素化合物を原料ガス
とする化学気相成長、例えば常圧オゾン−TEOS CVDによ
り絶縁膜16を形成する。このように金属酸化膜より成る
中間絶縁膜を形成することにより埋め込み性が良く、ボ
イドが無く、良好な膜質の絶縁膜を形成できる。
であるとともにボイドを有しない優れた膜質のものを形
成する。 【構成】 シリコン基板11の表面にBPSG膜12を形成し、
その上にその上にアルミ配線13を形成し、さらにプラズ
マ-TEOS CVD 膜14を形成した後、タンタル酸化膜、チタ
ン酸化膜などの金属酸化膜より成る中間絶縁膜15を形成
し、次にTEOS, TMOSなどの有機ケイ素化合物を原料ガス
とする化学気相成長、例えば常圧オゾン−TEOS CVDによ
り絶縁膜16を形成する。このように金属酸化膜より成る
中間絶縁膜を形成することにより埋め込み性が良く、ボ
イドが無く、良好な膜質の絶縁膜を形成できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法、
特に半導体基体と第１層金属配線との間の１次絶縁膜、
金属配線間の層間絶縁膜およびパッシベーション膜とし
て作用する最終絶縁膜や電界効果トランジスタのゲート
のサイドウォールとして使用することができる絶縁膜を
化学気相成長により形成する方法に関するものである。
特に半導体基体と第１層金属配線との間の１次絶縁膜、
金属配線間の層間絶縁膜およびパッシベーション膜とし
て作用する最終絶縁膜や電界効果トランジスタのゲート
のサイドウォールとして使用することができる絶縁膜を
化学気相成長により形成する方法に関するものである。
【０００２】
【従来の技術】近年、VLSIデバイスの高集積化、高密度
化が急速に進み、半導体加工技術はサブミクロン加工が
必須のものとなってきている。サブミクロン加工が進む
に伴って半導体基体表面の凹凸はますます激しくなり、
アスペクト比が大きくなり、この凹凸がデバイス製造上
の制約となってきている。このような問題の解決のため
に最も強く望まれているのが、層間絶縁膜の平坦化技術
である。
化が急速に進み、半導体加工技術はサブミクロン加工が
必須のものとなってきている。サブミクロン加工が進む
に伴って半導体基体表面の凹凸はますます激しくなり、
アスペクト比が大きくなり、この凹凸がデバイス製造上
の制約となってきている。このような問題の解決のため
に最も強く望まれているのが、層間絶縁膜の平坦化技術
である。
【０００３】サブミクロンデバイス用の層間絶縁膜に要
求される特性としては、サブミクロンオーダーのスペー
スを形成することおよび高アスペクト比を持つパターン
に対する優れたステップカバレージを実現することなど
がある。このような要求を満たす層間絶縁膜の形成方法
として有機シランおよび無機シランを原料ガスに用いる
化学気相成長法(CVD法) が知られている。また、CVD 法
としてはプラズマCVD法, 常圧CVD 法、減圧CVD 法、加
圧CVD 法、光励起CVD 法などが従来より提案されてい
る。
求される特性としては、サブミクロンオーダーのスペー
スを形成することおよび高アスペクト比を持つパターン
に対する優れたステップカバレージを実現することなど
がある。このような要求を満たす層間絶縁膜の形成方法
として有機シランおよび無機シランを原料ガスに用いる
化学気相成長法(CVD法) が知られている。また、CVD 法
としてはプラズマCVD法, 常圧CVD 法、減圧CVD 法、加
圧CVD 法、光励起CVD 法などが従来より提案されてい
る。
【０００４】これらの内、有機シランを原料ガスとし、
これにオゾンガスを加えて常圧CVD法で形成した絶縁
膜、すなわち常圧オゾン−有機シランCVD シリコン酸化
膜は、その平坦性が特に優れていることから最も期待さ
れている方法の一つである。このようなオゾン−有機シ
ランの混合ガスを用いる常圧CVD 法は、例えば特開昭61
-77695号公報や「電気化学」56, No.7(1988), 527 〜53
2 頁などに記載されている。有機シランとしてはTEOS(t
etraethoxyorthosilicate), TMOS(tetramethoxyorthosi
licate),OMCTS(octamethylcyclotetrasiloxane), HMDS
(hexamethyldisiloxane), TMCTS(tetramethylcyclotetr
asiloxane), SOB(trimethylsilyl borate),DADBS(diace
toxydi-tertiary-butoxysilane), SOP(trimethylsilyl
phosphate)などが知られている。
これにオゾンガスを加えて常圧CVD法で形成した絶縁
膜、すなわち常圧オゾン−有機シランCVD シリコン酸化
膜は、その平坦性が特に優れていることから最も期待さ
れている方法の一つである。このようなオゾン−有機シ
ランの混合ガスを用いる常圧CVD 法は、例えば特開昭61
-77695号公報や「電気化学」56, No.7(1988), 527 〜53
2 頁などに記載されている。有機シランとしてはTEOS(t
etraethoxyorthosilicate), TMOS(tetramethoxyorthosi
licate),OMCTS(octamethylcyclotetrasiloxane), HMDS
(hexamethyldisiloxane), TMCTS(tetramethylcyclotetr
asiloxane), SOB(trimethylsilyl borate),DADBS(diace
toxydi-tertiary-butoxysilane), SOP(trimethylsilyl
phosphate)などが知られている。
【０００５】また、最終保護膜として用いられる絶縁膜
においても、VLSIデバイスの高集積化、高密度化に伴
い、その平坦性と、素子の信頼性に影響を与える膜質の
向上が強く要求されている。これは主に素子外部からの
水分等の侵入を防ぐためである。
においても、VLSIデバイスの高集積化、高密度化に伴
い、その平坦性と、素子の信頼性に影響を与える膜質の
向上が強く要求されている。これは主に素子外部からの
水分等の侵入を防ぐためである。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
有機シランを原料ガスとするCVD 法による絶縁膜の形成
方法においては、成膜速度の下地依存性により、下地材
質によっては段差間( 配線間) の埋め込み性が悪くなる
とともに膜中にボイドが発生するという欠点がある。特
に素子構造が微細化されるに伴ってアスペクト比の大き
な段差が形成されるようになるので、このようなボイド
が発生される可能性が大きくなっている。このように有
機シラン−CVD 膜が大きな下地依存性を有することは、
例えば平成３年に発行された「電気学会論文Ａ」, 111
巻７号の652 〜658 頁に記載されている。このように埋
め込み性が悪化したりボイドが形成されると、配線間の
リーク電流が増加したりして素子特性に悪影響を及ぼす
ことになる。
有機シランを原料ガスとするCVD 法による絶縁膜の形成
方法においては、成膜速度の下地依存性により、下地材
質によっては段差間( 配線間) の埋め込み性が悪くなる
とともに膜中にボイドが発生するという欠点がある。特
に素子構造が微細化されるに伴ってアスペクト比の大き
な段差が形成されるようになるので、このようなボイド
が発生される可能性が大きくなっている。このように有
機シラン−CVD 膜が大きな下地依存性を有することは、
例えば平成３年に発行された「電気学会論文Ａ」, 111
巻７号の652 〜658 頁に記載されている。このように埋
め込み性が悪化したりボイドが形成されると、配線間の
リーク電流が増加したりして素子特性に悪影響を及ぼす
ことになる。
【０００７】さらに、従来の有機シランを用いたCVD 膜
は、膜中に水分等を含む多量の炭素化合物（未反応物）
が混入しているため、膜質が悪く、耐吸湿性が悪いとと
もにクラックが発生する欠点がある。耐吸湿性を補うた
めに厚膜とすると膜中に一層クラックが発生し易くな
り、素子の信頼性を損なう欠点がある。
は、膜中に水分等を含む多量の炭素化合物（未反応物）
が混入しているため、膜質が悪く、耐吸湿性が悪いとと
もにクラックが発生する欠点がある。耐吸湿性を補うた
めに厚膜とすると膜中に一層クラックが発生し易くな
り、素子の信頼性を損なう欠点がある。
【０００８】上述した従来の絶縁膜の形成方法の欠点を
軽減するために、下地表面のプラズマ酸化膜をN2, NH3
等のガスを用いてプラズマ処理し、その後で有機シラン
による常圧CVD 膜を形成することが提案されているが、
プラズマによるダメージが残り、素子特性が劣化する欠
点がある。
軽減するために、下地表面のプラズマ酸化膜をN2, NH3
等のガスを用いてプラズマ処理し、その後で有機シラン
による常圧CVD 膜を形成することが提案されているが、
プラズマによるダメージが残り、素子特性が劣化する欠
点がある。
【０００９】本発明の目的は上述した従来の絶縁膜形成
方法の欠点を解消し、プラズマダメージを与えることな
く、段差間の埋め込み性および膜中のボイドの解消にお
いて優れており、特にサブミクロンデバイスの絶縁膜と
して使用するのに有効であるとともに優れた膜質を有す
る絶縁膜の形成方法を提供しようとするものである。
方法の欠点を解消し、プラズマダメージを与えることな
く、段差間の埋め込み性および膜中のボイドの解消にお
いて優れており、特にサブミクロンデバイスの絶縁膜と
して使用するのに有効であるとともに優れた膜質を有す
る絶縁膜の形成方法を提供しようとするものである。
【００１０】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、化学気相成長によって半導体装置の絶縁
膜を形成するに当たり、下地絶縁膜の上に100 オングス
トローム以下の中間絶縁膜を形成した後、有機シラン化
合物を原料として用いる化学気相成長によって前記中間
絶縁膜の上に有機シラン−CVD 絶縁膜を形成することを
特徴とするものである。本発明においては、下地絶縁膜
の上に中間絶縁膜を形成し、さらにその上に有機シラン
−CVD 絶縁膜を形成するが、この中間絶縁膜はその上に
形成される有機シラン−CVD 絶縁膜に成膜に対する下地
依存性を緩和する作用を有し、したがって段差間の埋め
込み性に優れているとともに膜中にボイドの発生のない
優れた膜質の絶縁膜を得ることができる。また、従来の
ようにプラズマダメージがなく、素子特性を改善するこ
とができる。本発明において、化学気相成長の原料ガス
である有機シランとしては種々のものを用いることがで
きるが、例えば上述したTEOS, TMOS, OMCTS, HMDS, SO
B, DADBS またはSOP とすることができるが、後述する
ように他のシラン化合物を原料とすることもできる。さ
らに、本発明による半導体装置の製造方法において上述
した中間絶縁膜としては、Ta2O5, Ti2O3, NbO, ZrO, Hf
O などのSi以外の金属酸化膜を用いることができる。ま
た、この中間絶縁膜の膜厚は薄くするのが好適であり、
特に100 オングストローム以下とするのが好適である。
また、下地絶縁膜としては種々の絶縁膜があるが、特に
プラズマTEOS-CVD絶縁膜とするのが好適である。
の製造方法は、化学気相成長によって半導体装置の絶縁
膜を形成するに当たり、下地絶縁膜の上に100 オングス
トローム以下の中間絶縁膜を形成した後、有機シラン化
合物を原料として用いる化学気相成長によって前記中間
絶縁膜の上に有機シラン−CVD 絶縁膜を形成することを
特徴とするものである。本発明においては、下地絶縁膜
の上に中間絶縁膜を形成し、さらにその上に有機シラン
−CVD 絶縁膜を形成するが、この中間絶縁膜はその上に
形成される有機シラン−CVD 絶縁膜に成膜に対する下地
依存性を緩和する作用を有し、したがって段差間の埋め
込み性に優れているとともに膜中にボイドの発生のない
優れた膜質の絶縁膜を得ることができる。また、従来の
ようにプラズマダメージがなく、素子特性を改善するこ
とができる。本発明において、化学気相成長の原料ガス
である有機シランとしては種々のものを用いることがで
きるが、例えば上述したTEOS, TMOS, OMCTS, HMDS, SO
B, DADBS またはSOP とすることができるが、後述する
ように他のシラン化合物を原料とすることもできる。さ
らに、本発明による半導体装置の製造方法において上述
した中間絶縁膜としては、Ta2O5, Ti2O3, NbO, ZrO, Hf
O などのSi以外の金属酸化膜を用いることができる。ま
た、この中間絶縁膜の膜厚は薄くするのが好適であり、
特に100 オングストローム以下とするのが好適である。
また、下地絶縁膜としては種々の絶縁膜があるが、特に
プラズマTEOS-CVD絶縁膜とするのが好適である。
【００１１】上述した本発明による半導体装置の製造方
法において化学気相成長の際の原料となる有機ケイ素化
合物としては以下のようなものを用いることができる。 テトラアルコキシシラン( オルトケイ酸エステル):テト
ラメトキシシラン(TMOS)、テトラエトキシシラン(TEO
S)、テトラｎプロポキシシラン、テトライソプロポキシ
シラン、テトラｎブトキシシラン アルキルアルコキシシラン:メチルトリメトキシシラ
ン、メチルトリエトキシシラン、メチルトリｎプロポキ
シシラン、メチルトリイソプロポキシシラン、エチルト
リメトキシシラン、エチルトリエトキシシラン、エチル
トリｎプロポキシシラン、エチルトリイソプロポキシシ
ラン、ビニルトリメトキシシラン、ビニルトリエトキシ
シラン、フェニルトリメトキシシラン、ジメチルジメト
キシシラン、ジメチルジエトキシシラン、ジエチルジメ
トキシシラン、ジエチルジエトキシシラン、ジエチルジ
ｎプロポキシシラン、ジエチルジイソプロポキシシラ
ン、メチルビニルジメトキシシラン、メチルビニルジエ
トキシシラン、メチルジメトキシシラン、メチルジエト
キシシラン、ジメチルビニルメトキシシラン、ジメチル
ビニルエトキシシラン ポリシロキサン:テトラキス（ジメチルシロキシ）シラ
ン シクロシキサン:オクタメチルシクロテトラシロキサン
(OMCTS) 、ペンタメチルシクロテトラシロキサン、テト
ラメチルシクロテトラシロキサン、ヘキサメチルシクロ
トリシロキサン、トリメチルシクロトリシロキサン ジシロキサン:ヘキサメチルジシロキサン(HMDS)、テト
ラメチルジメトキシジシロキサン、ジメチルテトラメト
キシジシロキサン、ヘキサメトキシジシロキサン アルキルシラン:モノメチルシラン、ジメチルシラン、
トリメチルシラン、トリエチルシラン、テトラメチルシ
ラン、テトラエチルシラン、アリルトリメチルシラン、
ヘキサメチルジシラン シリルアミン:ジメチルトリメチルシリルアミン、ジエ
チルトリメチルシリルアミン シラン窒素誘導体:アミノプロピルトリエトキシシラ
ン、トリメチルシリルアジド、トリメチルシリルシアナ
イド シラザン:ヘキサメチルジシラザン、テトラメチルジシ
ラザン、オクタメチルシクロテトラシラザン、ヘキサメ
チルシクロトリシラザン ハロゲン化シランおよび誘導体:トリメチルクロロシラ
ン、トリエチルクロロシラン、トリｎプロピルクロロシ
ラン、メチルジクロロシラン、ジメチルクロロシラン、
クロロメチルジメチルクロロシラン、クロロメチルトリ
メチルシラン、クロロプロピルメチルジクロロシラン、
クロロプロピルトリメトキシシラン、ジメチルジクロロ
シラン、ジエチルジクロロシラン、メチルビニルジクロ
ロシラン、メチルトリクロロシラン、エチルトリクロロ
シラン、ビニルトリクロロシラン、トリフロロプロピル
トリクロロシラン、トリフロロプロピルトリメトキシシ
ラン、トリメチルシリルアイオダイド さらに、有機ケイ素化合物としては、トリス( トリメチ
ルシロキシ) ボラン(SOB) 、トリス( トリメチルシロキ
シ) ホスホリル(SOP) 、ジアセトキシジ-tert-ブトキシ
シラン(DADBS) なども用いることができる。本発明にお
いては、上述した有機ケイ素化合物を単独で用いるかあ
るいは２以上の有機ケイ素化合物を混合して用いること
ができる。混合して用いる場合の混合割合は適当に定め
れば良い。
法において化学気相成長の際の原料となる有機ケイ素化
合物としては以下のようなものを用いることができる。 テトラアルコキシシラン( オルトケイ酸エステル):テト
ラメトキシシラン(TMOS)、テトラエトキシシラン(TEO
S)、テトラｎプロポキシシラン、テトライソプロポキシ
シラン、テトラｎブトキシシラン アルキルアルコキシシラン:メチルトリメトキシシラ
ン、メチルトリエトキシシラン、メチルトリｎプロポキ
シシラン、メチルトリイソプロポキシシラン、エチルト
リメトキシシラン、エチルトリエトキシシラン、エチル
トリｎプロポキシシラン、エチルトリイソプロポキシシ
ラン、ビニルトリメトキシシラン、ビニルトリエトキシ
シラン、フェニルトリメトキシシラン、ジメチルジメト
キシシラン、ジメチルジエトキシシラン、ジエチルジメ
トキシシラン、ジエチルジエトキシシラン、ジエチルジ
ｎプロポキシシラン、ジエチルジイソプロポキシシラ
ン、メチルビニルジメトキシシラン、メチルビニルジエ
トキシシラン、メチルジメトキシシラン、メチルジエト
キシシラン、ジメチルビニルメトキシシラン、ジメチル
ビニルエトキシシラン ポリシロキサン:テトラキス（ジメチルシロキシ）シラ
ン シクロシキサン:オクタメチルシクロテトラシロキサン
(OMCTS) 、ペンタメチルシクロテトラシロキサン、テト
ラメチルシクロテトラシロキサン、ヘキサメチルシクロ
トリシロキサン、トリメチルシクロトリシロキサン ジシロキサン:ヘキサメチルジシロキサン(HMDS)、テト
ラメチルジメトキシジシロキサン、ジメチルテトラメト
キシジシロキサン、ヘキサメトキシジシロキサン アルキルシラン:モノメチルシラン、ジメチルシラン、
トリメチルシラン、トリエチルシラン、テトラメチルシ
ラン、テトラエチルシラン、アリルトリメチルシラン、
ヘキサメチルジシラン シリルアミン:ジメチルトリメチルシリルアミン、ジエ
チルトリメチルシリルアミン シラン窒素誘導体:アミノプロピルトリエトキシシラ
ン、トリメチルシリルアジド、トリメチルシリルシアナ
イド シラザン:ヘキサメチルジシラザン、テトラメチルジシ
ラザン、オクタメチルシクロテトラシラザン、ヘキサメ
チルシクロトリシラザン ハロゲン化シランおよび誘導体:トリメチルクロロシラ
ン、トリエチルクロロシラン、トリｎプロピルクロロシ
ラン、メチルジクロロシラン、ジメチルクロロシラン、
クロロメチルジメチルクロロシラン、クロロメチルトリ
メチルシラン、クロロプロピルメチルジクロロシラン、
クロロプロピルトリメトキシシラン、ジメチルジクロロ
シラン、ジエチルジクロロシラン、メチルビニルジクロ
ロシラン、メチルトリクロロシラン、エチルトリクロロ
シラン、ビニルトリクロロシラン、トリフロロプロピル
トリクロロシラン、トリフロロプロピルトリメトキシシ
ラン、トリメチルシリルアイオダイド さらに、有機ケイ素化合物としては、トリス( トリメチ
ルシロキシ) ボラン(SOB) 、トリス( トリメチルシロキ
シ) ホスホリル(SOP) 、ジアセトキシジ-tert-ブトキシ
シラン(DADBS) なども用いることができる。本発明にお
いては、上述した有機ケイ素化合物を単独で用いるかあ
るいは２以上の有機ケイ素化合物を混合して用いること
ができる。混合して用いる場合の混合割合は適当に定め
れば良い。
【００１２】
【作用】このような本発明による半導体装置の製造方法
によれば、有機ケイ素化合物を原料ガスとするCVD 法に
よって絶縁膜を形成する前に、下地絶縁膜の上に金属酸
化膜より成る中間絶縁膜を形成することによって下地依
存性を大幅に緩和することができ、埋め込み性および平
坦性に優れているとともにクラックやボイドのない優れ
た膜質を有する絶縁膜を形成することができるが、この
ように中間絶縁膜を形成することによって段差間への埋
め込み性が良好で膜質の良好な絶縁膜が形成される理由
は明確には解明できていないが、次のように考えること
ができる。すなわち、中間絶縁膜の表面は、金属酸化物
であるため高い表面エネルギを持つので、気相中の成膜
中間体が容易にかつ高い均一性で付着するためであると
想像される。
によれば、有機ケイ素化合物を原料ガスとするCVD 法に
よって絶縁膜を形成する前に、下地絶縁膜の上に金属酸
化膜より成る中間絶縁膜を形成することによって下地依
存性を大幅に緩和することができ、埋め込み性および平
坦性に優れているとともにクラックやボイドのない優れ
た膜質を有する絶縁膜を形成することができるが、この
ように中間絶縁膜を形成することによって段差間への埋
め込み性が良好で膜質の良好な絶縁膜が形成される理由
は明確には解明できていないが、次のように考えること
ができる。すなわち、中間絶縁膜の表面は、金属酸化物
であるため高い表面エネルギを持つので、気相中の成膜
中間体が容易にかつ高い均一性で付着するためであると
想像される。
【００１３】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１は以下に説明する本発明による半導体
装置の製造方法の実施例において有機シラン−CVD 膜を
形成する装置の一例の構成を示すものである。反応チャ
ンバ１の内部にはヒータ２を設け、サセプタ３によって
支持されたシリコンウエファ４を加熱するようにする。
さらに、反応チャンバ１の外部にはオゾン発生装置５
と、恒温槽６を設け、この恒温槽の内部にはガスバブラ
ー７を配置する。オゾン発生装置５には酸素ガスを供給
し、オゾンを生成するようにする。このオゾン発生装置
５のオゾン生成率は4.0%である。恒温槽６内に配置した
ガスバブラー７には窒素ガスを供給し、ガスバブラー内
に収容した有機シラン、本例ではTEOSのガスを発生させ
る。このTEOSガスはオゾン発生装置５で発生させたオゾ
ンと一緒に窒素ガスをキャリアガスとして反応チャンバ
１に供給する。反応チャンバ１内にはディスパージョン
ヘッド８を配置し、オゾンとTEOSガスとの混合ガスを層
流としてシリコンウエファ４の表面に当ててシリコンウ
エファの表面全面に亘って均一な成膜が行われるように
する。さらに、このためにヒータ２およびサセプタ３と
ともにシリコンウエファ４をその平面内で揺動させて成
膜の均一性を確保するようにしている。
て説明する。図１は以下に説明する本発明による半導体
装置の製造方法の実施例において有機シラン−CVD 膜を
形成する装置の一例の構成を示すものである。反応チャ
ンバ１の内部にはヒータ２を設け、サセプタ３によって
支持されたシリコンウエファ４を加熱するようにする。
さらに、反応チャンバ１の外部にはオゾン発生装置５
と、恒温槽６を設け、この恒温槽の内部にはガスバブラ
ー７を配置する。オゾン発生装置５には酸素ガスを供給
し、オゾンを生成するようにする。このオゾン発生装置
５のオゾン生成率は4.0%である。恒温槽６内に配置した
ガスバブラー７には窒素ガスを供給し、ガスバブラー内
に収容した有機シラン、本例ではTEOSのガスを発生させ
る。このTEOSガスはオゾン発生装置５で発生させたオゾ
ンと一緒に窒素ガスをキャリアガスとして反応チャンバ
１に供給する。反応チャンバ１内にはディスパージョン
ヘッド８を配置し、オゾンとTEOSガスとの混合ガスを層
流としてシリコンウエファ４の表面に当ててシリコンウ
エファの表面全面に亘って均一な成膜が行われるように
する。さらに、このためにヒータ２およびサセプタ３と
ともにシリコンウエファ４をその平面内で揺動させて成
膜の均一性を確保するようにしている。
【００１４】（実施例１）図２に示すようにシリコン基
板11の上に膜厚が6000ÅのBPSG膜12を形成し、さらにそ
の上に高さ１μm のアルミ配線13をライン巾0.5 μm 、
スペース巾0.5 μm で形成し、このBPSG膜およびアルミ
配線の上にプラズマ−TEOS CVD NSG膜14を3000Åの厚さ
に形成した。このプラズマ−TEOS CVD NSG膜14の成膜条
件としては、成膜温度を35０℃、成膜圧力を2.2Torr と
し、TEOSを1.8ml/分の割合で供給し、酸素ガスを4.0ml/
分の割合で供給し、RFパワーとしては400KHz, 500Wと1
3.56MHz, 500Wの合計１KWを使用し、成膜時間を20秒と
した。このプラズマ−TEOS CVDNSG膜14の膜厚はアルミ
配線13の上で3000Åであるが、その側壁には1000Å程度
しか形成されていない。
板11の上に膜厚が6000ÅのBPSG膜12を形成し、さらにそ
の上に高さ１μm のアルミ配線13をライン巾0.5 μm 、
スペース巾0.5 μm で形成し、このBPSG膜およびアルミ
配線の上にプラズマ−TEOS CVD NSG膜14を3000Åの厚さ
に形成した。このプラズマ−TEOS CVD NSG膜14の成膜条
件としては、成膜温度を35０℃、成膜圧力を2.2Torr と
し、TEOSを1.8ml/分の割合で供給し、酸素ガスを4.0ml/
分の割合で供給し、RFパワーとしては400KHz, 500Wと1
3.56MHz, 500Wの合計１KWを使用し、成膜時間を20秒と
した。このプラズマ−TEOS CVDNSG膜14の膜厚はアルミ
配線13の上で3000Åであるが、その側壁には1000Å程度
しか形成されていない。
【００１５】次に、酸素雰囲気中において、タンタルエ
チラートを300 ℃で熱分解してプラズマ−TEOS CVD NSG
膜14の表面に20オングストロームの膜厚のタンタル酸化
膜15を均一に形成した。次に、シリコンウエファを図１
に示す反応チャンバ内に搬入し、以下の成膜条件でオゾ
ン−TEOS CVD NSG膜16を10000 Åの膜厚に形成した。な
お、この明細書では、ガス流量は０℃、１気圧の標準状
態での流量を示すものである。
チラートを300 ℃で熱分解してプラズマ−TEOS CVD NSG
膜14の表面に20オングストロームの膜厚のタンタル酸化
膜15を均一に形成した。次に、シリコンウエファを図１
に示す反応チャンバ内に搬入し、以下の成膜条件でオゾ
ン−TEOS CVD NSG膜16を10000 Åの膜厚に形成した。な
お、この明細書では、ガス流量は０℃、１気圧の標準状
態での流量を示すものである。
【表１】 成膜温度 400 ℃ 成膜圧力 大気圧 成膜時間 545 秒 ガスバブラへの窒素ガス流量 1.5 l/min 恒温槽温度 65 ℃ オゾン発生装置への酸素流量 7.5 l/min オゾン濃度 5 重量% キャリアN2ガス流量 18 l/min このようにして形成したオゾン−TEOS CVD NSG膜16はア
ルミ配線13間の狭いスペースを埋め、良好なステップカ
バレージを有しているとともに平坦性も優れており、ボ
イドも形成されていない良好の膜質を有するものであっ
た。
ルミ配線13間の狭いスペースを埋め、良好なステップカ
バレージを有しているとともに平坦性も優れており、ボ
イドも形成されていない良好の膜質を有するものであっ
た。
【００１６】本発明は上述した実施例にのみ限定される
ものではなく、幾多の変更や変形が可能である。例え
ば、上述した実施例では中間絶縁膜としてタンタルエチ
ラートの熱分解によってタンタル酸化膜を形成したが、
チタン、ニオブ、ジルコニウム、ハフニウムなどの他の
金属エチラートを用いてこれらの金属の酸化膜を形成す
ることもできる。また、有機シラン−CVD 絶縁膜として
常圧オゾン-TEOS CVD-SiO2膜を形成したが、他の有機シ
ラン−CVD-SiO2膜を形成することもできる。すなわち、
原料ガスとしてはTEOSだけでなく、上述したTMOS、OMCT
S 、HMDS、TMCTS、SOB 、DADBS などを用いることもで
きる。
ものではなく、幾多の変更や変形が可能である。例え
ば、上述した実施例では中間絶縁膜としてタンタルエチ
ラートの熱分解によってタンタル酸化膜を形成したが、
チタン、ニオブ、ジルコニウム、ハフニウムなどの他の
金属エチラートを用いてこれらの金属の酸化膜を形成す
ることもできる。また、有機シラン−CVD 絶縁膜として
常圧オゾン-TEOS CVD-SiO2膜を形成したが、他の有機シ
ラン−CVD-SiO2膜を形成することもできる。すなわち、
原料ガスとしてはTEOSだけでなく、上述したTMOS、OMCT
S 、HMDS、TMCTS、SOB 、DADBS などを用いることもで
きる。
【図１】図１は本発明による半導体装置の製造方法にお
いて有機シラン−CVD-SiO2膜を形成するのに使用される
気相成長装置の一例を示す線図である。
いて有機シラン−CVD-SiO2膜を形成するのに使用される
気相成長装置の一例を示す線図である。
【図２】図２は本発明の方法によって製造した半導体装
置の構造を示す断面図である。
置の構造を示す断面図である。
11 シリコン基板 12 BPSG膜 13 アルミ配線 14 プラズマ−TEOS CVD NSG膜 15 タンタル酸化膜 16 オゾン−TEOS CVD NSG膜
フロントページの続き (72)発明者 佐藤 伸良 千葉県千葉市中央区川崎町１番地 川崎製 鉄株式会社技術研究本部内 (72)発明者 太田 与洋 千葉県千葉市中央区川崎町１番地 川崎製 鉄株式会社技術研究本部内
Claims (1)
- 【請求項１】 化学気相成長によって半導体装置の絶縁
膜を形成するに当たり、下地絶縁膜の上に100 オングス
トローム以下の薄い絶縁膜を形成した後、有機シラン化
合物を原料として用いる化学気相成長によって絶縁膜を
形成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33296193A JPH07193129A (ja) | 1993-12-27 | 1993-12-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33296193A JPH07193129A (ja) | 1993-12-27 | 1993-12-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07193129A true JPH07193129A (ja) | 1995-07-28 |
Family
ID=18260754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33296193A Pending JPH07193129A (ja) | 1993-12-27 | 1993-12-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07193129A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011524087A (ja) * | 2008-06-03 | 2011-08-25 | エア プロダクツ アンド ケミカルズ インコーポレイテッド | ケイ素含有フィルムの低温堆積 |
| US8298628B2 (en) | 2008-06-02 | 2012-10-30 | Air Products And Chemicals, Inc. | Low temperature deposition of silicon-containing films |
| US8471267B2 (en) | 2009-09-03 | 2013-06-25 | Panasonic Corporation | Semiconductor device and method for producing same |
-
1993
- 1993-12-27 JP JP33296193A patent/JPH07193129A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8298628B2 (en) | 2008-06-02 | 2012-10-30 | Air Products And Chemicals, Inc. | Low temperature deposition of silicon-containing films |
| US8906455B2 (en) | 2008-06-02 | 2014-12-09 | Air Products And Chemicals, Inc. | Low temperature deposition of silicon-containing films |
| JP2011524087A (ja) * | 2008-06-03 | 2011-08-25 | エア プロダクツ アンド ケミカルズ インコーポレイテッド | ケイ素含有フィルムの低温堆積 |
| US8471267B2 (en) | 2009-09-03 | 2013-06-25 | Panasonic Corporation | Semiconductor device and method for producing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2983476B2 (ja) | 成膜方法及び半導体装置の製造方法 | |
| US8728958B2 (en) | Gap fill integration | |
| JP3463416B2 (ja) | 絶縁膜の製造方法および半導体装置 | |
| CN101419914A (zh) | 用于在沟槽内形成电介质层的方法 | |
| US11631735B2 (en) | Semiconductor device with flowable layer | |
| JP4032044B2 (ja) | 成膜方法、半導体装置の製造方法及び半導体装置 | |
| KR100339820B1 (ko) | 성막방법 및 반도체장치의 제조방법 | |
| JP3256708B2 (ja) | 半導体装置の製造方法 | |
| JPH07193129A (ja) | 半導体装置の製造方法 | |
| US6432839B2 (en) | Film forming method and manufacturing method of semiconductor device | |
| JPH06283519A (ja) | 半導体装置の製造方法 | |
| JP3054289B2 (ja) | 半導体装置の製造方法 | |
| JPH0669197A (ja) | 半導体装置の製造方法 | |
| JPH07288253A (ja) | 絶縁膜の平坦化方法 | |
| JP3017627B2 (ja) | 薄膜形成方法 | |
| JP3133857B2 (ja) | 半導体装置の製造方法 | |
| JPH0758100A (ja) | 半導体装置の製造方法 | |
| JPH0729901A (ja) | 半導体装置の製造方法 | |
| JP3258427B2 (ja) | 半導体装置の製造方法 | |
| JP3369622B2 (ja) | 半導体装置の製造方法 | |
| JPH07183292A (ja) | 半導体装置の製造方法 | |
| JP3070894B2 (ja) | 薄膜形成方法 | |
| JPH06283516A (ja) | 半導体装置の製造方法 | |
| JP2856307B2 (ja) | 薄膜形成方法 | |
| JPH09293716A (ja) | フッ素含有絶縁膜の形成方法 |