JPH07183532A - 薄膜半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 薄膜トランジスタに対する水素化効率を改善
する。 【構成】 薄膜半導体装置を製造する際、先ず最初にガ
ラス基板１の水素化処理を行ない予め欠陥準位を低減化
する。水素化処理を施されたガラス基板１に対して多結
晶シリコンからなる半導体薄膜２を成膜する。この半導
体薄膜２を素子領域として薄膜トランジスタ３を集積形
成する。水素化処理では、例えばガラス基板１の表面に
水素含有膜２１及び水素遮閉膜２２を順に堆積し加熱処
理を行なう。これによりガラス基板１の欠陥準位が低減
化できる。従って後工程で半導体薄膜２に水素化処理を
行なう際ガラス基板１により消費される量が少なくなり
効率改善が達成できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜半導体装置の製造方
法に関する。より詳しくは、水素化処理による薄膜トラ
ンジスタの特性改善技術に関する。

【０００２】

【従来の技術】図５を参照して、従来の水素化処理方法
を簡潔に説明する。図示する様に、ガラス基板１０１の
表面には多結晶シリコンからなる半導体薄膜１０２が所
定の形状にパタニングされており素子領域を形成する。
半導体薄膜１０２には不純物が高濃度に拡散されたソー
ス領域Ｓとドレイン領域Ｄとが形成されており両者の間
にチャネル領域Ｃｈが設けられる。チャネル領域Ｃｈの
上方にはゲート酸化膜１０３及びゲート窒化膜１０４を
介してゲート電極Ｇが形成されており、薄膜トランジス
タ（ＴＦＴ）を構成する。このＴＦＴは第１層間絶縁膜
１０５により被覆されている。この第１層間絶縁膜１０
５に設けられた第１コンタクトホールを介して配線電極
１０６がソース領域Ｓに電気接続されている。第１層間
絶縁膜１０５の上にはさらに第２層間絶縁膜１０７が成
膜される。この第２層間絶縁膜１０７の上にはＩＴＯ等
の透明導電膜からなる画素電極１０８がパタニング形成
されており、第２コンタクトホールを介してＴＦＴのド
レイン領域Ｄに電気接続されている。第２層間絶縁膜１
０７の表面にはオーバーパッシベーション膜としてＰ−
ＳｉＮ膜１０９がパタニング形成される。Ｐ−ＳｉＮ膜
１０９は比較的ポーラスな構造を有するとともに相当量
の水素原子を含有しており水素供給源である。ＴＦＴを
形成した後Ｐ−ＳｉＮ膜１０９を成膜しフォーミングア
ニールを行なう事により、水素原子Ｈが拡散し第２層間
絶縁膜１０７、第１層間絶縁膜１０５、ゲート酸化膜１
０３等を通過して多結晶シリコンからなる半導体薄膜１
０２中に導入できる。水素化処理によって導入された水
素原子Ｈは多結晶シリコンの結晶粒界に拡散しダングリ
ングボンドと結合する為、トラップ密度は小さくなり障
壁ポテンシャルが低くなる。この為多結晶シリコンＴＦ
Ｔ内でのキャリア移動度が高くなりオン電流を増加でき
る。又トラップ準位が減少する事によりリーク電流を抑
制できる。さらには、導入された水素原子の一部は半導
体薄膜とゲート酸化膜の境界にある界面準位とも結合す
るので、トランジスタの閾値電圧を低くできる。

【０００３】

【発明が解決しようとする課題】ところで薄膜半導体装
置の製造に利用されるガラス基板１０１には、含有不純
物や製造過程におけるストレス等で様々な格子欠陥が存
在しており、多くは不対電子を持つ。この為通常のガラ
ス基板は多くの欠陥準位を含んでいる。上述した水素化
処理方法により多結晶シリコンに水素を拡散した場合、
一旦半導体薄膜内に導入された水素原子が離脱し、ある
割合でガラス基板の欠陥準位と結合してしまう。この為
従来のプロセスでは水素化効率が悪くなりウェハ内で水
素分布の偏りが生じ、特性の悪い薄膜トランジスタが形
成されてしまう。これにより薄膜トランジスタのリーク
電流欠陥等が多発するという課題があった。図５に示し
た薄膜半導体装置は画素電極１０８を備えており、アク
ティブマトリクス型液晶表示パネルの駆動基板に用いら
れる。この場合薄膜トランジスタにリーク電流不良が多
発すると所謂画素の輝点欠陥が顕著になり解決すべき課
題となっていた。

【０００４】

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明は薄膜半導体装置の製造過程において
水素化処理の効率を改善する事を目的とする。かかる目
的を達成する為に以下の手段を講じた。即ち本発明によ
れば、薄膜半導体装置は以下の工程に従って製造され
る。先ず最初にガラス基板の水素化処理を行ない予め欠
陥準位を低減化する水素化工程を行なう。次に該ガラス
基板に半導体薄膜を成膜する成膜工程を行なう。最後に
該半導体薄膜を素子領域として薄膜トランジスタを集積
形成するトランジスタ工程を行なう。このトランジスタ
工程には定法に従って、半導体薄膜に対する水素化処理
が含まれる。なお前記成膜工程により成膜される半導体
薄膜は例えば多結晶シリコンからなる。

【０００５】具体的な水素化工程として以下の４方法が
挙げられる。第１の方法によれば、ガラス基板の表面に
水素含有膜及び水素遮閉膜を順に堆積し加熱して水素化
処理を行なう。第２の方法では、水素を含有する加圧ガ
ス雰囲気にガラス基板を放置して水素化処理を行なう。
第３の方法によれば、水素を含有する加圧ガス雰囲気下
でガラス基板を加熱処理し水素化処理を行なう。第４の
方法では、水素プラズマ中にガラス基板を暴露して水素
化処理を行なう。

【０００６】

【作用】本発明においては、多結晶シリコンの成膜工程
及びトランジスタ工程に入る前に、前処理段階でガラス
基板の水素化工程を行なう。ガラス基板の表面及び内部
に水素を導入して欠陥準位を低減化する。一般にガラス
基板の主要成分の一つであるシリコン原子Ｓｉは不完全
な結合を含んでおり不対電子が存在する。外部から水素
原子を導入して不完全な結合を終端化し、欠陥準位の低
減化を図る。この後定法に従い半導体薄膜の成膜工程及
び該半導体薄膜を素子領域とするトランジスタ工程を行
なう。トランジスタ工程では半導体薄膜に対する水素化
処理が定法に従い行なわれる。この際ガラス基板は前処
理により欠陥準位が低減化されているので、半導体薄膜
に導入された水素原子はガラス基板側に吸収される確率
が小さくなる。従って従来に比し半導体薄膜に対する水
素化効率が改善できる。

【０００７】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１の（Ａ）は、本発明にかかる方法
により製造された薄膜半導体装置の完成品状態を示す模
式的な部分断面図である。又（Ｂ）は本発明の主要工程
であるガラス基板の水素化処理の一例を示す模式図であ
る。先ず最初に（Ａ）に示す様に、先ず最初にガラス基
板１の水素化処理を行ない予め欠陥準位を低減化する。
次に水素化処理を施されたガラス基板１の表面に例えば
多結晶シリコンからなる半導体薄膜２を成膜する。さら
にこの半導体薄膜２を素子領域として薄膜トランジスタ
（ＴＦＴ）３を集積形成する。

【０００８】ＴＦＴ３の素子領域となる半導体薄膜２に
は不純物が高濃度に拡散されたソース領域Ｓとドレイン
領域Ｄとが形成されており両者の間にチャネル領域Ｃｈ
が設けられる。チャネル領域Ｃｈの上方にはゲート酸化
膜４及びゲート窒化膜５の２層構造からなるゲート絶縁
膜を介してゲート電極６が形成されており、薄膜トラン
ジスタを構成する。ＴＦＴ３はＰＳＧ等からなる第１層
間絶縁膜７により被覆されている。この第１層間絶縁膜
７に設けられた第１コンタクトホールを介して配線電極
８がソース領域Ｓに電気接続されている。第１層間絶縁
膜７の上にはさらにＰＳＧ等からなる第２層間絶縁膜９
が成膜される。ＰＳＧは所定の吸湿性を有しており水素
供給源として好適である。この第２層間絶縁膜９の上に
はＩＴＯ等の透明導電膜からなる画素電極１０がパタニ
ング形成されており、第２コンタクトホールを介してＴ
ＦＴ３のドレイン領域Ｄに電気接続されている。第２層
間絶縁膜９の表面にはＰ−ＳｉＮ等からなるキャップ膜
１１が、ＴＦＴ３と整合してパタニングされている。こ
のキャップ膜１１は水素を透過させない。トランジスタ
工程において所定のフォーミングアニールを行なうと、
キャップ膜１１によって上方拡散が遮断された状態で、
第１層間絶縁膜７及び第２層間絶縁膜９に含有された水
素が多結晶シリコンからなる半導体薄膜２に導入され所
定の水素化が行なわれる。この際、半導体薄膜２の下方
に位置するガラス基板１は予め水素化処理を施されてい
る為欠陥準位が低減化している。従って半導体薄膜２に
導入された水素原子はガラス基板１側に吸収される確率
が低く、薄膜トランジスタ３に対する水素化処理効率が
従来に比し改善している。

【０００９】（Ｂ）はガラス基板１の水素化処理方法の
一例を表わしている。この例ではガラス基板１の表面に
水素含有膜２１及び水素遮閉膜２２を順に堆積し加熱す
る事によりガラス基板１の水素化を行なっている。本例
では特にガラス基板１の裏面側にも同様に水素含有膜２
１及び水素遮閉膜２２を設け、水素化効率を高めてい
る。なおガラス基板の水素化が終わった段階では、少な
くとも後工程で薄膜トランジスタが形成される表面側か
ら水素含有膜２１及び水素遮閉膜２２を除去しておく事
が好ましい。水素含有膜２１としては、例えば燐をドー
ピングしたシリコンガラス（ＰＳＧ）、このＰＳＧにさ
らにボロンをドーピングしたシリコンガラス（ＢＰＳ
Ｇ）、ノンドープのシリコンガラス（ＮＳＧ）等を常圧
ＣＶＤで堆積している。又水素遮閉膜２２としては、例
えばプラズマＣＶＤにより窒化シリコン膜（Ｐ−Ｓｉ
Ｎ）を１００nm以上の膜厚で堆積している。この様に水
素含有膜２１及び水素遮閉膜２２を積層した状態で例え
ば３００〜４００℃、１時間以上の熱処理を行なう事に
より、水素含有膜２１に含まれた水素原子がガラス基板
１に導入される。

【００１０】ガラス基板の水素化処理方法は上記の例に
限られるものではない。例えば第２の手法として、水素
を含有する加圧ガス雰囲気にガラス基板を放置する工程
が挙げられる。例えば１気圧以上で水素ガスを１％以上
含んだ雰囲気下にガラス基板を１時間以上放置する。第
３の方法としては、水素を含有する加圧ガス雰囲気下で
ガラス基板を加熱処理する工程が挙げられる。例えば、
初期圧力が１気圧で水素を１％以上含んだ雰囲気下にお
いて、ガラス基板を１００〜５００℃で１時間以上加熱
する。この方法は後工程で半導体薄膜を成膜する際用い
られるＣＶＤ装置を利用できるので、工程間での連続性
に優れており有力である。第４の方法としては水素プラ
ズマ中に１時間以上ガラス基板を暴露する。これにより
水素原子が効率的にガラス基板の表面及び内部に導入さ
れる。

【００１１】次に図２及び図３を参照して本発明にかか
る薄膜半導体装置製造方法の具体例を詳細に説明する。
先ず最初に図３に示した工程Ａでガラス基板５１を用意
する。このガラス基板５１の水素化処理を行ない予め欠
陥準位を低減化しておく。水素化処理の具体的な方法
は、前述した４通りのうちから１つを適宜選択すれば良
い。本例では第３の方法を採用した。即ちＣＶＤ装置に
ガラス基板５１を投入し、水素を含有する加圧ガス雰囲
気下で加熱処理を行なった。次に工程Ｂで、引き続きＣ
ＶＤ装置によりガラス基板５１の表面に多結晶シリコン
からなる半導体薄膜５２を成膜した。さらに所定の形状
にパタニングして素子領域とした。パタニングされた半
導体薄膜５２の上にゲート絶縁膜５３を形成する。この
ゲート絶縁膜５３はシリコン酸化膜及びシリコン窒化膜
の２層構造からなる。ゲート絶縁膜５３の上にゲート電
極５４をパタニング形成する。ゲート電極５４は例えば
低抵抗化された多結晶シリコンからなる。ゲート電極５
４をマスクとして例えばイオンインプランテーション等
により不純物イオンを半導体薄膜５２に注入しソース及
びドレインとなる不純物領域を形成する。これにより薄
膜トランジスタ５５が得られる。次に工程Ｃで薄膜トラ
ンジスタ５５を第１層間絶縁膜５６で被覆する。第１層
間絶縁膜５６は例えばＰＳＧ等からなり、ＣＶＤ法によ
りガラス基板５１の全面に堆積される。ＰＳＧは吸湿性
を有しており好適な水素供給源となる。さらに工程Ｄで
第１層間絶縁膜５６を選択的にエッチングし薄膜トラン
ジスタ５５のソース領域Ｓに連通するコンタクトホール
５７を開口する。

【００１２】次に図３の工程Ｅに移り、第１層間絶縁膜
５６の上に全面的にアルミニウム等の金属膜を堆積す
る。この金属膜を所定の形状にパタニングし薄膜トラン
ジスタ５５のソース領域Ｓに導通する配線電極５９を形
成する。次に工程Ｆで、配線電極５９を被覆する様に第
２層間絶縁膜６２を成膜する。この第２層間絶縁膜６２
は例えばＰＳＧをＣＶＤ法等により堆積して得る。従っ
てこの第２層間絶縁膜６２も好適な水素供給源となる。
次に工程Ｇで第２層間絶縁膜６２の上にプラズマ窒化膜
（Ｐ−ＳｉＮ）等からなるキャップ膜６３を重ねて成膜
する。このキャップ膜６３を所定の形状にエッチングし
て薄膜トランジスタ５５を選択的に被覆する様にする。
この状態でフォーミングアニールを行なう事により、第
１層間絶縁膜５６及び第２層間絶縁膜６２に含有された
水素原子が薄膜トランジスタ５５に導入されその特性が
改善できる。この際ガラス基板５１は予め欠陥準位が低
減化されているので、薄膜トランジスタ５５に導入され
た水素原子を吸収する割合を極めて低く抑える事が可能
である。最後に工程Ｈで第２層間絶縁膜６２及び第１層
間絶縁膜５６を連続的にエッチングし薄膜トランジスタ
５５のドレイン領域Ｄに連通するコンタクトホールを設
ける。さらにＩＴＯ等からなる透明導電膜を成膜し所定
の形状にパタニングして画素電極６４を形成する。この
画素電極６４はコンタクトホールを介して薄膜トランジ
スタ５５のドレイン領域Ｄに電気接続する。

【００１３】最後に、図４を参照して、本発明に従って
製造された薄膜半導体装置を用いて組み立てられたアク
ティブマトリクス液晶表示パネルの一例を説明する。図
示する様に、本液晶表示パネルは一対のガラス基板７
１，７２を互いに対向配置させ、その間隙に液晶層７３
を封入した構成となっている。一方のガラス基板７１は
本発明に従って水素化処理を施されたものであり欠陥準
位が低減化されている。このガラス基板７１の上にはマ
トリクス状に配置された信号線７４と走査線７５及びそ
れらの交点に配置されたＴＦＴ７６と画素電極７７が形
成されている。このＴＦＴ７６は前述した様にトランジ
スタ工程中のフォーミングアニールにより水素化処理を
施されたものである。従来に比し水素化効率が改善され
ておりリーク電流不良が少なくなっている。従ってこの
アクティブマトリクス液晶表示パネルでは薄膜トランジ
スタのリーク電流不良に起因する画素輝点欠陥の発生が
抑制されている。ＴＦＴ７６は走査線７５により線順次
選択されるとともに、信号線７４から供給される画像信
号を対応する画素電極７７に書き込む。一方、上側のガ
ラス基板７２の内表面には対向電極７８及びカラーフィ
ルタ膜７９とが形成されている。カラーフィルタ膜７９
は各画素電極７７に対応したＲ（赤）、Ｇ（緑）、Ｂ
（青）のセグメントに分割されている。この様な構成を
有するアクティブマトリクス液晶表示パネルを２枚の偏
光板８０，８１で挟み、白色光を入射させると所望のフ
ルカラー画像表示が得られる。なお本発明はアクティブ
マトリクス液晶表示パネルに組み込まれる薄膜半導体装
置に限られるものではなく、例えばラインセンサ等に用
いられる薄膜半導体装置の製造方法にも適用可能である
事は勿論である。

【００１４】

【発明の効果】以上説明した様に、本発明によれば、予
め成膜工程及びトランジスタ工程に投入する前に、ガラ
ス基板を水素化しトラップ準位又は欠陥準位を低減させ
ておく。この後トランジスタ工程中フォーミングアニー
ルによる多結晶シリコンの水素化効率が改善でき、薄膜
トランジスタの特性が良好となりリーク電流が減少す
る。この為、例えば薄膜半導体装置をアクティブマトリ
クス液晶表示パネルに組み込んだ場合、画素輝点欠陥の
発生が抑制できる。又、トランジスタ工程投入前にガラ
ス基板の水素化処理を行なう為、何ら後工程を考慮する
事なく、水素ガス等を用いてガラス基板の水素化処理を
均一に行なう事ができ、この結果後工程で形成される薄
膜トランジスタの特性分布が良くなるという効果が得ら
れる。

【図面の簡単な説明】

【図１】本発明にかかる薄膜半導体装置製造方法の原理
説明図である。

【図２】本発明にかかる薄膜半導体装置製造方法の具体
例を示す工程図である。

【図３】同じく具体例を示す工程図である。

【図４】本発明に従って製造された薄膜半導体装置を組
み込んだアクティブマトリクス液晶表示パネルを示す模
式的な斜視図である。

【図５】従来の薄膜半導体装置製造方法を説明する為の
模式的な断面図である。

【符号の説明】

１ ガラス基板 ２ 半導体薄膜 ３ 薄膜トランジスタ ２１ 水素含有膜 ２２ 水素遮閉膜

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ガラス基板の水素化処理を行ない予め欠
   陥準位を低減化する水素化工程と、 該ガラス基板に半導体薄膜を成膜する成膜工程と、 該半導体薄膜を素子領域として薄膜トランジスタを集積
   形成するトランジスタ工程とからなる薄膜半導体装置の
   製造方法。
2. 【請求項２】 前記成膜工程は、多結晶シリコンからな
   る半導体薄膜を成膜する工程である請求項１記載の薄膜
   半導体装置の製造方法。
3. 【請求項３】 前記水素化工程は、ガラス基板の表面に
   水素含有膜及び水素遮閉膜を順に堆積し加熱する工程で
   ある請求項１記載の薄膜半導体装置の製造方法。
4. 【請求項４】 前記水素化工程は、水素を含有する加圧
   ガス雰囲気にガラス基板を放置する工程である請求項１
   記載の薄膜半導体装置の製造方法。
5. 【請求項５】 前記水素化工程は、水素を含有する加圧
   ガス雰囲気下でガラス基板を加熱処理する工程である請
   求項１記載の薄膜半導体装置の製造方法。
6. 【請求項６】 前記水素化工程は、水素プラズマ中にガ
   ラス基板を暴露する工程である請求項１記載の薄膜半導
   体装置の製造方法。
7. 【請求項７】 ガラス基板に水素を拡散導入して欠陥準
   位の低減化を図るガラス基板の水素化処理方法。