JPH07183810A - アナログ信号処理回路 - Google Patents
アナログ信号処理回路Info
- Publication number
- JPH07183810A JPH07183810A JP5326790A JP32679093A JPH07183810A JP H07183810 A JPH07183810 A JP H07183810A JP 5326790 A JP5326790 A JP 5326790A JP 32679093 A JP32679093 A JP 32679093A JP H07183810 A JPH07183810 A JP H07183810A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- analog
- voltage level
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
- Measurement Of Current Or Voltage (AREA)
- Picture Signal Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 アンプとクランプ回路に直流電圧レベルが極
端に低いあるいは高い信号が入力されても、信号の直流
電圧レベルが歪んだ状態が発生しないアナログ信号処理
回路を提供する。 【構成】 ビデオ信号をアナログ・デジタル変換回路の
入力信号レベルに対応させるためのアンプ４およびクラ
ンプ回路５と、これらの回路の前段に直流電圧レベル変
動に追従するアンプ４のバイアス値設定回路３を備え
る。
端に低いあるいは高い信号が入力されても、信号の直流
電圧レベルが歪んだ状態が発生しないアナログ信号処理
回路を提供する。 【構成】 ビデオ信号をアナログ・デジタル変換回路の
入力信号レベルに対応させるためのアンプ４およびクラ
ンプ回路５と、これらの回路の前段に直流電圧レベル変
動に追従するアンプ４のバイアス値設定回路３を備え
る。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ信号、特にビ
デオ映像信号をアナログ・デジタル変換する信号処理回
路に関する。
デオ映像信号をアナログ・デジタル変換する信号処理回
路に関する。
【０００２】
【従来の技術】ビデオ映像信号のアナログ・デジタル変
換を行う場合、変換回路に入力する前に入力振幅電圧レ
ベルを合わせるためのアンプと直流電圧レベルを合わせ
るためのクランプ回路を用いて信号処理を行う。
換を行う場合、変換回路に入力する前に入力振幅電圧レ
ベルを合わせるためのアンプと直流電圧レベルを合わせ
るためのクランプ回路を用いて信号処理を行う。
【０００３】しかし、アンプとクランプ回路に直流電圧
レベルが極端に低いまたは高い信号が入力されると、そ
の回路に用いる電源電圧値により、処理する信号の直流
電圧レベルがアンダーおよびオーバーフローして電圧ク
リップすることがある。
レベルが極端に低いまたは高い信号が入力されると、そ
の回路に用いる電源電圧値により、処理する信号の直流
電圧レベルがアンダーおよびオーバーフローして電圧ク
リップすることがある。
【０００４】その防止策としては、図４に示すように、
直流成分カット用コンデンサＣとバイアス回路を用い、
アナログ信号の一部を高周波遮断フィルタ７に通して得
られた信号からバイアス電圧を作りアナログ・デジタル
変換回路の基準入力電圧値ＶRTを規定する構成があっ
た。この従来技術については、たとえば、特開昭５７−
８７２３７号公報に記載されている。
直流成分カット用コンデンサＣとバイアス回路を用い、
アナログ信号の一部を高周波遮断フィルタ７に通して得
られた信号からバイアス電圧を作りアナログ・デジタル
変換回路の基準入力電圧値ＶRTを規定する構成があっ
た。この従来技術については、たとえば、特開昭５７−
８７２３７号公報に記載されている。
【０００５】
【発明が解決しようとする課題】図３に示したように、
直流成分カット用コンデンサＣとバイアス回路を用い、
かつアナログ信号の一部を高周波遮断フィルタに通して
得られた信号からバイアス電圧を作りアナログ・デジタ
ル変換回路の基準入力電圧値を規定する回路構成では、
ビデオ信号によっては変動量が多い信号が入力される
と、その回路に用いる電源電圧値により、図３（ａ）に
示すように処理する信号の直流電圧レベルが歪んだ状態
になりやすい。
直流成分カット用コンデンサＣとバイアス回路を用い、
かつアナログ信号の一部を高周波遮断フィルタに通して
得られた信号からバイアス電圧を作りアナログ・デジタ
ル変換回路の基準入力電圧値を規定する回路構成では、
ビデオ信号によっては変動量が多い信号が入力される
と、その回路に用いる電源電圧値により、図３（ａ）に
示すように処理する信号の直流電圧レベルが歪んだ状態
になりやすい。
【０００６】また、図４に示す回路構成においては、黒
レベル値の設定が確実で無く、バイアス変動を起こし易
く、精度を上げることかできない状態であった。
レベル値の設定が確実で無く、バイアス変動を起こし易
く、精度を上げることかできない状態であった。
【０００７】そのため本発明では、回路規模が小さく、
かつ映像信号の直流電圧レベルが歪んだり、アンダーお
よびオーバーフローして電圧クリップが発生することを
防止するアナログ信号処理回路を提供することを目的と
する。
かつ映像信号の直流電圧レベルが歪んだり、アンダーお
よびオーバーフローして電圧クリップが発生することを
防止するアナログ信号処理回路を提供することを目的と
する。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明によるビデオ信号処理回路は、ビデオ信号を
アナログ・デジタル変換回路の入力信号レベルに対応さ
せるためのアンプおよびクランプ回路とその回路の前段
に直流電圧レベル変動に追従するアンプのバイアス値設
定回路を備えた構成を設ける。
め、本発明によるビデオ信号処理回路は、ビデオ信号を
アナログ・デジタル変換回路の入力信号レベルに対応さ
せるためのアンプおよびクランプ回路とその回路の前段
に直流電圧レベル変動に追従するアンプのバイアス値設
定回路を備えた構成を設ける。
【０００９】
【作用】上記回路構成の手段により、以下のアナログ信
号を処理してアナログ・デジタル変換回路に入力する信
号が得られる。
号を処理してアナログ・デジタル変換回路に入力する信
号が得られる。
【００１０】アンプ回路とクランプ回路に直流電圧レベ
ルが極端に低かったりまたは高かったりした信号が入力
されても、その回路に用いる電源電圧値により、処理す
る信号の直流電圧レベルがアンダーおよびオーバーフロ
ーして電圧クリップすること、かつビデオ信号によって
は変動量が多い信号が入力されても処理する信号の直流
電圧レベルが歪んだ状態が発生しないように作用する。
ルが極端に低かったりまたは高かったりした信号が入力
されても、その回路に用いる電源電圧値により、処理す
る信号の直流電圧レベルがアンダーおよびオーバーフロ
ーして電圧クリップすること、かつビデオ信号によって
は変動量が多い信号が入力されても処理する信号の直流
電圧レベルが歪んだ状態が発生しないように作用する。
【００１１】
【実施例】以下、本発明を図示の実施例に基づいて詳細
に説明する。
に説明する。
【００１２】図１に本発明の一実施例の回路構成図を示
す。
す。
【００１３】図１において、１は７５Ω終端抵抗、２は
直流成分カット用コンデンサを、３はバイアス値設定回
路、４は増幅回路、５は基準電圧レベルたとえばビデオ
信号のペデスタルレベルを一定電圧値に安定化させるク
ランプ回路、６はアナログ・デジタル変換回路を示す。
また、この回路には、電源電圧Ｖccが供給されている。
直流成分カット用コンデンサを、３はバイアス値設定回
路、４は増幅回路、５は基準電圧レベルたとえばビデオ
信号のペデスタルレベルを一定電圧値に安定化させるク
ランプ回路、６はアナログ・デジタル変換回路を示す。
また、この回路には、電源電圧Ｖccが供給されている。
【００１４】バイアス値設定回路４は、図２に示すよう
にバイアス値設定バッファ用のＮＰＮトランジスタ１１
とＰＮＰトランジスタ１２、トランジスタ電流制御用抵
抗１３，１４、バイアス値を設定する抵抗１５，１６か
ら構成されている。
にバイアス値設定バッファ用のＮＰＮトランジスタ１１
とＰＮＰトランジスタ１２、トランジスタ電流制御用抵
抗１３，１４、バイアス値を設定する抵抗１５，１６か
ら構成されている。
【００１５】図１に示す本発明の一実施例の回路構成を
基に、信号処理の動作概要を図３に示す信号波形を用い
て以下に説明する。
基に、信号処理の動作概要を図３に示す信号波形を用い
て以下に説明する。
【００１６】ビデオ入力信号は、抵抗１で７５Ω終端
後、直流成分カット用コンデンサ２を介して、バイアス
値設定回路３で設定する直流レベルに変換された信号の
状態でアンプ４に入力される。バイアス回路３では、基
準となるバイアス値を設定する抵抗１５，１６からの電
圧値レベルを、トランジスタ１１，１２のエミッタフォ
ロワ回路によって電流制御し、バイアス値をビデオ信号
に与える。
後、直流成分カット用コンデンサ２を介して、バイアス
値設定回路３で設定する直流レベルに変換された信号の
状態でアンプ４に入力される。バイアス回路３では、基
準となるバイアス値を設定する抵抗１５，１６からの電
圧値レベルを、トランジスタ１１，１２のエミッタフォ
ロワ回路によって電流制御し、バイアス値をビデオ信号
に与える。
【００１７】実施例の回路では、電源電圧Ｖccに対し
て、トランジスタ１１ではビデオ入力電圧が（Ｖcc−Ｖ
CE）電圧レベル以下に電圧安定化するためにエミッタ電
流を供給し、トランジスタ１２のエミッタフォロワ回路
で、電圧安定化した電流値が規定され、ビデオ信号に入
力する電流値をトランジスタ１２のエミッタ電流で制御
する。
て、トランジスタ１１ではビデオ入力電圧が（Ｖcc−Ｖ
CE）電圧レベル以下に電圧安定化するためにエミッタ電
流を供給し、トランジスタ１２のエミッタフォロワ回路
で、電圧安定化した電流値が規定され、ビデオ信号に入
力する電流値をトランジスタ１２のエミッタ電流で制御
する。
【００１８】この動作により、図３（ｂ）に示すような
信号波形になる。
信号波形になる。
【００１９】コンデンサ２を介したビデオ信号に与える
バイアス電圧値はトランジスタ１１，１２が各々ＮＰＮ
構成、ＰＮＰ構成であるために、電圧レベルが相殺さ
れ、抵抗１５，１６で規定されたバイアス電圧値を供給
でき、かつ温度変動等にも安定した回路構成となってい
る。
バイアス電圧値はトランジスタ１１，１２が各々ＮＰＮ
構成、ＰＮＰ構成であるために、電圧レベルが相殺さ
れ、抵抗１５，１６で規定されたバイアス電圧値を供給
でき、かつ温度変動等にも安定した回路構成となってい
る。
【００２０】以上の一連の動作により、ビデオ映像信号
の基準電圧レベル（ペデスタルレベル）が変動無く確保
され、処理する信号の直流電圧レベルが歪んだ状態が防
止可能となる。
の基準電圧レベル（ペデスタルレベル）が変動無く確保
され、処理する信号の直流電圧レベルが歪んだ状態が防
止可能となる。
【００２１】本実施例では、ビデオ信号を入力源信号と
したが、アナログの信号源はすべて可能となる。
したが、アナログの信号源はすべて可能となる。
【００２２】
【発明の効果】以上、実施例に基づいて説明したよう
に、本発明により、回路規模が小さく、かつ、映像信号
の直流電圧レベルが歪んだり、アンダーおよびオーバー
フローして電圧クリップが発生することを防止できるこ
とで、確実な映像信号のアナログ・デジタル変換が可能
となる。かつ、基準電圧のバイアス電圧値が温度変動等
の影響を受けにくいため、安定したクランプされた信号
がアナログ・デジタル変換回路に供給可能となる。
に、本発明により、回路規模が小さく、かつ、映像信号
の直流電圧レベルが歪んだり、アンダーおよびオーバー
フローして電圧クリップが発生することを防止できるこ
とで、確実な映像信号のアナログ・デジタル変換が可能
となる。かつ、基準電圧のバイアス電圧値が温度変動等
の影響を受けにくいため、安定したクランプされた信号
がアナログ・デジタル変換回路に供給可能となる。
【図１】本発明の実施例とする回路構成図
【図２】バイアス設定回路の構成を示す回路図である。
【図３】図１の回路図により処理された信号波形を示す
図である。
図である。
【図４】従来の回路の構成例を示す図である。
【図５】図４の回路により処理された信号波形を示す図
である。
である。
１ ７５Ω終端抵抗 ２ 直流成分カット用コンデンサ ３ バイアス値設定回路 ４ 増幅回路 ５ クランプ回路 ６ アナログ・デジタル変換回路 ７ Ｖcc電源電圧 １１ ＮＰＮトランジスタ １２ ＰＮＰトランジスタ １３，１４ 抵抗（エミッタ電流制御用） １５，１６ 抵抗（基準バイアス値設定用）
Claims (1)
- 【請求項１】 ビデオ映像信号等のアナログ信号をアナ
ログ・デジタル変換回路により、デジタル信号に変換す
る回路において、 アナログ信号をアナログ・デジタル変換回路の入力信号
レベルに対応させるためのアンプおよびクランプ回路を
備え、かつその回路の前段にＤＣ電圧レベル変動に追従
するバッファ構成のバイアス値設定回路を備えたことを
特徴とするアナログ信号処理回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5326790A JPH07183810A (ja) | 1993-12-24 | 1993-12-24 | アナログ信号処理回路 |
| US08/356,488 US5463350A (en) | 1993-12-24 | 1994-12-15 | Biasing circuit of an amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5326790A JPH07183810A (ja) | 1993-12-24 | 1993-12-24 | アナログ信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07183810A true JPH07183810A (ja) | 1995-07-21 |
Family
ID=18191742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5326790A Pending JPH07183810A (ja) | 1993-12-24 | 1993-12-24 | アナログ信号処理回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5463350A (ja) |
| JP (1) | JPH07183810A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8432494B2 (en) | 2010-11-29 | 2013-04-30 | Mitsumi Electric Co., Ltd. | Video signal output circuit |
| WO2024051149A1 (zh) * | 2022-09-08 | 2024-03-14 | 山东浪潮科学研究院有限公司 | 一种自适应宽动态模数转换电路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677818B2 (en) * | 2000-08-03 | 2004-01-13 | Broadcom Corporation | Method and circuit for a dual supply amplifier |
| CN101728824A (zh) * | 2008-10-10 | 2010-06-09 | 鸿富锦精密工业（深圳）有限公司 | 浪涌保护电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6139625A (ja) * | 1984-07-28 | 1986-02-25 | Victor Co Of Japan Ltd | アナログ／デイジタル変換装置 |
| JP3113539B2 (ja) * | 1995-03-06 | 2000-12-04 | 日本電信電話株式会社 | 移動通信方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1215582A (en) * | 1967-04-07 | 1970-12-09 | Marconi Co Ltd | Improvements in or relating to transistor amplifiers |
-
1993
- 1993-12-24 JP JP5326790A patent/JPH07183810A/ja active Pending
-
1994
- 1994-12-15 US US08/356,488 patent/US5463350A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6139625A (ja) * | 1984-07-28 | 1986-02-25 | Victor Co Of Japan Ltd | アナログ／デイジタル変換装置 |
| JP3113539B2 (ja) * | 1995-03-06 | 2000-12-04 | 日本電信電話株式会社 | 移動通信方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8432494B2 (en) | 2010-11-29 | 2013-04-30 | Mitsumi Electric Co., Ltd. | Video signal output circuit |
| WO2024051149A1 (zh) * | 2022-09-08 | 2024-03-14 | 山东浪潮科学研究院有限公司 | 一种自适应宽动态模数转换电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5463350A (en) | 1995-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8432494B2 (en) | Video signal output circuit | |
| KR830001875B1 (ko) | 온도 보상 바이어스 회로 | |
| US4249208A (en) | Gamma correction circuit for a video signal and television camera suitable therefor | |
| US5166559A (en) | Servo circuit having variable gain amplifier and temperature compensation characteristics | |
| EP0196695B1 (en) | Picture display device | |
| EP0420128B1 (en) | Detection circuit for amplitude modulated signals | |
| US4502079A (en) | Signal sampling network with reduced offset error | |
| US4513322A (en) | Switching network with suppressed switching transients | |
| EP1076925B1 (en) | Rectifier circuit | |
| GB2107146A (en) | Improvements in or relating to bridge output stages for audio amplifiers | |
| KR920006132B1 (ko) | 다단 신호 전송장치 | |
| GB2129247A (en) | Signal sampling circuit | |
| JPS62117404A (ja) | 可変利得増幅回路 | |
| JPH0564036A (ja) | ガンマオフセツト調整回路 | |
| JPH079482Y2 (ja) | ガンマ補正回路 | |
| KR920005452Y1 (ko) | 영상증폭 회로의 페데스탈 클램핑 회로 | |
| JP2758009B2 (ja) | ピークリミット回路 | |
| KR950007772Y1 (ko) | 블랙노이즈 제거회로 | |
| JPH0786843A (ja) | 増幅回路 | |
| JP3363475B2 (ja) | 映像信号処理回路 | |
| JPH0878958A (ja) | 直線検波回路 | |
| JPS6116612A (ja) | コンパレ−タ回路 | |
| JPS6216063B2 (ja) | ||
| JPH0834547B2 (ja) | 折れ線回路 | |
| JPH05227454A (ja) | 利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970520 |