JPH07184120A - オンスクリーン表示装置 - Google Patents

オンスクリーン表示装置

Info

Publication number
JPH07184120A
JPH07184120A JP5325326A JP32532693A JPH07184120A JP H07184120 A JPH07184120 A JP H07184120A JP 5325326 A JP5325326 A JP 5325326A JP 32532693 A JP32532693 A JP 32532693A JP H07184120 A JPH07184120 A JP H07184120A
Authority
JP
Japan
Prior art keywords
pattern
frame
information
code
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5325326A
Other languages
English (en)
Other versions
JP3530215B2 (ja
Inventor
Kiyoshi Matsumoto
喜代司 松本
Motoaki Asao
元明 浅尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP32532693A priority Critical patent/JP3530215B2/ja
Publication of JPH07184120A publication Critical patent/JPH07184120A/ja
Application granted granted Critical
Publication of JP3530215B2 publication Critical patent/JP3530215B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 画像メモリの容量を増やすことなく、キャラ
クタ情報をその枠情報と共に表現性豊かにオンスクリー
ン表示することが可能なオンスクリーン表示装置。 【構成】 キャラクタ情報に枠情報を付加し、展開表示
が可能なオンスクリーン表示装置で、キャラクタ情報を
固定のグラフィックパターン情報として記憶する第1の
記憶手段5と、枠情報を固定の枠パターン情報として記
憶する第2の記憶手段6と、グラフィックパターンコー
ドを記憶する第3の記憶手段4と、枠指定コードを記憶
する第4の記憶手段4とを備える一方、パターン読み出
し手段1、4、5、6と、パターンを画像情報に変換す
る変換手段7と、枠パターンについての画像情報を保持
する保持手段8と、枠パターンについての画像情報及び
グラフィックパターンについての画像情報とを合成する
合成手段9と、合成画像情報を、画面上の所定位置に表
示制御を行う表示制御手段9とを備える。

Description

【発明の詳細な説明】
【産業上の利用分野】本発明は、テレビ、ビデオ等の画
面上に、キャラクタ情報やグラフィック情報等の表示情
報を展開して表示するオンスクリーン表示装置に関し、
特に、キャラクタ情報に対して枠情報を付加して表示す
ることが可能なオンスクリーン表示装置に関するもので
ある。
【従来の技術】図5は、キャラクタ情報をオンスクリー
ン表示するための基本的な回路構成を示すブロック図で
あって、CPUを除き、オンスクリーンICとしての回
路を構成している。一般に、キャラクタ情報のオンスク
リーン表示を行おうとする場合、キャラクタ・ジェネレ
ータROMとビデオRAMの2種類の画像メモリが使用
される。キャラクタ・ジェネレータROMには、テレ
ビ、ビデオ等の画面に表示させようとするキャラクタ情
報が、キャラクタパターンデータとして記憶されてい
る。また、ビデオRAMには、該キャラクタ・ジェネレ
ータROMに記憶されているキャラクタパターンデータ
についてのアドレスとなるキャラクタコードや、該キャ
ラクタコードに対応した表示色に関する情報(表示すべ
き文字の色や、その背景の色に関するデータ等である)
が記憶されている。CPUでは、ビデオRAMに対し
て、アドレスを指定し(図中、CPUアドレスとして矢
印表示している)、CPUデータを出力して、キャラク
タコードの書き込みと読み出しの制御を行なっている。
また、読み出しアドレス発生器では、最終的な画面のリ
フレッシュに合わせて、ビデオRAMとキャラクタ・ジ
ェネレータROMの両メモリに対して、読み出しアドレ
スを供給している。そして、ビデオRAMに記憶された
キャラクタコードのアドレスを書換える場合には、アド
レス切り換えスイッチによって、アドレスの切り換えが
行われるようになっている。次に、ビデオRAMから読
み出されたキャラクタコードは、キャラクタ・ジェネレ
ータROMに供給され、そこに記憶されているキャラク
タパターンデータが、パターン情報として読み出され
る。これと同時に、キャラクタコードに対応した色情報
が、ビデオRAMから読み出され、該パターン情報と共
に色付け処理回路に供給される。続いて、色付け処理回
路では、取得した前記パターン情報と色情報を元に、所
定のキャラクタパターンに対して色情報を付加する処理
を行い、その処理データを次なる表示制御回路に供給す
る。更に、表示制御回路では、色付のキャラクタ情報を
オンスクリーン表示するための表示制御が行われる。そ
して、キャラクタ情報が、画像情報であるR、G、Bデ
ータとなって、オンスクリーン表示の切り換えを行うス
イッチ信号SWと共に、CRT画面上の所定の位置に対
して出力される。上記の回路構成では、キャラクタパタ
ーンがキャラクタ・ジェネレータROMに記憶されてお
り、キャラクタコードと、これに対応した表示色に関す
るデータがビデオRAMに記憶されている。このため、
比較的高価であるRAMとしては、容量の小さいものを
使用することができる。また、オンスクリーン表示する
キャラクタ情報や、その表示色の変更を行う場合、ビデ
オRAMに対してデータの書き込みを変更するだけでも
って足りるため、CPUとしては、処理速度の比較的低
速のものを使用することができる。従って、上記回路構
成によれば、キャラクタ情報のオンスクリーン表示を、
そこそこ安価に実施することが可能である。しかし、そ
の反面、上記回路構成では、キャラクタ単位で着色処理
が行われるため、表現性の面においては、画素単位での
着色を行うグラフィック表示の場合のように、表現性豊
かなオンスクリーン表示を行うことはできない。図6
は、グラフィック情報をスクリーン表示するための基本
的な回路構成を示すブロック図である。グラフィック情
報をスクリーン表示させようとする場合には、通常、グ
ラフィック情報を画素の集合体として取り扱い、CRT
画面上に個々の画素を展開して表示する制御が行われ
る。そのために、図に示す回路構成では、図5に示すキ
ャラクタ・ジェネレータROMは使用されずに、グラフ
ィックパターン情報をビットマップグラフィックとして
ビデオRAMに記憶するようになっている。また、かか
るビデオRAMには、グラフィックパターン情報に付加
する形で色情報が記憶されている。具体的には、グラフ
ィックを構成する各画素毎に、色情報を付加すべくNビ
ット(但し、Nは任意の整数である)のRAMが設けら
れていて、画素単位で2N 色の着色が可能となってい
る。更に、各画素に対する着色処理については、図5に
示す色付け処理回路は使用されずに、それに代わって色
変換テーブルが使用されるようになっている。即ち、ビ
デオRAMから供給される個々の画素についての色情報
が付加されたグラフィックパターンデータは、該色変換
テーブルを使用して色情報付きの画像データに変換さ
れ、得られた色情報付きの画像データが、次なる表示制
御回路に供給されて該画像データをCRT画面に表示す
るための制御が行われる。そして、CRT画面上におけ
る個々の画素に対応した所定の表示位置に対して、R、
G、Bデータと共に、SWデータが出力される。このよ
うに、上述した回路構成によれば、図5に示した回路構
成のように、キャラクタ単位での着色処理が行われるの
ではなく、画素単位での着色処理が行われるので、極め
て豊かな表現性を実現することが可能となる。しかし、
その反面、ビデオRAMをビットマップグラフィックと
して構成し、各画素毎に色情報を付加するためNビット
のRAMを設けているので、使用するビデオRAMとし
ては、大容量のものが必要となる。そして、かかるビデ
オRAMへのグラフィックデータの書き込みについては
各画素毎に行われるようになっているため、使用するC
PUとしては、高速処理の可能なものが必要となる。従
って、グラフィック情報を表現性豊かにスクリーン表示
しようとする場合には、装置コスト面において、かなり
高価なものになってしまう。これに対し、特願平5−2
69178には、RAM容量を増やすことなく画素単位
での着色を行ない、グラフィック情報を表現性豊かにオ
ンスクリーン表示することを可能としたオンスクリーン
表示装置が提案されている。図7は、グラフィック情報
をオンスクリーン表示するための基本的な回路構成を示
すブロック図であって、上記特願平5−269178に
提案されたオンスクリーン表示装置の基本的な回路構成
となっている。提案された回路構成によれば、グラフィ
ックパターンと各画素に関する色情報がグラフィックパ
ターンROMに記憶されると共に、グラフィックパター
ンコードがビデオRAMに記憶されるようになってい
る。従って、ビデオRAMとしては容量の小さいものを
使用することが可能となり、また、CPUについても、
ビデオRAMに対するグラフィックパターンコードの書
き込みと読み出しの制御を行うだけで済むことから、比
較的処理速度の低いものを使用することが可能となる。
【発明が解決しようとする課題】ところで、オンスクリ
ーン表示しようとするキャラクタ情報の背景に、該キャ
ラクタ情報を取り囲む枠の情報を付加して、枠付のキャ
ラクタ情報をオンスクリーン表示する方法を考えてみる
と、例えば、上述した特願平5−269178に提案さ
れたオンスクリーン表示装置を使用してキャラクタの枠
表示を行おうとした場合、枠に関するデータを含むキャ
ラクタデータを新たに作成して、その作成データをグラ
フィックパターンROM上に記憶しておかなければなら
なくなる。このようにする場合、グラフィックパターン
ROMに記憶する新たなデータとしては、画面に表示さ
せようとする内容の枠が付加されたキャラクタパターン
の数だけ必要となって、グラフィックパターンROMの
容量は相当大きなものにならざるを得なくなってしま
う。本発明は、かかる問題を解決するためになされたも
のであり、画像メモリの容量を増やすことなく、キャラ
クタ情報をその枠情報と共に表現性豊かにオンスクリー
ン表示することが可能なオンスクリーン表示装置を提供
することを目的としている。
【課題を解決するための手段】上記目的を達成するため
に、本請求項1にかかる発明は、キャラクタ情報に枠情
報を付加し、画面上に展開して表示することが可能なオ
ンスクリーン表示装置であって、前記キャラクタ情報
を、画面水平方向及び垂直方向に並ぶ画素の集合体とし
てパターン化し、画素単位で色情報を持つ固定のグラフ
ィックパターン情報として記憶する第1の記憶手段と、
前記枠情報を、画面水平方向及び垂直方向に並ぶ画素の
集合体としてパターン化し、画素単位で色情報を持つ固
定の枠パターン情報として記憶する第2の記憶手段と、
前記第1の記憶手段が記憶したグラフィックパターン情
報の中から所定のグラフィックパターンを読み出すため
の書換え可能なグラフィックパターンコードを記憶する
第3の記憶手段と、前記第2の記憶手段が記憶した枠パ
ターン情報の中から所定の枠パターンを読み出すための
書換え可能な枠指定コードを記憶する第4の記憶手段と
を備える一方、前記第3及び第4の記憶手段に記憶され
た所定の各コードを指定して、指定した該コードに従
い、前記第1及び第2の記憶手段に記憶された所定の各
パターンを読み出すパターン読み出し手段と、前記パタ
ーン読み出し手段が読み出したグラフィックパターン及
び枠パターンの夫々を、画面表示させるための画像情報
に変換する変換手段と、前記変換手段によって得られた
枠パターンについての画像情報を保持する保持手段と、
前記保持手段に保持された枠パターンについての画像情
報と、前記変換手段によって得られたグラフィックパタ
ーンについての画像情報とを合成する合成手段と、前記
合成手段によって得られた画像情報を、画面上の所定位
置に表示させる制御を行う表示制御手段とを備えたこと
を特徴としている。また、本請求項2にかかる発明は、
前記第3及び第4の記憶手段が、キャラクタ情報に枠情
報を付加して画面上に展開表示する場合に、画面の1走
査ライン上において、表示すべき枠の表示の開始とその
枠パターンの内容とを示す枠パターン開始コードと、表
示すべき全てのキャラクタの内容を示すキャラクタコー
ドと、枠の表示の終了とその枠パターンの内容とを示す
枠パターン終了コードとを一体として記憶することを特
徴としている。また、本請求項3にかかる発明は、前記
保持手段が、前記パターン読み出し手段が、前記第4の
記憶手段に対して前記枠パターン開始コードを指定して
から、前記枠パターン終了コードが指定する迄の間、枠
パターンについての画像情報を保持することを特徴とし
ている。また、本請求項4にかかる発明は、前記合成手
段は、前記パターン読み出し手段が、前記第1の記憶手
段から読み出した画面の1走査ライン上に表示すべき全
てのキャラクタパターンに加えて、該パターン読み出し
手段が、前記第2の記憶手段から読み出した枠の表示を
開始する際の枠パターンと、枠の表示を終了する際の枠
パターンと、枠の表示を開始してから枠の表示を終了す
る迄の間に全ての表示すべき該キャラクタパターンに継
続して付加される所定の枠パターンとを合成することを
特徴としている。また、本請求項5にかかる発明は、請
求項1記載のオンスクリーン表示装置であって、更に、
前記第2の記憶手段が複数個の枠パターンテーブルを備
えると共に、前記変換手段が複数個の色変換テーブルを
備える一方、前記第3及び第4の記憶手段が、前記グラ
フィックパターンコード及び枠指定コードと併せて、前
記複数個の枠パターンテーブル及び前記複数個の色変換
テーブルの中の何れかを指定する書換え可能なテーブル
番号を記憶し、前記パターン読み出し手段が、前記第3
及び第4の記憶手段に記憶された所定の各コードを指定
する場合に、使用すべき前記枠パターンテーブル及び色
変換テーブルの番号を併せて指定することを特徴として
いる。
【作用】上記構成によれば、本発明にかかるオンスクリ
ーン表示装置を使用することにより、キャラクタ情報に
付加して枠情報を画面上に展開してオンスクリーン表示
される。かかるオンスクリーン表示を行うにあたって
は、第1〜第4の4つの記憶手段が使用される。第1の
記憶手段では、表示すべきキャラクタ情報が、画面水平
方向及び垂直方向に並ぶ画素の集合体としてパターン化
され、画素単位で色情報を持つ固定のグラフィックパタ
ーン情報として記憶される。また、第2の記憶手段で
は、表示すべき枠情報が、同じく画面水平方向及び垂直
方向に並ぶ画素の集合体としてパターン化され、画素単
位で色情報を持つ固定の枠パターン情報として記憶され
る。また、第3の記憶手段では、第1の記憶手段によっ
て記憶されたグラフィックパターン情報の中から所定の
グラフィックパターンを読み出すための書換え可能なグ
ラフィックパターンコードが記憶される。また、第4の
記憶手段では、第2の記憶手段によって記憶された枠パ
ターン情報の中から所定の枠パターンを読み出すための
書換え可能な枠指定コードが記憶される。一方、パター
ン読み出し手段によって、第3及び第4の記憶手段に記
憶された所定のグラフィックパターンコード及び枠指定
コードが指定される。更に、同パターン読み出し手段に
よって、指定したコードに従い、第1及び第2の記憶手
段に記憶された所定の各パターンが読み出される。そし
て、パターン読み出し手段が読み出したグラフィックパ
ターン及び枠パターンの夫々が、変換手段によって、画
面表示させるための画像情報に変換される。更に、変換
手段によって得られた枠パターンについての画像情報
が、保持手段によって、保持される。続いて、保持手段
に保持された枠パターンについての画像情報と、前記変
換手段によって得られたグラフィックパターンについて
の画像情報とが、合成手段によって合成される。そし
て、合成手段によって得られた画像情報を画面上の所定
位置に表示させるために、表示制御手段によって表示の
制御が行われる。また、前記第3及び第4の記憶手段
は、キャラクタ情報に枠情報を付加して画面上に展開表
示する場合に、画面の1走査ライン上において、表示す
べき枠の表示の開始とその枠パターンの内容とを示す枠
パターン開始コードと、表示すべき全てのキャラクタの
内容を示すキャラクタコードと、枠の表示の終了とその
枠パターンの内容とを示す枠パターン終了コードとを一
体として記憶するようになっている。また、前記保持手
段は、前記パターン読み出し手段が、前記第4の記憶手
段に対して前記枠パターン開始コードを指定してから、
前記枠パターン終了コードが指定する迄の間、枠パター
ンについての画像情報を保持するようになっている。ま
た、前記合成手段は、前記パターン読み出し手段が、前
記第1の記憶手段から読み出した画面の1走査ライン上
に表示すべき全てのキャラクタパターンに加えて、該パ
ターン読み出し手段が、前記第2の記憶手段から読み出
した枠の表示を開始する際の枠パターンと、枠の表示を
終了する際の枠パターンと、枠の表示を開始してから枠
の表示を終了する迄の間に全ての表示すべき該キャラク
タパターンに継続して付加される所定の枠パターンとを
グラフィック情報として合成するようになっている。ま
た、前記第2の記憶手段に複数個の枠パターンテーブル
を備え、前記変換手段に複数個の色変換テーブルを備え
るように構成することも可能である。そして、前記第3
及び第4の記憶手段では、グラフィックパターンコード
及び枠指定コードと併せて、前記複数個の枠パターンテ
ーブル及び前記複数個の色変換テーブルの中の何れかを
指定する書換え可能なテーブル番号が記憶される。ま
た、前記パターン読み出し手段によって、前記第3及び
第4の記憶手段に記憶された所定の各コードを指定する
場合に、使用すべき前記枠パターンテーブル及び色変換
テーブルの番号が併せて指定される。以上の結果、キャ
ラクタ情報に枠情報が付加されて、画素単位のグラフィ
ック情報として、表現力豊かに画面上に展開表示され
る。
【実施例】以下、本発明の一実施例を図面に従って、具
体的に説明する。図1は、本発明にかかるオンスクリー
ン表示装置の基本的な回路構成を示すブロック図であ
る。このオンスクリーン表示装置は、CPU1と、読み
出しアドレス発生器2と、アドレス切り換えスイッチ3
と、ビデオRAM4と、グラフィックパターンROM5
と、枠パターンROM6と、色変換テーブル7と、枠パ
ターン記憶レジスタ8と、表示制御回路9とから構成さ
れている。グラフィックパターンROM5には、テレ
ビ、ビデオ等の画面上に表示させようとするグラフィッ
ク情報が、色情報を持ったグラフィックパターンデータ
として記憶されている。なお、キャラクタ情報について
は、グラフィック情報として取り扱われる。ビデオRA
M4には、グラフィックパターンROM5に記憶されて
いるグラフィックパターンデータを読み出す際のアドレ
スとなるグラフィックパターンコードが記憶されてい
る。また、ビデオRAM4には、該グラフィックパター
ンコードに加えて、そのコードの一部が枠パターン指定
コードとして記憶されている。枠パターンROM6に
は、該枠パターン指定コードによって指定される枠パタ
ーンデータが記憶されている。即ち、かかる枠パターン
指定コードは、枠パターンROM6に供給されて、そこ
に記憶されている枠パターンデータを読み出す際の読み
出しアドレスとなる。次に、図に示す回路構成に従い、
キャラクタ情報に枠情報を付加して、全体的にグラフィ
ック情報としてオンスクリーン表示させるための具体的
な回路動作について説明する。CPU1では、ビデオR
AM4に対し、アドレスを指定して(図中、CPUアド
レスとして矢印表示している)、CPUデータを出力
し、グラフィックパターンコード並びに枠指定コードの
書き込みと読み出しの制御を行なっている。読み出しア
ドレス発生器2では、最終的な画面のリフレッシュに合
わせて、ビデオRAM4と、グラフィックパターンRO
M5並びに枠パターンROM6の各メモリに対して、読
み出しアドレスを供給している。なお、ビデオRAM4
に記憶されたグラフィックパターンコードを書換える場
合には、アドレス切り換えスイッチ3によって、アドレ
スの切り換えが行われるようになっている。ビデオRA
M4からは、読み出しアドレス発生器2の発生するアド
レスに従って、グラフィックパターンコードが読み出さ
れ、グラフィックパターンROM5に供給される。ま
た、これと同時に、枠指定コードが読み出され、枠パタ
ーンROM6に供給される。次に、グラフィックパター
ンROM5からは、ビデオRAM4から供給されたグラ
フィックパターンコードに従い、そこに記憶されている
グラフィックパターンデータ(なお、このデータには、
色情報も含まれている)が読み出される。また、枠パタ
ーンROM6からは、同じくビデオRAM4から供給さ
れた枠指定コードに従い、そこに記憶されている枠パタ
ーンデータが読み出される。続いて、グラフィックパタ
ーンROM5から読み出されたグラフィックパターンデ
ータと、枠パターンROM6から読み出された枠パター
ンデータについては、共に次なる色変換テーブル7に供
給され、そこで色画像データへの変換処理がなされる。
そして、色画像データに変換されたグラフィックパター
ンデータについては、次の表示制御回路9に供給され、
そこでCRT画面にグラフィック情報をオンスクリーン
表示するための制御が行われる。また、同じく色変換テ
ーブル7にて色画像データに変換された枠パターンデー
タについては、一旦、枠パターン記憶レジスタ8に供給
され、そこで所定時間保持された後、表示制御回路9に
供給される。そして、先に供給されたグラフィックパタ
ーンデータとの合成が行われる。なお、ここで、枠パタ
ーン記憶レジスタ8に一旦保持される枠パターンデータ
については、後述する枠パターン終了コード(図2の説
明を参照のこと)が、ビデオRAM4に供給される迄は
有効であるものとして取り扱われるようになっている。
このようにして、CRT画面上の所定の表示位置に対し
て、枠パターンデータとグラフィックパターンデータが
合成された色画像データR、G、Bと共に、SWデータ
(即ち、オンスクリーン表示の切り換えを行うスイッチ
信号に関するデータである)が出力され、枠情報が付加
されたキャラクタ情報が、グラフィック情報としてオン
スクリーン表示される。図2は、図1に示すビデオRA
M4に格納されたグラフィックパターンコードの例と、
これに対応してオンスクリーン表示されるキャラクタ情
報の表示例を示す模式図である。(A)は、通常表示時
におけるキャラクタ情報のオンスクリーン表示例を、
(B)は、枠表示時における同キャラクタ情報のオンス
クリーン表示例を夫々示している。(A)では、水平方
向の文字列「あいうえお」、「かきくけこ」、「さしす
せそ」が、上から順に三段でオンスクリーン表示されて
いる例を示しており、(B)では、(A)に示す三段表
示の同文字列の周囲に枠が表示されている例を示してい
る。なお、ここに示す枠の表示例は、図で示すように、
矩形枠の右側部分と下側部分に陰の表示がなされるよう
になっている。また、(C)は、(A)に示すキャラク
タ情報の表示に対応して、各キャラクタのパターンコー
ドがビデオRAM4に格納された状態を、また、(D)
は、(B)に示す枠付キャラクタ情報の表示に対応し
て、各キャラクタ及び枠パターンのコードをビデオRA
M4に格納した状態を夫々示している。図で示すよう
に、キャラクタパターンコード(なお、先述したよう
に、ここで言うキャラクタパターンコードは、グラフィ
ックパターンコードのことである)並びに枠パターンコ
ードは、8ビット単位でもって構成されている。具体的
には、(C)では、「00000000」が「スペー
ス」を示すパターンコードとなっており、「01000
001」が最初に表示される文字となる「あ」のパター
ンコードとなっており、「01000010」が続く
「い」のパターンコードとなっており、「010000
11」が続く「う」のパターンコードとなっており、
「01000100」が続く「え」のパターンコードと
なっており、「01000101」が続く「お」のパタ
ーンコードとなっており、最後の「00000000」
が「スペース」のパターンコードとなっている。そし
て、ビデオRAM4には、以上の順番でもって、各パタ
ーンコードが格納されている。なお、図示はしないが、
「か」〜「そ」のパターンコードについても、同様に、
夫々に該当するパターンコードがビデオRAM4に順番
で格納されている。また(D)では、「1000000
0」が、左上に表示する左鉤状の枠パターンの表示から
始まり、各文字の上側部分を枠としての水平線表示が継
続するという属性を示す枠パターン開始コードである
「枠オン及び左上枠パターンコード」となっている。続
く「あ」〜「お」の各文字のパターンコードについて
は、上述した(C)の説明におけるのものと同じコード
でもって順番に格納されている。そして、最後の、「1
0000001」は、「お」の文字の表示の後に、その
表示ラインにおける枠表示を停止して、更に、右上に表
示する右鉤状の枠の上側部分を少し欠いた陰表示の枠パ
ターンであることを示す枠パターン終了コードである
「枠オフ及び右上枠パターンコード」となっている。こ
のように、「あ〜お」の文字に対して枠表示を行う場合
には、枠パターン開始コード「10000000」によ
って枠表示が開始され、枠パターン終了コード「100
00001」が来る迄、枠表示の状態が継続されるよう
になっている。なお、図示はしないが、「あ〜お」の文
字列の一段下の文字列「か〜こ」についても、更に一段
下の文字列「さ〜そ」についても、夫々に該当するパタ
ーンコードがビデオRAM4に順番に格納されている。
以上の説明からも明らかなように、使用する枠パターン
コードとしては、枠開始パターンコードと枠終了パター
ンコードの2つのコードのみを使用するだけでもって足
りる。また、個々のキャラクタパターン対しては、枠パ
ターン情報が一切含まれてはいない。即ち、キャラクタ
パターンのみがグラフィックパターンROM5から読み
出され、これが枠パターン記憶レジスタ8から読み出さ
れた枠パターン情報と合成されてオンスクリーン表示さ
れることになる。図3は、図1に示す回路構成でもっ
て、画面1ライン分につき、枠情報並びにキャラクタ情
報をオンスクリーン表示するための制御を示すフローチ
ャートである。先ず、CPUデータによってビデオRA
M4からのキャラクタパターン及び枠パターンコードの
読み出しを行う(S1)。そして、読み出したパターン
コードが枠パターンコードでない場合(S2においてN
oの場合)には、読み出したキャラクタパターンコード
に従ってキャラクタパターンROM(図1ではグラフィ
ックパターンROM5に該当している)からキャラクタ
パターンデータ(グラフィックパターンデータとしてグ
ラフィックパターンROM5に格納されている)を読み
出す(S3)。続いて、キャラクタパターンコードの先
頭ビットを枠フラグとする枠パターンコードの枠フラグ
がセットされているか否かを検出して(S4)、枠フラ
グがセットされている場合(S4においてYesの場
合)には、枠パターン記憶レジスタ8に保持されている
枠パターンデータを読み出して、キャラクタパターンデ
ータと合成する(S5)。また、枠フラグがセットされ
ていない場合(S4においてNoの場合)には、表示制
御回路9によるオンスクリーン表示を実行する(S
6)。そして、画面における1ライン分の表示の終了を
確認した場合(S7においてYesの場合)には、1ラ
イン分の表示制御を終了する。また、1ライン分の表示
か終了していない場合(S7においてNoの場合)に
は、ステップS1の処理に戻る。一方、読み出したパタ
ーンコードが枠パターンコードである場合(S2におい
てYesの場合)には、読み出した枠パターンコードに
従って枠パターンROM6から枠パターンデータ(グラ
フィックパターンデータとして枠パターンROM6に格
納されている)を読み出す(S8)。そして、現在、枠
のオンスクリーン表示がオフ状態である場合(S9にお
いてYesの場合)には、枠フラグをセットし(S1
0)、枠パターン記憶レジスタ8に読み出した枠パター
ンデータを記憶する(S11)して、ステップS6の処
理に移行する。また、現在、枠のオンスクリーン表示が
オフ状態でなくオン状態である場合(S9においてN
o、S12おいてYesの場合)には、枠フラグをリセ
ットして(S13)、ステップS6の処理に移行する。
図4は、本発明にかかるオンスクリーン表示装置の他の
回路構成の例を示すブロック図である。図1に示す回路
構成と比較すれば明らかなように、この回路構成におい
ては、複数個の色変換テーブル7(ここでは、No.1
〜No.4の4つを使用している)を設けており、更
に、枠パターンROM6には複数個の枠パターンテーブ
ル(ここでは、No.1〜No.4の4つを使用してい
る)を設けている。また、ビデオRAM4には、画面に
表示すべきグラフィックパターンコードと枠指定コー
ド、並びに、使用する色変換テーブルの番号と枠パター
ンテーブルの番号が記憶されている。そして、CPUデ
ータで、使用する色変換テーブルの番号を指定して、ビ
デオRAM4から出力される色変換テーブル選択信号に
より、使用する色変換テーブル(No.1〜No.4の
いずれか)を選択するようになっている。同じく、CP
Uデータで、使用する枠パターンテーブルの番号を指定
して、ビデオRAM4から出力される枠パターンテーブ
ル選択信号により、使用する枠パターンテーブル(N
o.1〜No.4のいずれか)を選択するようになって
いる。なお、色変換テーブルの数と枠パターンテーブル
の数については、同数にする必要は全くない。このよう
な回路構成をとることにより、所定のグラフィックパタ
ーンと枠パターンに対して、CRT画面上にて、複数の
異なる色でもってカラフルに表現することが可能とな
る。また、枠パターンテーブルを複数個設けたことによ
り、同一のキャラクタ情報に対して、その背景部分に異
なる枠情報を付加して表示することが可能となるため、
その表現性を一段と高め、効果的な表現を実現すること
が可能となる。更に、枠パターンテーブルと色変換テー
ブルを対応させるものとすれば、枠パターンテーブル番
号を指定することによって、色変換テーブルが自動的に
選択されるようにすることもまた可能となる。
【発明の効果】以上の本発明によれば、従来のキャラク
タオンスクリーン表示方法では実現できなかった、キャ
ラクタ情報の背景に、該キャラクタ情報を取り囲む枠の
情報を付加した、枠付のキャラクタ情報をオンスクリー
ン表示することが可能となる。また、かかる内容のオン
スクリーン表示を行うにあたっては、従来のように枠に
関するデータを含むキャラクタデータを新たに作成し
て、その作成データをグラフィックパターンROM上に
記憶しておく必要がなく、キャラクタパターンと枠パタ
ーンだけを第1及び第2の記憶手段に記憶するだけで済
むため、使用する記憶手段のメモリ容量を最小限に抑え
ることが可能となる。更に、使用する第3及び第4の記
憶手段についても、キャラクタパターンコードと枠指定
コードを記憶するだけで済むため、一般的に高価なメモ
リであると言えるRAMを大量に使用する必要はなくな
る。従って、枠付のキャラクタ情報をオンスクリーン表
示するオンスクリーン表示装置としては、安価に実現す
ることが可能となる。また、オンスクリーン表示におけ
る表現性の面においても、グラフィック表示方式を採用
しており、キャラクタ情報と枠情報が画素単位で着色さ
れるようになっているので、豊かな表現性が実現され、
更に、複数個の枠パターンテーブルを持つことによっ
て、同じキャラクタ情報に対し、その背景に異なる枠情
報を付加して表示することも可能となり、表現性を一段
と高めた効果的なオンスクリーン表示を実現することが
可能となる。
【図面の簡単な説明】
【図1】本発明にかかるオンスクリーン表示装置の基本
的な回路構成を示すブロック図である。
【図2】図1に示すビデオRAM4に格納されたグラフ
ィックパターンコードの例と、これに対応してオンスク
リーン表示されるキャラクタ情報の表示例を示す模式図
である。
【図3】図1に示す回路構成でもって、画面1ライン分
につき、枠情報並びにキャラクタ情報をオンスクリーン
表示するための制御を示すフローチャートである。
【図4】本発明にかかるオンスクリーン表示装置の他の
回路構成の例を示すブロック図である。
【図5】キャラクタ情報をオンスクリーン表示するため
の基本的な回路構成を示すブロック図である。
【図6】グラフィック情報をスクリーン表示するための
基本的な回路構成を示すブロック図である。
【図7】グラフィック情報をオンスクリーン表示するた
めの基本的な回路構成を示すブロック図である。
【符号の説明】
1 CPU 2 読み出しアドレス発生器 3 アドレス切り換えスイッチ 4 ビデオRAM 5 グラフィックパターンROM 6 枠パターンROM 7 色変換テーブル 8 枠パターン記憶レジスタ 9 表示制御回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 キャラクタ情報に枠情報を付加し、画面
    上に展開して表示することが可能なオンスクリーン表示
    装置であって、 前記キャラクタ情報を、画面水平方向及び垂直方向に並
    ぶ画素の集合体としてパターン化し、画素単位で色情報
    を持つ固定のグラフィックパターン情報として記憶する
    第1の記憶手段と、 前記枠情報を、画面水平方向及び垂直方向に並ぶ画素の
    集合体としてパターン化し、画素単位で色情報を持つ固
    定の枠パターン情報として記憶する第2の記憶手段と、 前記第1の記憶手段が記憶したグラフィックパターン情
    報の中から所定のグラフィックパターンを読み出すため
    の書換え可能なグラフィックパターンコードを記憶する
    第3の記憶手段と、 前記第2の記憶手段が記憶した枠パターン情報の中から
    所定の枠パターンを読み出すための書換え可能な枠指定
    コードを記憶する第4の記憶手段とを備える一方、 前記第3及び第4の記憶手段に記憶された所定の各コー
    ドを指定して、指定した該コードに従い、前記第1及び
    第2の記憶手段に記憶された所定の各パターンを読み出
    すパターン読み出し手段と、 前記パターン読み出し手段が読み出したグラフィックパ
    ターン及び枠パターンの夫々を、画面表示させるための
    画像情報に変換する変換手段と、 前記変換手段によって得られた枠パターンについての画
    像情報を保持する保持手段と、 前記保持手段に保持された枠パターンについての画像情
    報と、前記変換手段によって得られたグラフィックパタ
    ーンについての画像情報とを合成する合成手段と、 前記合成手段によって得られた画像情報を、画面上の所
    定位置に表示させる制御を行う表示制御手段と、 を備えたことを特徴とするオンスクリーン表示装置。
  2. 【請求項2】 前記第3及び第4の記憶手段は、キャラ
    クタ情報に枠情報を付加して画面上に展開表示する場合
    に、画面の1走査ライン上において、表示すべき枠の表
    示の開始とその枠パターンの内容とを示す枠パターン開
    始コードと、表示すべき全てのキャラクタの内容を示す
    キャラクタコードと、枠の表示の終了とその枠パターン
    の内容とを示す枠パターン終了コードとを一体として記
    憶することを特徴とする請求項1記載のオンスクリーン
    表示装置。
  3. 【請求項3】 前記保持手段は、前記パターン読み出し
    手段が、前記第4の記憶手段に対して前記枠パターン開
    始コードを指定してから、前記枠パターン終了コードが
    指定する迄の間、枠パターンについての画像情報を保持
    することを特徴とする請求項2記載のオンスクリーン表
    示装置。
  4. 【請求項4】 前記合成手段は、前記パターン読み出し
    手段が、前記第1の記憶手段から読み出した画面の1走
    査ライン上に表示すべき全てのキャラクタパターンに加
    えて、該パターン読み出し手段が、前記第2の記憶手段
    から読み出した枠の表示を開始する際の枠パターンと、
    枠の表示を終了する際の枠パターンと、枠の表示を開始
    してから枠の表示を終了する迄の間に全ての表示すべき
    該キャラクタパターンに継続して付加される所定の枠パ
    ターンとを合成することを特徴とする請求項3記載のオ
    ンスクリーン表示装置。
  5. 【請求項5】 請求項1記載のオンスクリーン表示装置
    であって、更に、 前記第2の記憶手段が複数個の枠パターンテーブルを備
    えると共に、前記変換手段が複数個の色変換テーブルを
    備える一方、 前記第3及び第4の記憶手段が、前記グラフィックパタ
    ーンコード及び枠指定コードと併せて、前記複数個の枠
    パターンテーブル及び前記複数個の色変換テーブルの中
    の何れかを指定する書換え可能なテーブル番号を記憶
    し、 前記パターン読み出し手段が、前記第3及び第4の記憶
    手段に記憶された所定の各コードを指定する場合に、使
    用すべき前記枠パターンテーブル及び色変換テーブルの
    番号を併せて指定することを特徴とするオンスクリーン
    表示装置。
JP32532693A 1993-12-22 1993-12-22 オンスクリーン表示装置 Expired - Fee Related JP3530215B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32532693A JP3530215B2 (ja) 1993-12-22 1993-12-22 オンスクリーン表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32532693A JP3530215B2 (ja) 1993-12-22 1993-12-22 オンスクリーン表示装置

Publications (2)

Publication Number Publication Date
JPH07184120A true JPH07184120A (ja) 1995-07-21
JP3530215B2 JP3530215B2 (ja) 2004-05-24

Family

ID=18175572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32532693A Expired - Fee Related JP3530215B2 (ja) 1993-12-22 1993-12-22 オンスクリーン表示装置

Country Status (1)

Country Link
JP (1) JP3530215B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000072299A1 (en) * 1999-05-21 2000-11-30 Seiko Epson Corporation Projection display
JP2007129465A (ja) * 2005-11-02 2007-05-24 Olympus Imaging Corp オンスクリーン表示用画像データの合成方法、オンスクリーン表示装置、及びデジタルカメラ
JP2009124752A (ja) * 1996-05-06 2009-06-04 Koninkl Philips Electronics Nv グラフィック画像とビデオ画像とを同時に表示する方法ならびに装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124752A (ja) * 1996-05-06 2009-06-04 Koninkl Philips Electronics Nv グラフィック画像とビデオ画像とを同時に表示する方法ならびに装置
JP2012253787A (ja) * 1996-05-06 2012-12-20 Koninkl Philips Electronics Nv グラフィック画像とビデオ画像とを同時に表示する方法ならびに装置
WO2000072299A1 (en) * 1999-05-21 2000-11-30 Seiko Epson Corporation Projection display
US6540365B1 (en) 1999-05-21 2003-04-01 Seiko Epson Projection type display apparatus
JP2007129465A (ja) * 2005-11-02 2007-05-24 Olympus Imaging Corp オンスクリーン表示用画像データの合成方法、オンスクリーン表示装置、及びデジタルカメラ

Also Published As

Publication number Publication date
JP3530215B2 (ja) 2004-05-24

Similar Documents

Publication Publication Date Title
US5483257A (en) Background picture display apparatus and external storage unit used therefor
US5748174A (en) Video display system including graphic layers with sizable, positionable windows and programmable priority
JP2632845B2 (ja) カラー・パレツト・システム
JPH0327119B2 (ja)
JPS62288984A (ja) ビデオ表示装置
JPH0695273B2 (ja) デイスプレイ制御装置
JPS6360395B2 (ja)
KR100664451B1 (ko) 이미지 처리 장치 및 이미지 처리 방법
JPH04185081A (ja) モザイク画像表示装置
US4763118A (en) Graphic display system for personal computer
JP3530215B2 (ja) オンスクリーン表示装置
KR100236630B1 (ko) 인터넷 셋 탑 박스의 영상신호 출력장치 및 화면 고속 스크롤 방법
JPH03206492A (ja) ウインドウプライアリティエンコーダー
WO1995008168A1 (en) Scroll screen display circuit
JPH07219510A (ja) オンスクリーン表示装置
KR100789602B1 (ko) 온 스크린 디스플레이 제어 방법
JPH07121153A (ja) オンスクリーン表示装置
JP2005326701A (ja) 表示装置
JP3474906B2 (ja) オンスクリーン表示装置
JP2586360B2 (ja) 表示装置
JP3514763B6 (ja) スクロール画面表示回路
JPH09258708A (ja) ディゾルブ表示制御装置
JPH0594167A (ja) 画像表示方法
JPH0497390A (ja) 表示装置
JP3428089B2 (ja) 画像表示処理装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040227

LAPS Cancellation because of no payment of annual fees