JPH0718457U - フォトサイリスタ - Google Patents

Abstract

(57)【要約】 【目的】 感度の高い静電誘導型光サイリスタを提供す
る。 【構成】 ｎ^＋カソード、ｐ^＋アノード、表面型のｐ^＋
ゲート領域、カソードに接してｐ⁻及びアノードに接し
てｎ⁻のチャンネル領域からなる静電誘導型光サイリス
タであって、光が照射される基板主表面にゲートとカソ
ード電極を、反対側表面にアノード電極を設けた構造で
ある。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案はフォトサイリスタに係り、特に高速で高感度な半導体装置に関する。

【０００２】

【従来の技術】

従来のｐ−ｎ−ｐ−ｎ構造のサイリスタは、ベース抵抗が大きく、光に対する 感度が悪く又高速でないという欠点を有している。

【０００３】 図１は、従来の光トリガサイリスタである。ｐ−ｎ−ｐ−ｎの四層構造で、１ はアノード電極、２はカソード電極、３はゲート電極である。１０はサイリスタ に照射される光入力１０である。

【０００４】 光が照射されることによってサイリスタは導通する。ゲート電極３は取り出さ ない場合もある。従来の光トリガサイリスタは、図１に示すようにｐ型ベースの 抵抗が大きい為に、素子全面がターン・オンするのに時間がかかる。そのための 時間により、スイッチングできる周波数は極めて低い周波数になっている。

【０００５】 このような欠点を解決するものとして、ゲート部分の不純物密度に不均一をつ けゲート抵抗を低減する構造が提案されている（特開昭５３−１２４０８６号公 報）。図２は従来の静電誘導型フォトサイリスタの断面図である。１３はＳｉの ｎ型の高抵抗基板である。ボロンの選択拡散によりアノードとなるべきｐ^＋領域 １４とｐゲートの高不純物密度な領域２０を形成する。ｐゲート上に、例えばＳ ｉＣｌ_４とＨ_２ガスによる気相成長法により高抵抗なｎ⁻層を約１０μｍ程度成 長させる。成長時にｐゲートの高不純物領域よりのオートドープにより比較的不 純物密度の低いｐゲート領域２１がエピタキシャル成長と同時に形成される。次 にリンによりカソードの高不純物密度なｎ^＋領域１１を形成する。化学エッチン グによりｐゲート領域の高不純物密度領域の端部を図のように露出させる。高真 空中でＡ１を蒸着し、カソード電極１５、ゲート電極１６、アノード電極１７を 形成する。光入力１０がよく動作層へ照射されるように、カソード電極１５はカ ソード全面にではなくて、周辺部にのみ設けている。

【０００６】 図２に示されるｐゲート領域中の高不純物密度領域は、平行線、格子状ないし は網目状、蜂巣状とすればよい。図２においてはｐゲートの高不純物密度領域２ ０の厚みをｐゲートの低不純物密度領域よりも厚くして、カソードからの電子の 注入は専ら低不純物密度なｐゲート領域２１よりさせている。

【０００７】 アノード領域１４、カソード領域１１の不純物密度は注入効率を増すために、 高い程望ましい。おおよそ１×１０^１８ｃｍ^−３以上とする。ｐ型ゲートの不純 物密度領域の不純物密度は、高い程望ましくおおよそ１×１０^１８ｃｍ^−３とす る。ボロンは共有結合半径がＳｉとは大きく異なり、ｎ⁻の基板に拡散した場合 おおよそ１×１０^１９ｃｍ^−３以上になると格子の不整合により転位が発生する ので、ＩＶ族元素の同時印加により格子歪みの発生をなくして、できるだけ高不 純物密度にする必要がある。

【０００８】 高抵抗なｎ⁻チャンネル領域の不純物密度はおおよそ１×１０^１４ｃｍ^−３以 下とし、厚さは所望の順阻止電圧によって決定する。比抵抗が５００Ωｃｍ位で 厚さが３００μｍのときに、順阻止電圧としておおよそ６００〜７００Ｖのもの を得ることができる。順逆阻止電圧は主に素子表面処理によって決まり、二段ベ ベル構造、二重正ベベル構造及びメサエッチ後の真空ベーキング工程、樹脂の被 覆処理、不活性ガス封入の外囲器により、おおよそ１０ｋＶまでの耐圧を得るこ とができる。

【０００９】 図３乃至図５はｐ型ゲートの高不純物密度領域２０と低不純物密度領域２１ の形状を種々変化した従来の静電誘導フォトサイリスタの例である。

【００１０】 動作について説明する。順阻止状態、逆阻止状態においては通常のサイリスタ と同様である。光入力１０が照射されて、電子、正孔対が生成すると電子は高抵 抗なｎ⁻領域を流れアノードとの間のｎ⁻ｐ^＋接合近傍にたまる。一方正孔はｐ ゲートの高不純物密度領域を正に帯電させ、カソード、ゲート間の電位障壁を下 げて、サイリスタをオン状態へと移行させる。

【００１１】 この時カソードからの電子は専ら拡散電位の小さなｐゲート領域の低不純物密 度な領域２１を通過する。ｐゲートの抵抗は、高不純物密度な領域２０により、 従来の光トリガサイリスタよりも非常に小さくなるので、光感度は非常に高くな る。ｐゲート領域とｎ^＋カソード領域間の高抵抗な領域１２により、カソード・ ゲート電極間の静電容量も減少する。ゲート抵抗とカソード・ゲート間容量の積 である時定数が小さくなるのでスイッチング速度は非常に高速になる。

【００１２】 従来のサイリスタはゲート電極近傍がオンしても、素子全面が完全にオンする までの拡がり時間が大きく、高速化しにくい欠点があるが、従来の静電誘導型フ ォトサイリスタのｐゲートは、高不純物密度な領域を素子全面に配列してゲート 抵抗を下げているので、ターン・オン時の拡がり時間は小さくできる。 しかしながら、高不純物密度な領域によるゲート抵抗の改善では必ずしも充分 ではない。

【００１３】 図６において、３１はｐ型の高不純物密度なアノード領域、３２は高抵抗なｎ⁻ ないしは真性半導体領域、３４は高不純物密度なｐ型ベース領域、３３は３４ よりも不純物密度の低いｐ型ゲート領域、３５はカソード領域の高抵抗なｎ⁻な いしは真性半導体領域、３６は高不純物密度なカソード領域、３８はＳｉＯ_２膜 である。３８、３９、４０はそれぞれカソード、ゲート、アノード電極である。 ゲート電極を表面で金属配線をしていることにより、ゲート抵抗は図２の従来の 静電誘導型フォトサイリスタよりも著しく減少する。

【００１４】 図７の静電誘導フォトサイリスタはｐ型ゲートの高不純物密度領域３４をカソ ードよりも掘り下げて形成したものであって、図６の静電誘導フォトサイリスタ と同様にゲート抵抗を下げると共に、カソード・ゲートの余分な電極間容量を減 少させた構造である。

【００１５】

【考案が解決しようとする課題】

本考案の目的は、叙上の従来の静電誘導型フォトサイリスタの特性を改善し、 光感度が高く、より高速にスイッチングできる静電誘導型フォトサイリスタを提 供することにある。

【００１６】

【課題を解決するための手段】

そのために本考案においては、チャンネルのカソード領域に接する領域をｐ⁻ 領域として光感度を向上させ、更にゲートの不純物密度の高い領域の少なくとも 一部を半導体表面に露出させ、直接金属電極に接続する構造をとる。

【００１７】

【作用】

チャンネルのカソード領域に接する領域をｐ⁻領域として、光が照射される表 面近くに設けているため、光照射されたときに生じる電子・正孔のうち正孔はｐ^＋ ゲート領域に蓄積されるのが速やかに行われるために、光感度が向上する。

【００１８】

【実施例】

図８及び図９は本考案に用いる静電誘導フォトサイリスタの実施例である。 図２乃至図７に示した実施例よりもゲート抵抗とカソード・ゲート電極間の浮遊 容量を減少させるために、ｐ型ゲートの高不純物密度領域に全て金属配線をする 構造を有する。

【００１９】 ｐ型ベースの高不純物密度領域を掘り下げるのには、化学エッチング、プラズ マエッチングないしはＳｉＯ_２膜とＳｉ_３Ｎ_４膜による方法等によりできる。

【００２０】 図１０は図８及び図９の静電誘導フォトサイリスタの上面図である。３８は カソード電極、３９はゲート電極で櫛型の電極配列をさせている。

【００２１】 図１１（ａ）及び（ｂ）は従来のフォトサイリスタのターン・オンの回路の例 である。図１１（ａ）はゲート電極を特に接続しないでフローティングとした場 合で入力１０により、本考案のフォトサイリスタ２０をターン・オンさせる。２ １は負荷、２２はアノード・カソード電源である。光入力１０を切り、アノード 電圧を保持電流よりも低下させるか、転流回路によりターン・オフさせるしかタ ーン・オフさせることができないという欠点がある。

【００２２】 図１１（ｂ）は外部抵抗２３を可変とすることにより、ターン・オン感度を図 １１（ａ）よりも良くした従来例であるが、ターン・オフは容易に行えないこと は（ａ）と同様の欠点を有している。

【００２３】 図１２はターン・オフを図１１（ａ）、（ｂ）のように転流回路や、アノード ・カソード電圧を低下させて保持電流を下げる事等によらず、ゲート電極に逆方 向電圧を加える事によりターン・オフさせる本考案の実施例である。２４はゲー ト・カソード間に加える逆方向電圧の発生回路である。

【００２４】 カソード・ゲート間の耐圧までのできるだけ大きな逆方向電圧を加えることに よって、主電流の遮断能力とターン・オフ時間の為に望ましく、容易に、ターン ・オフ時間を１μｓｅｃ以下とすることができる。

【００２５】 図１２の実施例の他に、ゲートにＣ、Ｒ回路、Ｒ、Ｌ回路を応用したターン・ オフ回路とすることもできる。

【００２６】 図１３はゲートにコンデンサを接続した本考案のフォトサイリスタの実施例を 示す。ゲートに付加されるターン・オフ回路は図１２と同様に実施されるもので ある。フォトサイリスタ３０の各電極にコンデンサ４１、４２、４３を接続する ことにより本考案のフォトサイリスタは光入力１０による光信号を各電極に接続 されたコンデンサに蓄積することができる。このような機能を有する本考案のフ ォトサイリスタは、光情報のランダムアクセスイメージセンサ、記憶機能を有す る各種のイメージセンサに応用できることになる。

【００２７】 図１４（ａ）、（ｂ）は本考案のフォトサイリスタのゲート電極にコンデンサ ４１と抵抗５１を接続した実施例である。ＣＲ時定数を利用することによってフ ォトサイリスタの機能は拡大する。

【００２８】 本考案のフォトサイリスタはｐベースをゲートとしているが反対導電型の素子 にできることはいうまでもない。 本考案のフォトサイリスタは材料はＳｉに限らずＧｅないしはＩＩＩ−Ｖ族の 化合物半導体であるＧａＡｓ、ＩｎＰあるいはそれらの混晶であるＧａ_１−ｘＡ ｌ_ｘＡｓ等でも良いし、ＩＩ−ＶＩ族の化合物半導体であっても良い。

【００２９】

【考案の効果】

本考案の目的とするところは、ゲート抵抗を極力下げて、ゲート・カソード間 に接続される抵抗、容量、インダクタンス及びそれらの組み合わせによりターン ・オン光感度を増大させ、かつターン・オフの応答速度を速くするためのターン ・オフ用の電源を備えたことを特徴として、従来の光トリガサイリスタ、あるい は光トリガ静電誘導フォトサイリスタにはない新規なサイリスタを提供し、工業 上非常に有用なものである。

【図面の簡単な説明】

【図１】従来型光トリガサイリスタの概略断面構造図で
ある。

【図２】ｐ型ベース（ゲート）の高不純物密度領域の形
状を種々変化した本考案に用いる静電誘導フォトサイリ
スタの概略断面図である。

【図３】ｐ型ベース（ゲート）の高不純物密度領域の形
状を種々変化した本考案に用いる静電誘導フォトサイリ
スタの概略断面図である。

【図４】ｐ型ベース（ゲート）の高不純物密度領域の形
状を種々変化した本考案に用いる静電誘導フォトサイリ
スタの概略断面図である。

【図５】ｐ型ベース（ゲート）の高不純物密度領域の形
状を種々変化した本考案に用いる静電誘導フォトサイリ
スタの概略断面図である。

【図６】ｐ型ベース（ゲート）の高不純物密度領域の形
状を種々変化した本考案に用いる静電誘導フォトサイリ
スタの概略断面図である。

【図７】ｐ型ベース（ゲート）の高不純物密度領域の形
状を種々変化した本考案に用いる静電誘導フォトサイリ
スタの概略断面図である。

【図８】本考案に用いる静電誘導フォトサイリスタの概
略断面図である。

【図９】本考案に用いる静電誘導フォトサイリスタの概
略断面図である。

【図１０】本考案に用いる静電誘導フォトサイリスタの
概略断面図である。

【図１１】従来の光トリガサイリスタの動作回路例であ
り、（ａ）はゲート開放の場合、（ｂ）は外部ゲート抵
抗により感度可変型とした例である。

【図１２】ゲートにターン・オフさせるためのゲート電
圧回路を設ける本考案の実施例である。

【図１３】本考案の光トリガサイリスタのゲートにコン
デンサをつけた本考案動作回路実施例である。

【図１４】本考案の光トリガサイリスタの他の動作回路
の実施例である。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 ｎ^＋カソード、ｐ^＋ゲート、ｎ⁻−ｐ⁻
   層よりなる高抵抗チャンネル、ｐ^＋アノードを有し、ｐ
   ^＋ゲート部分の不純物密度に不均一をつけ、該ゲートの
   不純物密度の高いところに光によって発生したキャリア
   のうち少数キャリアを蓄積させ、該ゲートの不純物密度
   の低いところはキャリアが抜け易いようにして、該ゲー
   トの不純物密度の高い所と該ゲートの不純物密度の低い
   所の電位が電気的に互いに結合せしめるように構成した
   ことを特徴とした静電誘導型フォトサイリスタにおい
   て、該ゲートの不純物密度の高い領域の少なくとも一部
   が半導体表面に露出し、かつ金属電極に接続され、ゲー
   トとカソード間に抵抗、コンデンサ、インダクタンスの
   いずれかあるいはそれらの組合わされたインピーダンス
   とターン・オフ用のバイアス電源を接続したことを特徴
   とする静電誘導型フォトサイリスタ。