JPH071884B2 - スタツフ同期方式 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ディジタル通信システムにおいて広汎に用い
られるスタッフ同期方式に関する。

（従来の技術） 周知のように、衛星通信や地上通信における通信システ
ムは急激にディジタル化されつつあるが、スタッフ同期
方式はシステムクロック（動作クロック）が異なる複数
通信系を統合する場合、通信系の動作クロックとは非同
期のクロックタイミングで発生する信号を通信系に取り
込む場合等において適用されるものである。

第４図は従来のスタッフ同期方式を示す。

第４図において、送信側回路は、FIFO（First In First
Out）メモリ１と、位相比較器２と、スタッフ化回路３
と、発振器４と、変調器51とを基本的に備える。

FIFOメモリ１は、信号源から原データと原クロックとを
受けて原データを原クロックによって格納し一時記憶す
る。

発振器４は、原クロックとは非同期な動作クロックを発
生し、それをFIFOメモリ１と位相比較器２とスタッフ化
回路３と変調器51とへ供給する。つまり、FIFOメモリ１
ではこの動作クロックが読み出しクロックとなってい
る。

なお、動作クロックの周波数は、原クロックの周波数よ
りも少し高目の周波数が選定される。

位相比較器２は、原クロックと動作クロックとの位相誤
差を検出し、その位相誤差が２πを超えた時に「スタッ
フ要求」をスタッフ化回路３へ送出する。

スタッフ化回路３は、FIFOメモリ１の内容を読み出して
第５図に示す如きフォーマットの送信データ系列を形成
し、それを変調器51へ送出する。送信データ系列にはス
タッフ語が所定のタイミング位置に周期的に挿入され
る。スタッフ語はスタッフビットとスタッフ指定部とユ
ニークワードとからなる。つまり、スタッフ語から次の
スタッフ語までが１伝送フレームであり、ユニークワー
ドからＮビット目のタイミング位置がスタッフビットの
挿入位置で、スタッフビットの挿入位置とユニークワー
ド間にスタッフ指定部が介在している。スタッフ指定部
にはC₁〜C_MまでのＭビットで構成されるスタッフ指定信
号が挿入される。スタッフ指定信号の構成ビット数は伝
送路で生ずるビット誤りを考慮して定められる。

送信データ系列の形成は次の如くして行われる。即ち、
位相比較器２からスタッフ要求がないとき、つまり位相
誤差が２πを超えない間はFIFOメモリ１からＮビットの
データを読み出しそれを送信データのタイミング位置に
挿入するとともに、スタッフ指定信号のビットパターン
を「データ有り」に設定する。この場合のスタッフビッ
ト挿入位置にはＮビットデータの最終ビットのデータが
挿入される。一方、スタッフ要求が発生すると、つまり
位相誤差が２πを超えると、FIFOメモリ１からはデータ
の重複読み出しを避けるためにＮ−１ビットのデータを
読み出してそれを送信データのタイミング位置に挿入す
るとともに、Ｎビット目のタイミング位置にデータとし
て扱わないスタッフビットを挿入し、同時にスタッフ指
定信号のビットパターンを「データ無し」に設定する。

このような送信データ系列が動作クロックと共に変調器
51に入り、伝送路へ送出されることになる。

一方、受信側回路は、復調器52と、スタッフ語解読回路
13と、カウンタ21と、位相比較器22と、ローパスフィル
タ23、電圧制御発振器24と、カウンタ25とを基本的に備
える。

復調器52は受信データから再生データと再生クロックを
形成し、再データはスタッフ語解読回路13へ供給し、再
生クロックはFIFOメモリ11へ書き込みクロックとして与
えるとともに、カウンタ21とスタッフ語解読回路13へ供
給する。

スタッフ語解読回路13は、再生データからスタッフ指定
信号を抽出し、その内容が「データ有り」であればスタ
ッフビット挿入位置にあるデータビットを含めたＮビッ
トのデータをFIFOメモリ11に格納し、またその内容が
「データ無し」であればスタッフビット挿入位置に挿入
されたスタッフビットを除いたＮ−１ビットのデータを
FIFOメモリに格納する。同時にスタッフビット検出信号
をカウンタ21へ送出する。

カウンタ21は、スタッフビット検出信号の入力がない場
合には再生クロックをＮ分周し、またスタッフビット検
出信号の入力がある場合には再生クロックを（Ｎ＋１）
分周し、それを位相比較器22の一方の入力へ送出する。
また、カウンタ25は電圧制御発振器24の出力を固定分周
比Ｎでもって分周し、それを位相比較器22の他方の入力
へ送出する。位相比較器22で検出された位相誤差はロー
パスフィルタ23で平滑化され、電圧制御発振器24に制御
電圧として印加される。

その結果、電圧制御発振器24は位相制御されて所定の原
クロックを再生出力する。この再生原クロックはFIFOメ
モリ11へ読み出しクロックとして与えられるから、FIFO
メモリ11からは連続的なデータ系列からなる原データが
再生出力されることになる。

（発明が解決しようとする問題点） しかし、従来のスタッフ同期方式にあっては、受信側回
路にクロック平滑用にPLL（位相ロックループ）回路を
設けているので、次の如き種々の問題点がある。

まず、電圧制御発振器では中心周波数や直流部のDCオフ
セット等の面倒な調整作業が必要である。

また、PLL回路を採用する場合、電圧制御発振器、ロー
パスフィルタ、位相比較器等のアナログ回路があり、例
えば大容量のコンデンサが必要であることなどから装置
の小型化が困難である。

さらに、PLL回路は、引き込み時間が大きいという本質
的な問題を抱えている上に、クロックを1/Nに分周して
位相比較するので、Ｎが大きい場合には極めて狭帯化し
電圧制御発振器の内部雑音に起因する位相ジッタが問題
となる。

特に、非同期な通信系を接続する場合には多重の同期化
回路を経由することになるので、位相ジッタが相加され
る。

本発明は、従来のこのような問題点に鑑みなされたもの
で、その目的は全ディジタル化を図ることで小型化を可
能とし、かつ非同期なディジタル通信系の接続において
位相ジッタの問題を生ずることなくディジタル通信網の
構築を可能とするスタッフ同期方式を提供することにあ
る。

（問題点を解決するための手段） 前記目的を達成するために、本発明のスタッフ同期方式
は次の如き構成を有する。

即ち、本発明のスタッフ同期方式は、送信側回路は、信
号源から原データと原クロックを受けて原データを原ク
ロックによって格納し一時記憶する送信FIFOメモリと；
前記原クロックの周波数よりも若干高目の周波数からな
る動作クロックを発生する発振器と；前記原クロックと
前記動作クロックとの位相誤差を検出する位相比較器
と；前記動作クロックによって読み出した前記送信FIFO
メモリの内容でもって所定の送信データ系列を形成する
とともに、その送信データ系列の所定タイミング位置に
スタッフビットとタイミング誤差部とスタッフ指定部を
含むスタッフ語を周期的に挿入することを前記位相比較
器の出力に基づき行うものであって、前記位相誤差が２
πを超えない間は前記送信FIFOメモリからＮビットのデ
ータを読み出してそれを前記スタッフビットの挿入位置
を含むタイミング位置に挿入するとともに、前記スタッ
フ指定部に挿入するスタッフ指定信号を「データ有り」
に設定し、前記位相誤差が２πを超えた場合には前記送
信FIFOメモリからＮ−１ビットのデータを読み出してそ
れを前記スタッフビットの挿入位置を含まないタイミン
グ位置に挿入するとともに、該スタッフビットの挿入位
置にスタッフビットを挿入し、かつ前記スタッフ指定信
号を「データ無し」に設定し、併せて毎回の前記タイミ
ング誤差部には前記位相誤差の内容（位相誤差情報）を
挿入するスタッフ化回路と；前記スタッフ化回路が形成
した送信データ系列と前記動作クロックとを受けて送信
データ系列を伝送路へ送出するための変調処理を行う変
調器と；を備え、かつ、受信側回路は、伝送路から取り
込んだ受信データについて復調処理をし再生データと再
生クロックを形成する復調器と；前記再生クロックを書
き込みクロックとする受信FIFOメモリと；前記再生デー
タから前記スタッフ語を抽出し、前記スタッフ指定信号
の内容が「データ有り」のときはスタッフビット挿入位
置を含むタイミング位置にあるＮビットのデータを受信
FIFOメモリに書き込むこと、前記スタッフ指定信号の内
容が「データ無し」のときはスタッフビット挿入位置を
含まないタイミング位置にあるＮ−１ビットのデータを
受信FIFOメモリに書き込むこと、および前記タイミング
誤差部に挿入されている前記位相誤差情報を出力するこ
とを行うスタッフ語解読回路と；前記スタッフ語解読回
路の前記位相誤差情報出力と前記再生クロックとを受け
て両入力についてディジタル信号処理を施し前記受信FI
FOメモリの読み出しクロックとなる再生原クロックを発
生するディジタル移相回路と；を備えていることを特徴
とするスタッフ同期方式である。

（作 用） 次に、前記の如く構成される本発明のスタッフ同期方式
の作用を説明する。

送信側回路では、送信データ系列に周期的に挿入するス
タッフ語としてスタッフビットとスタッフ指定信号の他
に位相誤差情報を含める。

受信側回路では、スタッフ語解読回路において位相誤差
情報を再生データから取り出し、ディジタル移相回路に
おいてその位相誤差情報を再生クロックに基づき再生原
クロックを発生する。

この再生原クロックは受信FIFOメモリの読み出しクロッ
クとなる。

以上のように、本発明のスタッフ同期方式によれば、送
信側回路では原クロックと動作クロックとの位相誤差情
報をスタッフ語として送信し、受信側回路では受信した
位相誤差情報と再生クロックに基づき受信FIFOメモリの
読み出しクロックである再生原クロックを発生するよう
にしたので、動作クロックの周波数が異なる非同期なデ
ィジタル通信系の接続において同期を簡単かつ容易にと
ることができ、同期化の問題は本発明により根本的に解
決される。受信側回路では従来の如きPLL回路を使用し
ないので、煩雑な調整作業が不要となるばかりか、内部
雑音の発生が小さく位相ジッタは非常に小さくなる。従
って、多重の同期化回路を経由しても従来の如き位相ジ
ッタの相加は小さいものとなる。また、受信側回路はア
ナログ処理部分を含まず全てディジタル処理で行うよう
にしたので、小型化が可能である等種々の優れた効果が
ある。

（実 施 例） 以下、本発明の実施例を図面を参照して説明する。第１
図は本発明の一実施例に係るスタッフ同期方式の全体構
成を示す。なお、第４図に示した従来方式と同一構成部
分には同一符号を付し、その説明を省略する。

スタッフ化回路３′においては、FIFOメモリ１の内容を
読み出して第２図に示す如きフォーマットの送信データ
系列を形成し、それを変調器51へ送出する。この送信デ
ータ系列に周期的に挿入されるスタッフ語にはタイミン
グ誤差部が新たに付加されている。このタイミング誤差
部には位相比較器２において検出された毎フレームごと
の位相誤差情報が挿入される。この位相誤差情報はE₀〜
E_K-1のＫビットで構成される。

つまり、本発明によれば、１伝送フレームの長さは従来
方式よりもＫビット分長くなる。

これは一見冗長度の増加であるが、受信側回路において
は位相誤差情報を毎フレーム検出してスタッフビットの
挿入時期の見当をつけることができるので、スタッフビ
ット検出の信頼度向上に有益である。

次いで、スタッフ語解読回路13′では、従来回路13の機
能の他に、前記位相誤差情報を取り出しそれを本発明に
係るディジタル移相回路12へ送出することを行う。

ディジタル移相回路12は、第３図に例示する如く、π/2
移相器61と、乗算器62、同63と、加算器64と、ディジタ
ルローパスフィルタ65と、余弦（cosine）信号発生器66
と、正弦（sine）信号発生器67とを基本的に備える。

ディジタルローパスフィルタ65は、位相誤差情報の入力
を受けてその情報中に存在するビット誤りを抑圧するた
めにそれを平均化し余弦信号発生器66と正弦信号発生器
67とへ送出する。

余弦信号発生器66および正弦信号発生器67はそれぞれRO
Mからなり、それぞれ位相誤差に対してcosine信号およ
びsine信号を発生する。

cosine信号は乗算器62の一方の入力へ、sine信号は乗算
器63の一方の入力へそれぞれ供給される。つまり、位相
誤差は余弦信号発生器66および正弦信号発生器67によっ
て複素信号化されるのである。

一方、再生クロックは乗算器62の他方の入力へ与えられ
るとともに、π/2移相器61へ入力する。π/2移相器61で
は再生クロックに対しその虚部信号を発生し、それを乗
算器63の他方の入力へ与える。つまり、π/2移相器61は
再生クロックの複素化を行うのである。

最後に、乗算器62、同63および加算器64からなる複素乗
算器において位相加算され、加算器64からは原クロック
の位相が再生された再生原クロックがFIFOメモリ11の読
み出しクロックとして出力される。

このように、本発明に係るディジタル移相回路は全てデ
ィジタル回路で構成でき、従来のPLL回路における電圧
制御発振器等を含まないもので、内部雑音の発生が小さ
く、多重の同期化が行われても従来の如き位相ジッタが
相加される問題は無視できる程に小さくなる。

（発明の効果） 以上のように、本発明のスタッフ同期方式によれば、送
信側回路では原クロックと動作クロックとの位相誤差情
報をスタッフ語として送信し、受信側回路では受信した
位相誤差情報と再生クロックに基づき受信FIFOメモリの
読み出しクロックである再生原クロックを発生するよう
にしたので、動作クロックの周波数が異なる非同期なデ
ィジタル通信系の接続において同期を簡単かつ容易にと
ることができ、同期化の問題は本発明により根本的に解
決される。受信側回路では従来の如きPLL回路を使用し
ないので、煩雑な調整作業が不要となるばかりか、内部
雑音の発生が小さく位相ジッタは非常に小さくなる。従
って、多重の同期化回路を経由しても従来の如き位相ジ
ッタの相加は小さいものとなる。また、受信側回路はア
ナログ処理部分を含まず全てディジタル処理で行うよう
にしたので、小型化が可能である等種々の優れた効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例に係るスタッフ同期方式の構
成ブロック図、第２図は本発明による送信信号のフォー
マット、第３図は本発明によるディジタル移相回路の構
成ブロック図、第４図は従来のスタッフ同期方式の構成
ブロック図、第５図は従来方式の送信信号のフォーマッ
トである。 1,11……FIFOメモリ、２……位相比較器、3,3′……ス
タッフ化回路、４……発振器、13,13′……スタッフ語
解読回路、21,25……カウンタ、22……位相比較器、23
……ローパスフィルタ、24……電圧制御発振器、51……
変調器、52……復調器、61……π/2移相器、62,63……
乗算器、64……加算器、65……ディジタルローパスフィ
ルタ、66……余弦信号発生器、67……正弦信号発生器。

Claims (1)

【特許請求の範囲】
1. 【請求項１】送信側回路は、信号源から原データと原ク
   ロックを受けて原データを原クロックによって格納し一
   時記憶する送信FIFOメモリと；前記原クロックの周波数
   よりも若干高目の周波数からなる動作クロックを発生す
   る発振器と；前記原クロックと前記動作クロックとの位
   相誤差を検出する位相比較器と；前記動作クロックによ
   って読み出した前記送信FIFOメモリの内容でもって所定
   の送信データ系列を形成するとともに、その送信データ
   系列の所定タイミング位置にスタッフビットとタイミン
   グ誤差部とスタッフ指定部を含むスタッフ語を周期的に
   挿入することを前記位相比較器の出力に基づき行うもの
   であって、前記位相誤差が２πを超えない間は前記送信
   FIFOメモリからＮビットのデータを読み出してそれを前
   記スタッフビットの挿入位置を含むタイミング位置に挿
   入するとともに、前記スタッフ指定部に挿入するスタッ
   フ指定信号を「データ有り」に設定し、前記位相誤差が
   ２πを超えた場合には前記送信FIFOメモリからＮ−１ビ
   ットのデータを読み出してそれを前記スタッフビットの
   挿入位置を含まないタイミング位置に挿入するととも
   に、該スタッフビットの挿入位置にスタッフビットを挿
   入し、かつ前記スタッフ指定信号を「データ無し」に設
   定し、併せて毎回の前記タイミング誤差部には前記位相
   誤差の内容（位相誤差情報）を挿入するスタッフ化回路
   と；前記スタッフ化回路が形成した送信データ系列と前
   記動作クロックとを受けて送信データ系列を伝送路へ送
   出するための変調処理を行う変調器と；を備え、かつ、
   受信側回路は、伝送路から取り込んだ受信データについ
   て復調処理をし再生データと再生クロックを形成する復
   調器と；前記再生クロックを書き込みクロックとする受
   信FIFOメモリと；前記再生データから前記スタッフ語を
   抽出し、前記スタッフ指定信号の内容が「データ有り」
   のときはスタッフビット挿入位置を含むタイミング位置
   にあるＮビットのデータを受信FIFOメモリに書き込むこ
   と、前記スタッフ指定信号の内容が「データ無し」のと
   きはスタッフビット挿入位置を含まないタイミング位置
   にあるＮ−１ビットのデータを受信FIFOメモリに書き込
   むこと、および前記タイミング誤差部に挿入されている
   前記位相誤差情報を出力することを行うスタッフ語解読
   回路と；前記スタッフ語解読回路の前記位相誤差情報出
   力と前記再生クロックとを受けて両入力についてディジ
   タル信号処理を施し前記受信FIFOメモリの読み出しクロ
   ックとなる再生原クロックを発生するディジタル移相回
   路と；を備えていることを特徴とするスタッフ同期方
   式。