JPS5820044A - スタツフ同期方式 - Google Patents
スタツフ同期方式Info
- Publication number
- JPS5820044A JPS5820044A JP11971281A JP11971281A JPS5820044A JP S5820044 A JPS5820044 A JP S5820044A JP 11971281 A JP11971281 A JP 11971281A JP 11971281 A JP11971281 A JP 11971281A JP S5820044 A JPS5820044 A JP S5820044A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- staff
- signal
- stuff
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はスタッフ同期方式のディジタル多重変換装置に
係シ入力信号周波数が大幅にずれ再度復帰した場合電圧
制御発振器の引込む時間を早くするスタッフ同期方式に
関する。
係シ入力信号周波数が大幅にずれ再度復帰した場合電圧
制御発振器の引込む時間を早くするスタッフ同期方式に
関する。
複数の非同期ディジタル信号を多重化して周波数の高い
１本の信号にして伝送する場合一般的に変換装置のブ田
ツク図を示し、（５）は送信部、（ロ）は受信部を示し
ている。
１本の信号にして伝送する場合一般的に変換装置のブ田
ツク図を示し、（５）は送信部、（ロ）は受信部を示し
ている。
図中１，２は送信チャンネル部、３．１４はバイポーラ
・ユニポーラ変換部（以下Ｂ／Ｕ Ｃ０ＮＶと称す）、
４，２２はパｔ７アメモリ、５．１５はタイ電ング抽出
器、６は位相比較器、７は多重化部、８はスタッフ制御
回路（ジャステイフイケーシ嘗ン制御回路）、９は多重
化部、１０は主発振器、１１は送信側クロック発生回路
、１２゜２４はエニボー２・バイポーラ変換部−（以下
Ｕ／ＢＣＯＮＶ と称す）、１６は受信側り四ツク発生
回 。
・ユニポーラ変換部（以下Ｂ／Ｕ Ｃ０ＮＶと称す）、
４，２２はパｔ７アメモリ、５．１５はタイ電ング抽出
器、６は位相比較器、７は多重化部、８はスタッフ制御
回路（ジャステイフイケーシ嘗ン制御回路）、９は多重
化部、１０は主発振器、１１は送信側クロック発生回路
、１２゜２４はエニボー２・バイポーラ変換部−（以下
Ｕ／ＢＣＯＮＶ と称す）、１６は受信側り四ツク発生
回 。
路、１７はフレーム同期回路、１８は分離部、１９はデ
スタッフ制御回路、２０．２１は受信チャンネル部、２
３は位相同期回路である。
スタッフ制御回路、２０．２１は受信チャンネル部、２
３は位相同期回路である。
動作としては８ＩＮよシ入力するノ（イボーツ符号の入
力低次群信号を、Ｂ／Ｕ Ｃ０ＮＶ３にてユニボー２符
号に変換して、この信号よシタインング抽出器６にて抽
出したタイミングノ（ルスで〕（ラフアメモリ４に書込
む。一方送信側クロック発生器１１よシ入力低次群周波
数に比較して若干高めの同期化信号周波数をスタッフ制
御回路８に入力し、これによシ発するパルスによジノ（
ツ７アメモリ４フパ゛ルスを挿入することによシ多重化
部９にて多重化する周波数偏差を吸収している。この時
スタッフパルスを挿入したか、しないかの情報をスタッ
フ指定パルスとして別に多重化信号に重畳している。又
受信側にて同期をとるためのフレームパルス各種のサー
ビスパルス尋も多重化信号に重畳されている。このよう
な各送信チャンネル部１゜２等より送られる多重化信号
を多重化部９にて多重化Ｌ、Ｕ／Ｂ Ｃ０ＮＶ１２Ｋ”
ＣＡ４ｙＮ−’）符号に変換して受信＠に送出する。受
信側ではＢ／ＵＣＯＮＶ１４によシュニボーラ符号に変
換しタイミング抽出回路１５によシ抽出されたタイミン
グパルスで受信側クロＶり発生回路１６を動作し、フレ
ーム同期回路１７にで、送信されてきた信号の同期をと
シ分離部１Ｂにて各チャンネルに分離される。一方スタ
ッフ指定パルスを検出してスタッフパルスを信号と分離
している。分離部１８にて各チャンネルに分離された後
バッファメモリ２２に書きこまれるが、スタッフパルス
、スタッフ指定パルス、フレームパルス勢が挿入されて
いるところはデスタッフ制御回路１９によシ書き込みク
ロックを禁止することＫよシ除去を行りている。
力低次群信号を、Ｂ／Ｕ Ｃ０ＮＶ３にてユニボー２符
号に変換して、この信号よシタインング抽出器６にて抽
出したタイミングノ（ルスで〕（ラフアメモリ４に書込
む。一方送信側クロック発生器１１よシ入力低次群周波
数に比較して若干高めの同期化信号周波数をスタッフ制
御回路８に入力し、これによシ発するパルスによジノ（
ツ７アメモリ４フパ゛ルスを挿入することによシ多重化
部９にて多重化する周波数偏差を吸収している。この時
スタッフパルスを挿入したか、しないかの情報をスタッ
フ指定パルスとして別に多重化信号に重畳している。又
受信側にて同期をとるためのフレームパルス各種のサー
ビスパルス尋も多重化信号に重畳されている。このよう
な各送信チャンネル部１゜２等より送られる多重化信号
を多重化部９にて多重化Ｌ、Ｕ／Ｂ Ｃ０ＮＶ１２Ｋ”
ＣＡ４ｙＮ−’）符号に変換して受信＠に送出する。受
信側ではＢ／ＵＣＯＮＶ１４によシュニボーラ符号に変
換しタイミング抽出回路１５によシ抽出されたタイミン
グパルスで受信側クロＶり発生回路１６を動作し、フレ
ーム同期回路１７にで、送信されてきた信号の同期をと
シ分離部１Ｂにて各チャンネルに分離される。一方スタ
ッフ指定パルスを検出してスタッフパルスを信号と分離
している。分離部１８にて各チャンネルに分離された後
バッファメモリ２２に書きこまれるが、スタッフパルス
、スタッフ指定パルス、フレームパルス勢が挿入されて
いるところはデスタッフ制御回路１９によシ書き込みク
ロックを禁止することＫよシ除去を行りている。
バッファメモリ２２に書込まれ良信号は位相同期回路２
３の中の電圧制御発振器で平滑化−ｇ′Ｎ九読み出しり
四ツクによりて低次群の元の信号として読み出されＵ／
Ｂ Ｃ０ＮＶ２４によシパイポーラ符号に変換されてＲ
ＯＵＴよシ送出される。この時書き込みりロックと読出
しりｔ１ツクを位相同期回路２３の中の位相比較回路に
よ〉比較し読出しクロックを送信側入力低次群信号周波
数に追従するようにしている。しかし送信側の８ＩＮよ
少入力する入力低次群信号が何らかの原因で大幅に周波
数がずれた場合、スタッフパルス挿入可能の所は全部オ
ールスタッフ状態又はオールノンスタッフ状態となシ、
受信側では位相同期回路２３の電圧制御発振器の引き込
み範囲よシはずれっばなしの□状態になりてしまり。こ
の状態では送信側の８ＩＮよシの入力低次群信号が正常
な周波数に復帰しても電圧制御発振器が引き込むのに時
間がかかるのでＲＯＵＴよシの出力信号が正常にもどろ
まで時間がかかる欠点がある。
３の中の電圧制御発振器で平滑化−ｇ′Ｎ九読み出しり
四ツクによりて低次群の元の信号として読み出されＵ／
Ｂ Ｃ０ＮＶ２４によシパイポーラ符号に変換されてＲ
ＯＵＴよシ送出される。この時書き込みりロックと読出
しりｔ１ツクを位相同期回路２３の中の位相比較回路に
よ〉比較し読出しクロックを送信側入力低次群信号周波
数に追従するようにしている。しかし送信側の８ＩＮよ
少入力する入力低次群信号が何らかの原因で大幅に周波
数がずれた場合、スタッフパルス挿入可能の所は全部オ
ールスタッフ状態又はオールノンスタッフ状態となシ、
受信側では位相同期回路２３の電圧制御発振器の引き込
み範囲よシはずれっばなしの□状態になりてしまり。こ
の状態では送信側の８ＩＮよシの入力低次群信号が正常
な周波数に復帰しても電圧制御発振器が引き込むのに時
間がかかるのでＲＯＵＴよシの出力信号が正常にもどろ
まで時間がかかる欠点がある。
本発明の目的は上記の欠点をなくするために入力低次群
信号周波数が大幅にずれ再度復帰した場合電圧制御発振
器の引込む時間を早くするスタッフ同期方式の提供Ｋｌ
る。
信号周波数が大幅にずれ再度復帰した場合電圧制御発振
器の引込む時間を早くするスタッフ同期方式の提供Ｋｌ
る。
本発明は上記の目的を達成するために、スタッフ同期方
式によるディシイタル多重変換装置において、受信側で
オールスタッフ又はオールノンスタッフを検出した場合
、位相同期回路の位相比較回路への書き込みりロックを
禁止することにより、位相比較回路よシは読み出しクロ
ックがそのｉｔ出力され、電圧制御発振器は中心周波数
にロックされ、送信側への入力低次群信号周波数が復帰
した場合速かに電圧制御発振器の引込みが可能となるこ
とを特徴とする。
式によるディシイタル多重変換装置において、受信側で
オールスタッフ又はオールノンスタッフを検出した場合
、位相同期回路の位相比較回路への書き込みりロックを
禁止することにより、位相比較回路よシは読み出しクロ
ックがそのｉｔ出力され、電圧制御発振器は中心周波数
にロックされ、送信側への入力低次群信号周波数が復帰
した場合速かに電圧制御発振器の引込みが可能となるこ
とを特徴とする。
以下本発明の一実施例につき図に従うて説明する。第２
図は本発明の実施例のスタッフ方式のディシイタル多重
変換装置のブロック図で＾は送信部、（ロ）は受信部で
あシ、第３図に公知の位相同期回路のブロック図を示す
。
図は本発明の実施例のスタッフ方式のディシイタル多重
変換装置のブロック図で＾は送信部、（ロ）は受信部で
あシ、第３図に公知の位相同期回路のブロック図を示す
。
図中第１図と同一機能のものは同一記号で示す。
２５はオールスタッフ、オールノンスタッフ検出回路、
２６は位相比較回路、２７は低域ｒ波器、２８は増幅ｉ
、２ｏは電圧制御発振器である。
２６は位相比較回路、２７は低域ｒ波器、２８は増幅ｉ
、２ｏは電圧制御発振器である。
第２図にて第１図と異なる点は但）に示す受信部の分離
部ＩＢＫオールスタッフ、オールノンスタッフ検出回路
２５を設けた点のみである。従って普通の動作は前記説
明と同じである。今送信部の８ＩＮよシの入力低次群信
号の周波数が何らかの原因で大幅にずれた場合前記説明
の過シスタッ７パルス挿入可能の所は全部オールスタッ
フ状態又はオールノンスタッフ状態となる。仁の状態Ｏ
信号を受信側でデスタッフ制御回路１９を介することに
よジオールスタッフ、オールノンスタッフ検出回路２５
によシ検出し、インヒビット信号を送シ、第３図の位相
比較回路２６に入力しているデスタッフ制御回路１９よ
シの書き込み夕！２’ｙり（第３図ではＷＣＬＩ（）を
禁止すゐ。この仁とによシ第３図の位相比較回路２６よ
シは読み出しり胃ツク（第３図ではＲＣＬＫ）がその１
１出力され電圧制御発振器２９は中心周波数にロックさ
れる。
部ＩＢＫオールスタッフ、オールノンスタッフ検出回路
２５を設けた点のみである。従って普通の動作は前記説
明と同じである。今送信部の８ＩＮよシの入力低次群信
号の周波数が何らかの原因で大幅にずれた場合前記説明
の過シスタッ７パルス挿入可能の所は全部オールスタッ
フ状態又はオールノンスタッフ状態となる。仁の状態Ｏ
信号を受信側でデスタッフ制御回路１９を介することに
よジオールスタッフ、オールノンスタッフ検出回路２５
によシ検出し、インヒビット信号を送シ、第３図の位相
比較回路２６に入力しているデスタッフ制御回路１９よ
シの書き込み夕！２’ｙり（第３図ではＷＣＬＩ（）を
禁止すゐ。この仁とによシ第３図の位相比較回路２６よ
シは読み出しり胃ツク（第３図ではＲＣＬＫ）がその１
１出力され電圧制御発振器２９は中心周波数にロックさ
れる。
送信部の８ＩＮよシの入力低次群信号の周波数が元に復
帰した場合は正常の状態になるので一オールスタッフ、
オールノンメタツク検出回路２５は動作せず、デスクタ
フ制御回路１９よシの書き込みクロックは禁止が解かれ
位相比較回路２６へ書き込みりはツタが入力される。し
かし電圧制御発振器２９は、書き込みロックとほとんど
同じ周波数の中心周波数にで動作しているので直ちに書
き込みり讐ツクを引込み、送信側入力低次群周波数に追
従し直ちに正常状態にもどろ。
帰した場合は正常の状態になるので一オールスタッフ、
オールノンメタツク検出回路２５は動作せず、デスクタ
フ制御回路１９よシの書き込みクロックは禁止が解かれ
位相比較回路２６へ書き込みりはツタが入力される。し
かし電圧制御発振器２９は、書き込みロックとほとんど
同じ周波数の中心周波数にで動作しているので直ちに書
き込みり讐ツクを引込み、送信側入力低次群周波数に追
従し直ちに正常状態にもどろ。
以上詳細に説明した如く本発明によれば、送信側の入力
低次群信号周波数が何らかの原因で大幅にずれ復帰した
場合直ちに正常に戻シ通信のとだえる時間を大幅に短縮
出来る効果がある。
低次群信号周波数が何らかの原因で大幅にずれ復帰した
場合直ちに正常に戻シ通信のとだえる時間を大幅に短縮
出来る効果がある。
第１図は従来例のスタッフ方式のディシイタル多重麦換
装置のブロック図、第２図は本発明の実施例のスタッフ
方式のデ（シイタル多重変換鋏置のブロック図、第３図
は位相同期回路のブーツク図である。 図中１．２は送信チャフネル部、３．１４はＢ／Ｕ Ｃ
０ＮＶ、４．２２はパｙ７ｙ／４９，５ 。 １５はタイ々ング抽出器、６は位相比較器、７は多重化
部、＄はスタッフ制御回路、９は多重化部、１０は主発
振器、１１社送信側クロック発生回路、は分離部、１９
はデスタッフ制御回路、２０゜２１は受信チャンネル部
、２３は位相同期回路、２５はオールスタッフ、オール
ノンスタッフ検出回路、２６は位相比較回路、２）は低
域Ｐ波器、２８は増幅器、２９は電圧制御発振器である
。 １ （ｆ３） 矛づ図
装置のブロック図、第２図は本発明の実施例のスタッフ
方式のデ（シイタル多重変換鋏置のブロック図、第３図
は位相同期回路のブーツク図である。 図中１．２は送信チャフネル部、３．１４はＢ／Ｕ Ｃ
０ＮＶ、４．２２はパｙ７ｙ／４９，５ 。 １５はタイ々ング抽出器、６は位相比較器、７は多重化
部、＄はスタッフ制御回路、９は多重化部、１０は主発
振器、１１社送信側クロック発生回路、は分離部、１９
はデスタッフ制御回路、２０゜２１は受信チャンネル部
、２３は位相同期回路、２５はオールスタッフ、オール
ノンスタッフ検出回路、２６は位相比較回路、２）は低
域Ｐ波器、２８は増幅器、２９は電圧制御発振器である
。 １ （ｆ３） 矛づ図
Claims (1)
- スタッフ同期方式によるディジタル多重変換装置におい
て、受信側でオールスタッフ又はオールノンスタッフを
検出した場合、受信側位相同期回路の位相比較回路への
書き込みクロックを禁止することを特徴とするスタッフ
同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11971281A JPS5820044A (ja) | 1981-07-30 | 1981-07-30 | スタツフ同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11971281A JPS5820044A (ja) | 1981-07-30 | 1981-07-30 | スタツフ同期方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5820044A true JPS5820044A (ja) | 1983-02-05 |
| JPH0158699B2 JPH0158699B2 (ja) | 1989-12-13 |
Family
ID=14768232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11971281A Granted JPS5820044A (ja) | 1981-07-30 | 1981-07-30 | スタツフ同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5820044A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60253693A (ja) * | 1984-05-29 | 1985-12-14 | 日立建機株式会社 | 場所打杭用拡底掘削具の拡底量検出装置 |
-
1981
- 1981-07-30 JP JP11971281A patent/JPS5820044A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60253693A (ja) * | 1984-05-29 | 1985-12-14 | 日立建機株式会社 | 場所打杭用拡底掘削具の拡底量検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0158699B2 (ja) | 1989-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2563691B2 (ja) | ディジタル信号同期装置 | |
| US4109204A (en) | Apparatus and method for wideband communication with suppression of harmonic interference | |
| JPS63136852A (ja) | 信号伝送システム | |
| JPH0766814A (ja) | Ａｔｍクロック再生装置 | |
| JPS5820044A (ja) | スタツフ同期方式 | |
| GB1525611A (en) | Data processing system in a receiving terminal of a pcm-tdma communications system | |
| JPH0158700B2 (ja) | ||
| JP2697371B2 (ja) | スタッフ多重通信受信回路 | |
| JPH0117298B2 (ja) | ||
| US4642575A (en) | Phase-locked loop with supplemental phase signal | |
| JP2570452B2 (ja) | クロック生成回路 | |
| JPH04263531A (ja) | ディジタル無線伝送方式 | |
| JPH07114402B2 (ja) | 標本化周波数再生方式 | |
| JPH071884B2 (ja) | スタツフ同期方式 | |
| JP2969994B2 (ja) | スタッフ処理回路 | |
| JPS60180236A (ja) | 同期多重方式 | |
| JPS6333814B2 (ja) | ||
| JPH01103037A (ja) | ディジタル信号の中継装置 | |
| JPH03244237A (ja) | 非同期データ伝送システム | |
| JPH06120936A (ja) | 光中継器 | |
| JPS63263934A (ja) | スタツフ多重変換装置 | |
| JPH02119445A (ja) | スタツフ同期多重変換装置 | |
| JPH07122959B2 (ja) | ディジタルｉ／ｏインターフェイス | |
| JPH071881B2 (ja) | 多重変換装置 | |
| JPS63142929A (ja) | スタツフ同期制御方法 |