JPH0718893B2 - 複数信号の比較回路 - Google Patents

複数信号の比較回路

Info

Publication number
JPH0718893B2
JPH0718893B2 JP62132001A JP13200187A JPH0718893B2 JP H0718893 B2 JPH0718893 B2 JP H0718893B2 JP 62132001 A JP62132001 A JP 62132001A JP 13200187 A JP13200187 A JP 13200187A JP H0718893 B2 JPH0718893 B2 JP H0718893B2
Authority
JP
Japan
Prior art keywords
transistor
input
circuit
comparison
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62132001A
Other languages
English (en)
Other versions
JPS63117269A (ja
Inventor
アンソニー・リチャード・ボナシオ
Original Assignee
インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション filed Critical インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション
Publication of JPS63117269A publication Critical patent/JPS63117269A/ja
Publication of JPH0718893B2 publication Critical patent/JPH0718893B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
    • H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、開路検出回路に関するものであり、特に、こ
の回路に接続された入力線（２線式撚り線ケーブルの線
など）のどれかがその終端抵抗（すなわち、起点抵抗と
宛先抵抗）の間で開路したとき、その線の状態を直ちに
示す信号を確実に発生する開路検出回路に関する。
本発明の回路は、さらに２つの信号ケーブルを別個の２
つの基準と比較するという点で、異なる２つの機能を実
行する。基準レベルは任意であり、回路の直流動作パラ
メータによってのみ制限される。本発明は、第１のグル
ープの信号のどれかが第１の基準レベルよりも下に降下
したか否か、または第２のグループの信号のどれかが第
２の基準レベルよりも上に上昇したか否かを示す論理信
号出力をもたらす。
B.従来技術 トランシーバは、ホスト制御装置または他の知能制御装
置を一組の周辺装置に接続するトランスミッタ（または
ドライバ）・レシーバ装置である。そのようなトランシ
ーバは通常双方向ドライバ・レシーバ対またはチャネル
から成り、各チャネルは、２線式撚り線ケーブルの線の
ような入力線を介して伝送される信号レベルと、トラン
シーバが結合されている機械またはコンピュータ内の内
部論理信号レベルとの間のインターフェースを備えてい
る。双方向ドライバ出力は、インターフェース内の入力
線を介してレシーバ入力に接続されている。レシーバ出
力は、ドライバ入力に接続されている。
C.発明が解決しようとする問題点 上記差動システムの雑音余裕度は差動対に両方の信号が
存在するかどうかに依存するので、上記トランシーバ
は、入力線が開路しているならそれを検出することを必
要とする。そのようなシステムでは、入力線に開路が生
じたために入力信号が欠如すると、再生困難なランダム
伝送エラーがもたらされることがよくある。したがっ
て、そのような開路が直ちに検出できることが絶対に必
要であるが従来は満足されていなかった。
D.問題点を解決するための手段 本発明は、実質的に比較回路から成る開路検出回路を提
供する。これらの比較回路の出力は互いに結合され、か
つ比較回路の出力で駆動されるオープン・コレクタ・ド
ライバ段に結合されている。検出回路は、所定の線電圧
出力を設定するため、その線入力に接続された２線式撚
り線上に存在する電圧などの電圧を比較する。検出回路
に接続された入力線のどれかが開路した場合、検出回路
は、能動的にリセットされるまで、そのような開路状態
を示す指定された状態に保持される。この検出回路は異
なる電圧源に関して正の電圧も負の電圧も比較すること
ができる。
E.実施例 次にさらに詳細に図面を参照すると、第１図は本発明の
開路検出回路の概略図を示す。この開路検出回路は、電
流源19を備えた第１の比較回路10と、第２の比較回路12
から成り、両方の比較回路は、電流源14に結合されたエ
ミツタ結合型トランジスタ・スイツチ13に結合されてい
る。第２の比較回路12は、さらに電流ミラーを介してオ
ープン・コレクタ出力ドライブ段15に結合されている。
第１の比較回路10は、３つのPNPトランジスタ16、17お
よび18を含み、これらのトランジスタはすべてそのエミ
ッタが相互接続され、かつPNP電流源または電流制御ト
ランジスタ19のコレクタに接続されている。トランジス
タ19のベースは正の基準電圧源20に接続され、そのエミ
ッタは抵抗を介して正の電圧源21に接続されている。PN
P比較回路10の基準トランジスタ16のコレクタは、抵抵
抗22と、直列に配置された３個のダイオード23、24およ
び25から成るレベル・シフタ11とを介して負の電圧源26
に結合されている。希望するなら、このレベル・シフタ
を電池で置き換えることができる。入力トランジスタ17
および18のコレクタは互いに接続され、かつもう１つの
抵抗27および抵抗22を介してトランジスタ16のコレクタ
に結合されている。トランジスタ17および18のコレクタ
は、またスイツチ18のNPNトランジスタ28のベースにも
結合され、さらにレベル・シフタ11を介して電圧源26に
結合されている。トランジスタ16のコレクタは、スイツ
チ13のもう１つのNPNトランジスタ29のベースに結合さ
れている。トランジスタ17および18のベースは、それぞ
れ入力信号源30および31に結合され、一方、トランジス
タ16のベースは基準電圧源32に結合されている。
第２の比較回路12は、３つのNPNトランジスタ40、41お
よび42を含み、これらのトランジスタのエミツタはすべ
て互いに結合され、かつスイツチ13のトランジスタ29の
コレクタに結合されている。基準トランジスタ42のコレ
クタは、正の電圧源21に結合されている。入力トランジ
スタ40および41のコレクタは、互いに結合され、かつPN
Pトランジスタ44、PNPトランジスタ46およびPNPトラン
ジスタ49と50ならびに抵抗45、48、56とダイオード47か
ら成る、標準の緩衝PNP電流ミラー回路に結合されてい
る。トランジスタ40および41のコレクタは、またエミッ
タ結合型トランジスタ・スイッチ13のもう一方のNPNト
ランジスタ28のコレクタにも結合されている。トランジ
スタ40および41のベースは、それぞれ入力信号源34およ
び35に結合され、一方、トランジスタ42のベースは基準
電圧源86に結合されている。
スイツチ13のNPNトランジスタ28および29のエミッタ
は、さらに互いに接続され、かつNPNトランジスタ38お
よび抵抗33から成る電流源14を介して負の電圧源26に接
続される。
出力ドライバ回路15は、抵抗52、NPN出力トランジスタ5
3およびダイオード54から成る。電流ミラー回路のPNPト
ランジスタ49および50は、そのエミッタが抵抗56を介し
て正の電圧源21に結合され、そのコレクタがNPNトラン
ジスタ53のベースに接続され、かつダイオード54を介し
て出力55に接続されている。出力トランジスタ53は、そ
のコレクタが出力55に接続され、そのエミツタが接地さ
れている。
したがって、第１図に示す開路検出回路は、実質的に、
エミッタ結合型トランジスタ・スイッチ回路に結合さ
れ、かつ電流ミラーを介してオープン・コレクタ出力ド
ライバ段に結合された、NPNトランジスタ比較回路およ
びPNPトランジスタ比較回路から成る。
以上説明した本発明の回路は、別々の４つの入力30、3
1、34および35に存在する電圧を比較する。入力30およ
び31上に存在する電圧が、所定の障害電圧レベルにある
基準電圧源32の電圧と比較され、一方、入力34および35
上の電圧は、やはり所定の障害電圧レベルにある基準電
圧源36の電圧と比較される。トランシーバに対する特定
の１組の論理入力状態に対して、検出すべき導通状態が
存在するとき、たとえば、ここで考察しているトランシ
ーバの例では一対の２線式撚り線または単線が障害を生
じ、すなわち開路したとき、任意の入力線上の正常電圧
と、同じ入力線上の最小線電圧の差を最大にならしめる
ように基準電圧源32および36の電圧を設定しなければな
らない。
それぞれの入力30、31、34および35に印加される電圧は
同じ極性でも異なる極性でもよい。これらの入力は通
常、それぞれ端部が特定の抵抗で終端された線に接続さ
れる。通常これらの線は、既知の値の大きさ等しく方向
反対の電流を終端抵抗に強制的に流すことにより駆動さ
れる。入力30、31、34または35に結合された線の１本が
開路したとき、その線の起点（駆動点）から見た、線を
終端させる抵抗の実効値は２倍になり、定電流駆動によ
って生じる電圧も同様に２倍になる。これが起こると、
比較回路10および12のどちらかがこの変化を感知し、そ
れを、それぞれ入力32または86に印加された基準電圧レ
ベルと比較する。入力32および36に存在する電圧レベル
が適正に選択されている場合、この回路は、障害状態、
すなわち、開路状態を正確に表わす信号を発生する。
PNPトランジスタ16、17および18から形成されるPNP比較
回路10は、トランジスタ16のベースに結合された基準電
圧源32よりも負である、線30および31上のどのようなレ
ベルも感知する。このPNP比較回路10は、電流源のPNPト
ランジスタ19によってバイアスされ、トランジスタ19は
基準電圧源20からその電流基準を引き出す。トランジス
タ19中を流れるコレクタ電流の値に等しい電流が、常に
ダイオード23、24および25から成る直列ダイオード回路
を通って流れる。この電流は、線30または31上のレベル
が基準電圧源32よりも負であるか否かに応じて、トラン
ジスタ16および抵抗22を通るか、またはトランジスタ17
かトランジスタ18のどちらか一方を通り、さらにコレク
タ抵抗27を通るように切換えられる。従って、PNP比較
回路はその入力に応じてトランジスタ16のコレクタと、
トランジスタ17または18のコレクタとに互いに補数関係
にある出力即ち相補的な出力を発生する。この相補的出
力はエミッタ結合型トランジスタ・スイッチ13のそれぞ
れの入力に供給される。
同様に、比較回路12は、それぞれの入力線34および35を
基準電圧源36と比較する。NPNトランジスタ40、41およ
び42で構成されるNPN比較回路12は、トランジスタ42の
ベースに結合された基準電圧源36よりも正である線34お
よび35上のどのようなレベルをも感知する。このNPN比
較回路12は、スイツチ・トランジスタの１つ、すなわ
ち、スイツチ・トランジスタ29を介して電流源のNPNト
ランジスタ38により制御される。このトランジスタ38
は、基準電流源37からその電流基準を引き出す。PNP比
較回路10はこのスイツチ13の状態を設定するので、トラ
ンジスタ38を流れるコレクタ電流の値に等しい電流が、
PNP比較回路10の状態に応じて、常にスイッチ・トラン
ジスタ28または29のどちらか一方を通って流れる。比較
回路10に対する入力80または31のどちらか一方が、トラ
ンジスタ16のベースに供給される基準電圧源32よりも負
である場合、トランジスタ16は遮断し、電流は、一層負
にバイアスされたトランジスタ17または18、および抵抗
27を通って流れる。したがって、トランジスタ16が遮断
し、トランジスタ17か18のどちらか一方がオンになった
とき、トランジスタ28のベースにおける電圧は上昇し、
トランジスタ29のベースにおける電圧は降下するので、
エミッタ結合型トランジスタ・スイッチ13はその状態を
切り換える。すなわち、トランジスタ29がオフになり、
トランジスタ29を流れていた電流はエミッタ結合型トラ
ンジスタ・スイッチのもう一方のトランジスタ28を流れ
るようになる。これによりトランジスタ44がオンにな
り、トランジスタ49および50がオンになり、さらにトラ
ンジスタ53がオンになり、出力線が接地される。
要するに、線30または31のいずれかで障害状態が発生し
た場合、すなわち、入力線３または31のどちらかが、ト
ランジスタ16のベースに結合された基準電圧源32よりも
下に降下した場合、電流源19からの電流はトランジスタ
17および18のどちらか一方を介して抵抗27を通って流れ
る。この電流が抵抗27を通って流れると、電圧降下が抵
抗27の両端に現れる。しかし、ダイオード23のアノード
は、負の電圧源26より上の最大の指定電圧に留まる。こ
のとき抵抗22に電流が流れないので、抵抗22の両端で電
圧降下はなく、トランジスタ16のコレクタおよびトラン
ジスタ29のベースは、ダイオード23のアノードに現れる
電圧と同一電圧レベルになる。したがって、抵抗27の両
端での電圧降下は、トランジスタ29のベースに対してト
ランジスタ28のベースに現れる。このため、電流源トラ
ンジスタ88からの電流が、トランジスタ42を通る流れか
らトランジスタ28を介してトランジスタ40および41のコ
レクタに向う流れに切り換わる。その結果、トランジス
タ44中を電流が流れ、トランジスタ49のベース電圧が変
更され、それにより線30または31の一方における障害状
態を示す。
電流ミラー・トランジスタ44のコレクタ中を流れる電流
はNPN比較回路12の状態のみによって決定されるわけで
はないことに留意すべきである。トランジスタ28および
29から成るエミツタ結合トランジスタ・スイツチ13は、
PNP比較10の出力に基いて、電流をトランジスタ44のコ
レクタに向けることもできる。この点でNPN比較回路12
とPNP比較回路10が互いに結合される。
逆に、入力線84および35のどちらかが基準電圧源36より
も正である場合は、そのベースに一層正の信号がかかっ
ているトランジスタ40または41がオンになり、トランジ
スタ42はオフになり、したがって、トランジスタ42を流
れていた電流は切り換えられて、今度はトランジスタ40
または41、およびトランジスタ44を通って流れ、トラン
ジスタ49のベースにおける電圧を再び変更することにな
る。選択されたトランジスタ40または41のコレクタに電
流が流れること、したがって、PNPトランジスタ44のコ
レクタおよびトランジスタ49のベースに電流が流れるこ
とは、入力線34および35のどちらかに障害状態があるこ
とを示す。
要するに、たとえば、PNP比較回路10が障害を示した場
合、トランジスタ17および18のコレクタがトランジスタ
16に関して正になる。電流源14からの電流は、電流スイ
ツチ13のトランジスタ28を流れるように切り換えられ
る。この電流は、スイッチ・トランジスタ28を流れるこ
とにより、NPN比較回路12のトランジスタ42から逸れ、
そのかわり、トランジスタ44を流れるように切り換えら
れる。これは、あたかもNPN比較回路12が入力線34およ
び35のどちらかで障害を検出した場合と同じである。PN
P比較回路10が入力線30または31で障害を検出しない場
合、NPN比較回路12はトランジスタ29を介して起動さ
れ、入力線34および35についてその検査を実行する。最
終的には、比較回路10または12のどちらか一方で障害を
検出し、トランジスタ44のコレクタに電流の流れが生じ
る。
この電流はトランジスタ46、49および50を介して出力ト
ランジスタ53に反映され、その結果出力抵抗52の両端に
電圧降下が生じるため、出力トランジスタ53が強く導通
し、そのため出力線55がプルダウンされ、比較回路10ま
たは12のどちらかの入力線の一本に開路障害があること
を示す。
一度出力線55がプルダウンされると、障害が訂正されプ
ルアップ回路（図示せず）を介して線46がプルアップさ
れるまで、出力線55はプルダウン状態に留まる。
上記の例では、電圧源21および26を正および負であるも
のとして示してきたが、これらは任意的なもので、変え
ることができ、その回路に対して選択された直流動作パ
ラメータによってのみ制限されることに留意すべきであ
る。
本発明は、第１のグループの信号のどれかが第１の基準
レベルよりも下に降下したか否か、または第２のグルー
プの信号のどれかが第２の基準レベルよりも上に上昇し
たか否かを示す論理信号出力をもたらす。
本発明のその他の実施例および変更が可能であることは
明らかである。たとえば、もっと多くの入力線、すなわ
ち、比較回路当りの信号入力、およびもっと多くの比較
回路を同一の点に結合することができる。
F.発明の効果 本発明の回路は例えば開路状態の検出に適した広範な状
態で複数の入力電圧の差を検出することができ、その検
出速度はトランジスタを製造するのに使用される技術以
外によっては制限されない。たとえば、縦型PNPトラン
ジスタを製造するための技術を用いれば、この回路は論
理的速度で動作する。さらに、性能上の制限をまったく
生じることなく、それぞれのトランジスタをFETで置き
換えることができる。
【図面の簡単な説明】
第１図は、本発明の開路検出回路の構成図である。 10、12……比較回路、13……エミッタ結合型トランジス
タ・スイッチ、14……電流源、15……出力ドライバ段。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】同一導電型の複数のトランジスタで構成さ
    れ、第１基準電位に接続された基準トランジスタ及び入
    力信号源に接続された少なくとも１つの入力トランジス
    タを有し、入力信号に応じて１対の相補的出力を発生す
    る第１比較段と、 前記第１比較段のトランジスタと異なる導電型の複数の
    トランジスタで構成され、第２基準電位に接続された基
    準トランジスタ及び前記第１比較段の入力信号源とは異
    なる入力信号源に接続された少なくとも１つの入力トラ
    ンジスタを有する第２比較段と、 第１及び第２入力端子並びに第１及び第２出力端子を有
    し、前記第１比較段の前記相補的出力を前記第１及び第
    ２入力端子に受け取り前記第１及び第２出力端子が前記
    第２比較段の前記基準トランジスタ及び前記入力トラン
    ジスタにそれぞれ結合されたエミッタ結合型トランジス
    タ・スイッチと、 よりなる多重信号比較回路。
  2. 【請求項２】前記第１比較段及び前記第２比較段はそれ
    ぞれ電流源に結合されている、請求項１の多重信号比較
    回路。
  3. 【請求項３】前記第２比較段と前記多重信号比較回路の
    出力端子の間に結合された電流ミラー回路を更に有し、
    前記第１比較段及び前記第２比較段の選択された１つへ
    の入力信号が該比較段に印加される基準電圧と所定の値
    だけ異なる場合に前記多重信号比較回路の出力端子の状
    態が変更されるようにした、請求項１の多重信号比較回
    路。
JP62132001A 1986-10-30 1987-05-29 複数信号の比較回路 Expired - Lifetime JPH0718893B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US925018 1986-10-30
US06/925,018 US4697099A (en) 1986-10-30 1986-10-30 Open line detector circuit

Publications (2)

Publication Number Publication Date
JPS63117269A JPS63117269A (ja) 1988-05-21
JPH0718893B2 true JPH0718893B2 (ja) 1995-03-06

Family

ID=25451080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62132001A Expired - Lifetime JPH0718893B2 (ja) 1986-10-30 1987-05-29 複数信号の比較回路

Country Status (4)

Country Link
US (1) US4697099A (ja)
EP (1) EP0266519B1 (ja)
JP (1) JPH0718893B2 (ja)
DE (1) DE3783716T2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02198792A (ja) * 1989-01-24 1990-08-07 Mitsubishi Electric Corp 産業用ロボットの可動部ケーブルの寿命予知装置
US5418484A (en) * 1993-07-01 1995-05-23 International Business Machines Corp. Line fault detection system with a differential driver
ES2096514B1 (es) * 1993-12-31 1998-02-16 Telefonica Nacional Espana Co Circuito de exploracion de puntos.
US5424662A (en) * 1994-05-31 1995-06-13 International Business Machines Corporation Differential current mode driver circuit with low common-mode noise
US5488306A (en) * 1994-05-31 1996-01-30 International Business Machines Corp. Open and short fault detector for a differential interface
US5581201A (en) * 1994-06-30 1996-12-03 Tandem Computers Incorporated Apparatus for unit control and presence detection
US6130795A (en) * 1998-05-05 2000-10-10 International Business Machines Corporation Method and apparatus to sense and report connection integrity of a differential ECL transmission line having proper parallel termination
JP3364154B2 (ja) * 1998-05-22 2003-01-08 三菱電機株式会社 感熱式流量計
US6288577B1 (en) 2001-03-02 2001-09-11 Pericom Semiconductor Corp. Active fail-safe detect circuit for differential receiver
US6650149B1 (en) 2002-08-15 2003-11-18 Pericom Semiconductor Corp. Latched active fail-safe circuit for protecting a differential receiver
JP5239867B2 (ja) * 2006-11-07 2013-07-17 ソニー株式会社 電子機器及びケーブル装置
US8249501B2 (en) * 2008-05-05 2012-08-21 International Business Machines Corporation Self-detecting electronic connection for electronic devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1330436A (en) * 1971-07-26 1973-09-19 Integrated Photomatrix Ltd Device for comparint the magnitudes of electrical quantities
US4032796A (en) * 1974-08-13 1977-06-28 Honeywell Inc. Logic dot-and gate circuits
US4237387A (en) * 1978-02-21 1980-12-02 Hughes Aircraft Company High speed latching comparator
US4306270A (en) * 1978-09-05 1981-12-15 Nartron Corporation Electrical system monitoring means
US4306159A (en) * 1979-06-14 1981-12-15 International Business Machines Corporation Bipolar inverter and NAND logic circuit with extremely low DC standby power
US4295063A (en) * 1979-06-28 1981-10-13 Motorola Inc. Fast settling digital to analog converter bit switch
US4291356A (en) * 1979-08-02 1981-09-22 H.O.P. Consulab Inc. Apparatus for analyzing a physical quantity
US4300063A (en) * 1979-11-26 1981-11-10 General Motors Corporation Multiple input window detector
JPS56168168A (en) * 1980-05-29 1981-12-24 Toshiba Corp Window comparator circuit
JPS57152837U (ja) * 1981-03-20 1982-09-25
US4494017A (en) * 1982-03-29 1985-01-15 International Business Machines Corporation Complementary decode circuit
JPS58181193A (ja) * 1982-04-16 1983-10-22 株式会社日立製作所 表示駆動装置
JPS591235U (ja) * 1982-06-24 1984-01-06 ソニー株式会社 信号入力回路
US4590391A (en) * 1983-12-19 1986-05-20 Unitrode Corporation Multi-input zero offset comparator
JP3302298B2 (ja) * 1997-06-18 2002-07-15 キヤノン株式会社 画像形成装置と画像表示装置

Also Published As

Publication number Publication date
EP0266519A1 (en) 1988-05-11
DE3783716T2 (de) 1993-07-08
US4697099A (en) 1987-09-29
JPS63117269A (ja) 1988-05-21
EP0266519B1 (en) 1993-01-20
DE3783716D1 (de) 1993-03-04

Similar Documents

Publication Publication Date Title
JP3332919B2 (ja) 回線インターフェース回路および回線インターフェース回路のテスト方法
KR890001359B1 (ko) 차동신호 드라이버
JP3133323B2 (ja) 直列データリンク診断用ハードウエア
US5488306A (en) Open and short fault detector for a differential interface
US6031823A (en) Vehicle communications transceiver with loop-back diagnostic mode
JPH0718893B2 (ja) 複数信号の比較回路
US6369621B1 (en) Voltage/current mode TIA/EIA-644 compliant fast LVDS driver with output current limit
US5672917A (en) Semiconductor power switch system
JP2851124B2 (ja) 多重伝送方式
CN105122229A (zh) 用于通信总线的容错回路
JPH05196677A (ja) 駆動回路の故障検出装置
EP1371199A2 (en) Line driver with slew-rate control
US4897564A (en) BICMOS driver circuit for high density CMOS logic circuits
CN107300626B (zh) 车轮传感器接口装置
JPS62107549A (ja) 双方向デ−タ信号同時伝送装置
US4385394A (en) Universal interface for data communication systems
US5142168A (en) Emitter-coupled logic balanced signal transmission circuit
US4590391A (en) Multi-input zero offset comparator
US20060046766A1 (en) Method and system for bidirectional communications and power transmission
JP3166920B2 (ja) 受信および信号処理装置
US4031477A (en) System for transferring four commands over a single conductor utilizing dual threshold logic gates
US3983324A (en) Full duplex driver/receiver
US4978871A (en) Level shift circuit for converting a signal referenced to a positive voltage to a signal referenced to a lower voltage
US6388463B1 (en) Circuit arrangement for bias adjustment of bus levels
JPH03254246A (ja) Ｌａｎ用伝送システム