JPH0718912B2 - 集積回路の故障検出方式 - Google Patents
集積回路の故障検出方式Info
- Publication number
- JPH0718912B2 JPH0718912B2 JP61141875A JP14187586A JPH0718912B2 JP H0718912 B2 JPH0718912 B2 JP H0718912B2 JP 61141875 A JP61141875 A JP 61141875A JP 14187586 A JP14187586 A JP 14187586A JP H0718912 B2 JPH0718912 B2 JP H0718912B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- value
- failure
- output
- signal value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は集積回路の内部に仮定される縮退故障の影響
を外部出力端子に伝搬させる入力パターン系列を集積回
路の外部入力端子に伝搬させる集積回路の故障を検出す
る集積回路の故障検出方式に関する。
を外部出力端子に伝搬させる入力パターン系列を集積回
路の外部入力端子に伝搬させる集積回路の故障を検出す
る集積回路の故障検出方式に関する。
半導体集積回路（LSI）の高密度化に伴い、LSIが良品で
あるかどうかを判定することは増々困難になってきてい
る。LSIのテストは、外部入力端子に入力パターンを与
え、外部出力端子に現れるパターンが期待値と一致する
かどうかで判定する。LSIは、一般的には順序回路であ
るので、一つの入力パターンに対して期待値は一意に定
まるのではなく、過去の入力パターン系列に影響され
る。このようなLSIに対し、LSI内部に仮定できるすべて
の縮退故障の影響が外部出力端子に現れるように、入力
パターン系列を求めるのは、非常に困難なことである。
あるかどうかを判定することは増々困難になってきてい
る。LSIのテストは、外部入力端子に入力パターンを与
え、外部出力端子に現れるパターンが期待値と一致する
かどうかで判定する。LSIは、一般的には順序回路であ
るので、一つの入力パターンに対して期待値は一意に定
まるのではなく、過去の入力パターン系列に影響され
る。このようなLSIに対し、LSI内部に仮定できるすべて
の縮退故障の影響が外部出力端子に現れるように、入力
パターン系列を求めるのは、非常に困難なことである。
第19図はこのような縮退故障の１例を示す図で、NAND回
路の信号線が故障により０の信号値に固定された場合を
示している。
路の信号線が故障により０の信号値に固定された場合を
示している。
このように信号線の信号値がある値に固定されてしまう
ことを縮退故障といい、信号値０に固定されてしまう故
障を０縮退故障、信号値１に固定されてしまう故障を１
縮退故障と呼んでいる。
ことを縮退故障といい、信号値０に固定されてしまう故
障を０縮退故障、信号値１に固定されてしまう故障を１
縮退故障と呼んでいる。
ところでLSIの故障の検出にあっては第20図に示すよう
な信号値が用いられ、ある信号線の集積が故障により故
障信号値に固定されている場合その信号値が正常である
時の正常信号値と上記故障信号値とを組合わせて正常信
号値／故障信号値として表現することが行なわれてい
る。
な信号値が用いられ、ある信号線の集積が故障により故
障信号値に固定されている場合その信号値が正常である
時の正常信号値と上記故障信号値とを組合わせて正常信
号値／故障信号値として表現することが行なわれてい
る。
例えばある信号線が０縮退故障により信号値０に固定さ
れている場合、固定された信号値０と正常である時の信
号値１とを組合わせて1/0と表現する。
れている場合、固定された信号値０と正常である時の信
号値１とを組合わせて1/0と表現する。
ところで入力パターン系列の自動生成は上記のようにLS
Iの内部に仮定される縮退故障の影響がすべて外部出力
端子に現れるような入力パターン系列を作成することに
ある。
Iの内部に仮定される縮退故障の影響がすべて外部出力
端子に現れるような入力パターン系列を作成することに
ある。
この例を第21図に従って説明する。例えば第21図に示す
ように信号線Ｂに０縮退故障がある場合外部入力端子に
つながる信号線D,A,Bにそれぞれ信号値0,1,1を入力する
と信号線Ｃには０縮退故障の影響により信号値１が出力
される。しかし信号線Ｂが故障でないならば信号線Ｃに
は信号値０が出力されるはずなので、これを0/1と表現
し、０縮退故障の影響が信号線Ｅにつながる外部出力端
子に伝搬されるようにするのである。
ように信号線Ｂに０縮退故障がある場合外部入力端子に
つながる信号線D,A,Bにそれぞれ信号値0,1,1を入力する
と信号線Ｃには０縮退故障の影響により信号値１が出力
される。しかし信号線Ｂが故障でないならば信号線Ｃに
は信号値０が出力されるはずなので、これを0/1と表現
し、０縮退故障の影響が信号線Ｅにつながる外部出力端
子に伝搬されるようにするのである。
このように信号線Ｂの故障の影響が外部出力端子に現れ
るように外部入力端子に与える信号値を決定するのが入
力パターン系列の自動生成である。
るように外部入力端子に与える信号値を決定するのが入
力パターン系列の自動生成である。
ところでLSIがAND回路，Ｒ回路,NＴ回路の組合わせ
だけから成る組合わせ回路の場合外部入力端子に入力さ
れる入力パターンと外部出力端子に出力される出力パタ
ーンとは一対一に対応するのでそのLSIの故障の検出は
比較的容易である。しかし実際のLSIではラッチ回路の
ような記憶素子が含まれるいわゆる順序回路から構成さ
れているのが普通であり、過去に入力された入力パター
ン系列によって出力パターンが影響され、入力パターン
と出力パターンとが一対一に対応せずその故障の検出は
容易でない。
だけから成る組合わせ回路の場合外部入力端子に入力さ
れる入力パターンと外部出力端子に出力される出力パタ
ーンとは一対一に対応するのでそのLSIの故障の検出は
比較的容易である。しかし実際のLSIではラッチ回路の
ような記憶素子が含まれるいわゆる順序回路から構成さ
れているのが普通であり、過去に入力された入力パター
ン系列によって出力パターンが影響され、入力パターン
と出力パターンとが一対一に対応せずその故障の検出は
容易でない。
第22図はＤラッチ回路を例にとって上記順序回路におけ
る故障の検出の困難性を説明したもので、Ｄラッチ回路
の信号線Ｅが０縮退故障となっている場合にはクロック
信号線Ｅにクロックが入らないため、信号線Ｄの信号値
に対して信号線Ｑの値が定まらないことを示している。
る故障の検出の困難性を説明したもので、Ｄラッチ回路
の信号線Ｅが０縮退故障となっている場合にはクロック
信号線Ｅにクロックが入らないため、信号線Ｄの信号値
に対して信号線Ｑの値が定まらないことを示している。
ところで、このような順序回路のテストデータ自動生成
を容易にする方法（テスト容易化設計）の一つとして、
スキャンパス法（特公昭54−23213）がある。これは、
論理回路内のすべての記憶素子にシフトレジスタとして
の機能を追加し、それらをすべて直列につないで１つの
シフトレジスタにすることによりスキャンパスを構成す
る。このようにすることにより、テスト動作時にはスキ
ャンパスを利用して記憶素子への信号値の設定及び信号
値の読み出しを行なえるので、論理回路内部の制御性及
び観測性が大幅に向上する。また、スキャンパス以外の
部分は組合せ回路とみなすことができ、組合せ回路には
記憶素子がないので入力に対し出力は一意に定まり、組
合せ論理回路用入力パターン系列自動生成方法が適用で
きる。
を容易にする方法（テスト容易化設計）の一つとして、
スキャンパス法（特公昭54−23213）がある。これは、
論理回路内のすべての記憶素子にシフトレジスタとして
の機能を追加し、それらをすべて直列につないで１つの
シフトレジスタにすることによりスキャンパスを構成す
る。このようにすることにより、テスト動作時にはスキ
ャンパスを利用して記憶素子への信号値の設定及び信号
値の読み出しを行なえるので、論理回路内部の制御性及
び観測性が大幅に向上する。また、スキャンパス以外の
部分は組合せ回路とみなすことができ、組合せ回路には
記憶素子がないので入力に対し出力は一意に定まり、組
合せ論理回路用入力パターン系列自動生成方法が適用で
きる。
しかしながら上に述べたテスト容易化設計は、すべての
記憶素子にシフトレジスタの機能を追加するため、構成
ケート数が増加し、またその制御回路の付加により論理
回路の動作速度の低下，外部入力端子及び外部出力端子
の増加という欠点があった。従って、記憶素子を多く含
む回路に対しては、上述のテスト容易化設計を適用する
と、ゲート数が大幅に増加し、実用的でなかった。その
場合、人手でテストパターンを作成し、故障シミュレー
タにより故障検出率を得るという方法に頼らざるを得
ず、高い故障検出率のテストパターンを得ることは困難
であるという問題点があった。
記憶素子にシフトレジスタの機能を追加するため、構成
ケート数が増加し、またその制御回路の付加により論理
回路の動作速度の低下，外部入力端子及び外部出力端子
の増加という欠点があった。従って、記憶素子を多く含
む回路に対しては、上述のテスト容易化設計を適用する
と、ゲート数が大幅に増加し、実用的でなかった。その
場合、人手でテストパターンを作成し、故障シミュレー
タにより故障検出率を得るという方法に頼らざるを得
ず、高い故障検出率のテストパターンを得ることは困難
であるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、記憶素子のように信号線の故障によって出力
信号値が定まらない場合であっても上記スキャンパス方
式に頼らずすなわち外部入力端子やゲート数を増加せず
に故障の影響を外部出力端子に伝搬させる故障検出方式
を得ることを目的としている。
たもので、記憶素子のように信号線の故障によって出力
信号値が定まらない場合であっても上記スキャンパス方
式に頼らずすなわち外部入力端子やゲート数を増加せず
に故障の影響を外部出力端子に伝搬させる故障検出方式
を得ることを目的としている。
このためこの発明は、集積回路の信号線に仮定された縮
退故障（以下仮定縮退故障と称す）の影響により出力値
が決定できない集積回路内の記憶素子に０または１を表
す固有初期値を割り当てる固有初期値割当手段と、仮定
縮退故障とは逆の論理値をその信号線に発生させる第１
の入力パターン系列を生成する入力パターン系列生成手
段と、集積回路が正常であるとした場合の記憶素子の出
力値０を生成するとともに、この出力値０とその記憶素
子に割り当てられた固有初期値とを外部出力端子に伝搬
させる第２の入力パターン系列、および同じく集積回路
が正常であるとした場合の記憶素子の出力値１を生成す
るとともに、この出力値１とその記憶素子に割り当てら
れた固有初期値とを外部出力端子に伝搬させる第３の入
力パターン系列を生成する伝搬入力パターン系列生成手
段とを備え、第１と第２の入力パターン系列を外部入力
端子に入力して外部出力端子に出力される出力結果、お
よび第１と第３の入力パターン系列を外部入力端子に入
力して外部出力端子に出力される出力結果のうちいずれ
かを故障の影響として捉えて集積回路の故障を検出する
ことを特徴とするものである。
退故障（以下仮定縮退故障と称す）の影響により出力値
が決定できない集積回路内の記憶素子に０または１を表
す固有初期値を割り当てる固有初期値割当手段と、仮定
縮退故障とは逆の論理値をその信号線に発生させる第１
の入力パターン系列を生成する入力パターン系列生成手
段と、集積回路が正常であるとした場合の記憶素子の出
力値０を生成するとともに、この出力値０とその記憶素
子に割り当てられた固有初期値とを外部出力端子に伝搬
させる第２の入力パターン系列、および同じく集積回路
が正常であるとした場合の記憶素子の出力値１を生成す
るとともに、この出力値１とその記憶素子に割り当てら
れた固有初期値とを外部出力端子に伝搬させる第３の入
力パターン系列を生成する伝搬入力パターン系列生成手
段とを備え、第１と第２の入力パターン系列を外部入力
端子に入力して外部出力端子に出力される出力結果、お
よび第１と第３の入力パターン系列を外部入力端子に入
力して外部出力端子に出力される出力結果のうちいずれ
かを故障の影響として捉えて集積回路の故障を検出する
ことを特徴とするものである。
この発明においては故障の影響によって出力信号値を決
定できない各記憶素子の出力の故障信号値にそれぞれ固
有初期値を割り当て、仮定した縮退故障とは逆の論理値
を発生させる第１の入力パターン系列とともに、正常信
号値０と固有初期値の組み合わせ、及び正常信号値１と
固有初期値の組み合わせが外部出力端子まで伝搬するよ
うなそれぞれ第２と第３の入力パターン系列を外部入力
端子から入力する。
定できない各記憶素子の出力の故障信号値にそれぞれ固
有初期値を割り当て、仮定した縮退故障とは逆の論理値
を発生させる第１の入力パターン系列とともに、正常信
号値０と固有初期値の組み合わせ、及び正常信号値１と
固有初期値の組み合わせが外部出力端子まで伝搬するよ
うなそれぞれ第２と第３の入力パターン系列を外部入力
端子から入力する。
外部入力端子から入力された第２の入力パターン系列は
正常信号値０と固有初期値を、及び第３の入力パターン
系列は正常信号値１と固有初期値をそれぞれ外部出力端
子まで伝搬するので、第１の入力パターン系列と第２の
入力パターン系列、および第１の入力パターンと第３の
入力パターン系列による出力結果のうちいずれかが故障
の影響を表わすことになり、固有初期値が信号値０であ
っても信号値１であっても故障の影響が外部出力端子で
観測でき、その故障を検出できる。
正常信号値０と固有初期値を、及び第３の入力パターン
系列は正常信号値１と固有初期値をそれぞれ外部出力端
子まで伝搬するので、第１の入力パターン系列と第２の
入力パターン系列、および第１の入力パターンと第３の
入力パターン系列による出力結果のうちいずれかが故障
の影響を表わすことになり、固有初期値が信号値０であ
っても信号値１であっても故障の影響が外部出力端子で
観測でき、その故障を検出できる。
以下この発明の一実施例を図について説明する。
第１図は本発明の故障検出方式の一例を示す構成図で、
図において、１はLSIを構成するすべての素子の信号線
の信号値を不定値Ｘに初期設定する初期値設定手段、２
は故障により信号値の定まる素子の出力と信号線の信号
値の合意操作を行なう含意操作手段、３は故障によるク
ロック入力端子にクロックが入らなくなる記憶素子を検
出する故障記憶素子検出手段、４は故障記憶素子検出手
段３によって検出された故障のある記憶素子の故障信号
値に固有初期値Xiを割り当てる固有初期値割当手段、５
は故障のある信号線の故障信号値に対して正常であると
したらその故障信号値とは逆の信号値がその信号線に出
力されるように入力パターン系列を生成する入力パター
ン系列生成手段、６は入力パターン系列生成手段５によ
って入力パターン系列が生成されたか否かを判定する入
力パターン系列生成判定手段、７は入力パターン系列が
生成された時、正常信号値／故障信号値の組合わせを外
部出力端子に伝搬するための伝搬入力パターン系列を生
成する伝搬入力パターン系列生成手段、８は伝搬入力パ
ターン系列が生成されたか否かを判定する伝搬入力パタ
ーン系列生成判定手段、９は伝搬入力パターン系列が生
成された時生成された伝搬入力パターン系列の信号値を
実際に外部入力端子に入力するクロックパルスに変換す
る信号値変換手段である。
図において、１はLSIを構成するすべての素子の信号線
の信号値を不定値Ｘに初期設定する初期値設定手段、２
は故障により信号値の定まる素子の出力と信号線の信号
値の合意操作を行なう含意操作手段、３は故障によるク
ロック入力端子にクロックが入らなくなる記憶素子を検
出する故障記憶素子検出手段、４は故障記憶素子検出手
段３によって検出された故障のある記憶素子の故障信号
値に固有初期値Xiを割り当てる固有初期値割当手段、５
は故障のある信号線の故障信号値に対して正常であると
したらその故障信号値とは逆の信号値がその信号線に出
力されるように入力パターン系列を生成する入力パター
ン系列生成手段、６は入力パターン系列生成手段５によ
って入力パターン系列が生成されたか否かを判定する入
力パターン系列生成判定手段、７は入力パターン系列が
生成された時、正常信号値／故障信号値の組合わせを外
部出力端子に伝搬するための伝搬入力パターン系列を生
成する伝搬入力パターン系列生成手段、８は伝搬入力パ
ターン系列が生成されたか否かを判定する伝搬入力パタ
ーン系列生成判定手段、９は伝搬入力パターン系列が生
成された時生成された伝搬入力パターン系列の信号値を
実際に外部入力端子に入力するクロックパルスに変換す
る信号値変換手段である。
また第２図はこの発明を適用した論理回路の入力パター
ン自動生成方式おいて扱う信号値を示している。Xiび
ｉは本発明において新たに導入された信号値であり、故
障によって出力信号値を決定できない記憶素子ｉの固有
初期値を表わす表図である。このXi及びｉは故障回路
にしか現われない信号値であり、不定値の一種ではある
が、この発明においてはその記憶素子ｉに固有の信号値
であるので、信号値０および１に準じた扱いをする。
ン自動生成方式おいて扱う信号値を示している。Xiび
ｉは本発明において新たに導入された信号値であり、故
障によって出力信号値を決定できない記憶素子ｉの固有
初期値を表わす表図である。このXi及びｉは故障回路
にしか現われない信号値であり、不定値の一種ではある
が、この発明においてはその記憶素子ｉに固有の信号値
であるので、信号値０および１に準じた扱いをする。
第３図は第２図で示した信号値の正常回路と故障回路で
の組合わせを示したものである。第３図において〇印は
正常信号値と故障信号値が異なる組合わせであり、以後
この組合わせ故障の影響と呼ぶ。また第３図において×
印は正常信号値と故障信号値が一致している組合わせで
あり、また、△印は不定値を含む組合わせであり、〇印
または×印のいずれにもなり得る可能性のある組合わせ
である。本発明における論理回路のテストデータ自動生
成方式においては、第３図に示す信号値の組合わせを扱
う。なお、以後の信号値の表現方法は、正常信号値／故
障信号値と表わすことにし、例えば正常回路の信号値が
0,故障回路の信号値が１の場合を0/1と表わす。
の組合わせを示したものである。第３図において〇印は
正常信号値と故障信号値が異なる組合わせであり、以後
この組合わせ故障の影響と呼ぶ。また第３図において×
印は正常信号値と故障信号値が一致している組合わせで
あり、また、△印は不定値を含む組合わせであり、〇印
または×印のいずれにもなり得る可能性のある組合わせ
である。本発明における論理回路のテストデータ自動生
成方式においては、第３図に示す信号値の組合わせを扱
う。なお、以後の信号値の表現方法は、正常信号値／故
障信号値と表わすことにし、例えば正常回路の信号値が
0,故障回路の信号値が１の場合を0/1と表わす。
第４図は第２図の信号値を扱う場合の２入力ANDゲート
の真理値を表わす表図、第５図は２入力Ｒゲートの真
理値を表わす表図、第６図はＮＴゲートの真理値を表
わす表図、第７図はＤラッチの真理値を表わす表図であ
る。
の真理値を表わす表図、第５図は２入力Ｒゲートの真
理値を表わす表図、第６図はＮＴゲートの真理値を表
わす表図、第７図はＤラッチの真理値を表わす表図であ
る。
次に本発明の動作を第８図に従って説明する。
第８図は、本発明による論理回路の入力パターン自動生
成方式の流れを示したものである。第８図において、初
期値設定手段１は正常回路及び故障回路におけるすべて
の素子の出力信号値と信号線の信号値及び外部入力端
子，外部出力端子の信号値を不定値Ｘに初期設定する
（ステッププF1）。また含意操作手段２は故障回路にお
いて故障により信号値の定まる素子の出力及び信号線の
信号値を決定していく（ステップF2））。故障記憶素子
検出手段３は故障回路において故障によりクロック入力
端子にクロックが入らず出力信号値を決定できなくなっ
た記憶素子があるかどうかを判断し、あるならステップ
F4へ，ないならステップF5へ行く（ステップF3）。固有
初期値割当手段４は故障回路において出力信号値を決定
できなくなった記憶素子ｉの出力故障信号値に固有初期
値Xiを割り当てる（ステップF4）。入力パターン系列生
成手段５は故障の存在する信号線の正常回路における信
号値が故障の縮退値と逆の信号値になるようにすなわち
０縮退故障が存在する信号線には正常信号値1,1縮退故
障が存在する信号線には正常信号値０となるように入力
パターン系列を求める（ステップF5）。入力パターン系
列生成判定手段６は入力パターン系列生成手段５によっ
て入力パターン系列が求まったならステップF7へ，求ま
らなかったらステップF10へ行く（ステップF6）。伝搬
入力パターン系列生成手段７は故障の影響が故障の存在
する信号線から外部出力端子まで伝搬するように伝搬入
力パターン系列を求める（ステップF7）。伝搬入力パタ
ーン系列生成判定手段８は伝搬入力パターン系列生成手
段７によって伝搬入力パターン系列が求まったならステ
ップF9へ，求まらなかったらステップF10へ行く（ステ
ップF8）。信号値変換手段９はステップF5及びステップ
F7において求めた入力パターン系列が故障を検出する入
力テストパターンであるので、外部クロック入力端子の
信号値を実際の信号値に変換し、テストデータ生成が成
功したとして終了する。ここで実際の信号値への変換と
は、第９図に示すように、外部クロック入力端子に入れ
るべきクロックがポジティブ・パルスの場合、生成され
た信号値が１の時はポジティブ・パルスが入り、生成さ
れた信号値が０の時はポジティブ・パルスが入らず、ま
た外部クロック入力端子に入れるべきクロックがネガテ
ィプ・パルスの場合、生成された信号値が０の時はネガ
ティブ・パルスが入り、生成された信号値が１の時はネ
ガティブ・パルスが入らないように変換することであ
る。またステップF10において故障を検出する入力パタ
ーンが求まらなかったので、入力パターン生成は失敗し
たとして終了する。
成方式の流れを示したものである。第８図において、初
期値設定手段１は正常回路及び故障回路におけるすべて
の素子の出力信号値と信号線の信号値及び外部入力端
子，外部出力端子の信号値を不定値Ｘに初期設定する
（ステッププF1）。また含意操作手段２は故障回路にお
いて故障により信号値の定まる素子の出力及び信号線の
信号値を決定していく（ステップF2））。故障記憶素子
検出手段３は故障回路において故障によりクロック入力
端子にクロックが入らず出力信号値を決定できなくなっ
た記憶素子があるかどうかを判断し、あるならステップ
F4へ，ないならステップF5へ行く（ステップF3）。固有
初期値割当手段４は故障回路において出力信号値を決定
できなくなった記憶素子ｉの出力故障信号値に固有初期
値Xiを割り当てる（ステップF4）。入力パターン系列生
成手段５は故障の存在する信号線の正常回路における信
号値が故障の縮退値と逆の信号値になるようにすなわち
０縮退故障が存在する信号線には正常信号値1,1縮退故
障が存在する信号線には正常信号値０となるように入力
パターン系列を求める（ステップF5）。入力パターン系
列生成判定手段６は入力パターン系列生成手段５によっ
て入力パターン系列が求まったならステップF7へ，求ま
らなかったらステップF10へ行く（ステップF6）。伝搬
入力パターン系列生成手段７は故障の影響が故障の存在
する信号線から外部出力端子まで伝搬するように伝搬入
力パターン系列を求める（ステップF7）。伝搬入力パタ
ーン系列生成判定手段８は伝搬入力パターン系列生成手
段７によって伝搬入力パターン系列が求まったならステ
ップF9へ，求まらなかったらステップF10へ行く（ステ
ップF8）。信号値変換手段９はステップF5及びステップ
F7において求めた入力パターン系列が故障を検出する入
力テストパターンであるので、外部クロック入力端子の
信号値を実際の信号値に変換し、テストデータ生成が成
功したとして終了する。ここで実際の信号値への変換と
は、第９図に示すように、外部クロック入力端子に入れ
るべきクロックがポジティブ・パルスの場合、生成され
た信号値が１の時はポジティブ・パルスが入り、生成さ
れた信号値が０の時はポジティブ・パルスが入らず、ま
た外部クロック入力端子に入れるべきクロックがネガテ
ィプ・パルスの場合、生成された信号値が０の時はネガ
ティブ・パルスが入り、生成された信号値が１の時はネ
ガティブ・パルスが入らないように変換することであ
る。またステップF10において故障を検出する入力パタ
ーンが求まらなかったので、入力パターン生成は失敗し
たとして終了する。
第10図，第11図，第12図及び第13図は第８図におけるス
テップF5において、故障の影響を発生するため、ある信
号線の信号値を目的信号値にしようとした場合に適用さ
れる規則を示したものである。第10図は２入力ANDゲー
トの場合であり、この出力の信号値を目的信号値１にし
た時は次の目的信号値はすべての入力の信号線において
目的信号値１となり、この出力の信号値を目的信号値０
にした時は次の目的信号値はいずれか１つの入力の信号
線において目的信号値０となる。第11図は２入力Ｒゲ
ートの場合であり、この出力の信号値を目的信号値０に
した時は次の目的信号値はすべての入力の信号線におい
て目的信号値０となり、この出力の信号値を目的信号値
１にした時は次の目的信号値はいずれか１つの入力の信
号線において目的信号値１となる。第12図はＮＴゲー
トの場合で、この出力の信号値が目的信号値１の時は次
の目的信号値は入力の信号線において目的信号値０、こ
の出力の信号値が目的信号値０の時は次の目的信号値は
入力の信号線において目的信号値１となる。第13図はＤ
ラッチの場合で、この出力の信号値が目的信号値０（ま
たは１）の時は、次の目的信号値はデータ入力（Ｄ入
力）の信号線において目的信号値０（または１）でかつ
クロック入力（Ｅ入力）の信号線において目的信号値１
となるか，あるいはクロック入力（Ｅ入力）の信号線に
おいて目的信号値０でかつ１周期前のＤラチの出力の信
号線において目的信号値０（または１）となる。第８図
におけるステップF5においては、第10図，第11図，第12
図及び第13図で示した規則が故障の存在する信号線から
外部入力端子に向って次々と適用されることにより、故
障の影響を発生する入力パターン系列が求まる。第14図
は、第10図，第11図，第12図及び第13図に示した規則が
次々と適用されて、故障の影響を発生する入力パターン
系列が求まった例を示している。
テップF5において、故障の影響を発生するため、ある信
号線の信号値を目的信号値にしようとした場合に適用さ
れる規則を示したものである。第10図は２入力ANDゲー
トの場合であり、この出力の信号値を目的信号値１にし
た時は次の目的信号値はすべての入力の信号線において
目的信号値１となり、この出力の信号値を目的信号値０
にした時は次の目的信号値はいずれか１つの入力の信号
線において目的信号値０となる。第11図は２入力Ｒゲ
ートの場合であり、この出力の信号値を目的信号値０に
した時は次の目的信号値はすべての入力の信号線におい
て目的信号値０となり、この出力の信号値を目的信号値
１にした時は次の目的信号値はいずれか１つの入力の信
号線において目的信号値１となる。第12図はＮＴゲー
トの場合で、この出力の信号値が目的信号値１の時は次
の目的信号値は入力の信号線において目的信号値０、こ
の出力の信号値が目的信号値０の時は次の目的信号値は
入力の信号線において目的信号値１となる。第13図はＤ
ラッチの場合で、この出力の信号値が目的信号値０（ま
たは１）の時は、次の目的信号値はデータ入力（Ｄ入
力）の信号線において目的信号値０（または１）でかつ
クロック入力（Ｅ入力）の信号線において目的信号値１
となるか，あるいはクロック入力（Ｅ入力）の信号線に
おいて目的信号値０でかつ１周期前のＤラチの出力の信
号線において目的信号値０（または１）となる。第８図
におけるステップF5においては、第10図，第11図，第12
図及び第13図で示した規則が故障の存在する信号線から
外部入力端子に向って次々と適用されることにより、故
障の影響を発生する入力パターン系列が求まる。第14図
は、第10図，第11図，第12図及び第13図に示した規則が
次々と適用されて、故障の影響を発生する入力パターン
系列が求まった例を示している。
このようにして０縮退故障が生じている信号線に対し、
正常の信号線であるとした場合に信号値１が出力される
ような外部入力端子に入力される信号値が求められる。
正常の信号線であるとした場合に信号値１が出力される
ような外部入力端子に入力される信号値が求められる。
第15図，第16図及び第17図は第８図におけるステップF7
において、故障の影響が素子の入力に伝搬した時、その
故障の影響をその素子の出力に伝搬するために選ぶ目的
信号線と目的信号値の規則を示している。第15図は故障
の影響がANDゲートの入力に伝搬した場合で、そのANDゲ
ートの他の入力を目的信号線とし各々の目的信号値を1/
1にすることにより、故障の影響はそのANDゲートの入力
から出力へ伝搬する。第16図は故障の影響がＲゲート
の入力に伝搬した場合で、そのＲゲートの他の入力を
目的信号線とし各々の目的信号値を0/0にすることによ
り、故障の影響はそのＲゲートの入力から出力へ伝搬
する。第17図（ａ）は故障の影響がＤラッチのＤ入力に
伝搬した場合で、Ｅ入力を目的信号線とし目的信号値1/
1とすることにより、故障の影響はＤラッチの出力に伝
搬する。第17図（ｂ）はＤラッチのＥ入力に故障の影響
0/1（正常回路ではクロックが入らず故障回路ではクロ
ックが入る）が伝搬した場合で、故障の影響が伝搬した
周期より１周期前においてそのＤラッチの出力の信号線
を目的信号線としその目的信号値を0/0（あるは1/1）と
し、故障の影響が伝搬した周期において目的信号線Ｄ入
力に目的信号値1/1（あるいは0/0）とすることにより、
故障の影響が伝搬した周期においてＤラッチの出力信号
値は、正常回路においてはクロックが入らないので信号
値０（あるいは１）となり故障回路においてはクロック
が入るので信号値１（あるいは０）となり、故障の影響
が0/1（あるいは1/0）となって、Ｄラッチの出力に伝搬
する。第17図（ｃ）はＤラッチのＥ入力に故障の影響1/
0（正常回路ではクロックが入るが故障回路ではクロッ
クが入らない）が伝搬した場合であり、故障回路におい
てはＤラッチの出力信号値を決定することができない。
この場合は、第８図におけるステップF4におてこのＤラ
ッチｉの出力にあらかじめ固有初期値Xiが与えられてい
るので、故障の伝搬した周期において目的信号線Ｄ力に
目的信号値0/X（あるいは1/X）、故障の伝搬した次の周
期で目的信号線Ｅ入力に目的信号値1/0でかつ目的信号
線Ｄ入力に目的信号値1/X（あるいは0/X）とすることに
より、Ｄラッチｉの出力は故障の伝搬した周期において
0/Xi（あるいは1/Xi）、故障の伝搬した次の周期におい
て1/Xi（あるいは0/Xi）の故障の影響となって伝搬す
る。この２つの故障の影響を両方とも外部出力端子まで
伝搬させれば、実際の回路においてXiが信号値０であっ
ても１であってもどちらかが故障の影響となり、外部出
力端子で観測できる。第８図におけるステップF7におい
ては、故障の影響を伝搬するための第15図，第16図及び
第17図で示した規則，及びその目的信号値を得るための
第10図，第11図，第12図及び第13図で示した規則が、故
障の存在する信号線から外部出力端子に向かって次々と
適用されることにより、故障の影響を外部出力端子まで
伝搬する入力パターン系列が求まる。第18図は、第10
図，第11図，第12図，第13図，第15図，第16図及び第17
図で示した規則が次々と適用され、故障の影響を外部出
力端子まで伝搬する入力パターン系列が求まった例であ
る。この例では、故障回路においては故障によってＤラ
ッチ３の出力信号値を決定することはできないが、Ｄラ
ッチ３の固有初期値X3は実際の回路では信号値０または
１のどちらかであり、外部出力端子に伝搬した0/X3また
は1/X3のどちらかは必ず故障の影響になるので、ここで
求めた入力テストパターン系列によって、この故障は外
部出力端子で必ず検出できる。
において、故障の影響が素子の入力に伝搬した時、その
故障の影響をその素子の出力に伝搬するために選ぶ目的
信号線と目的信号値の規則を示している。第15図は故障
の影響がANDゲートの入力に伝搬した場合で、そのANDゲ
ートの他の入力を目的信号線とし各々の目的信号値を1/
1にすることにより、故障の影響はそのANDゲートの入力
から出力へ伝搬する。第16図は故障の影響がＲゲート
の入力に伝搬した場合で、そのＲゲートの他の入力を
目的信号線とし各々の目的信号値を0/0にすることによ
り、故障の影響はそのＲゲートの入力から出力へ伝搬
する。第17図（ａ）は故障の影響がＤラッチのＤ入力に
伝搬した場合で、Ｅ入力を目的信号線とし目的信号値1/
1とすることにより、故障の影響はＤラッチの出力に伝
搬する。第17図（ｂ）はＤラッチのＥ入力に故障の影響
0/1（正常回路ではクロックが入らず故障回路ではクロ
ックが入る）が伝搬した場合で、故障の影響が伝搬した
周期より１周期前においてそのＤラッチの出力の信号線
を目的信号線としその目的信号値を0/0（あるは1/1）と
し、故障の影響が伝搬した周期において目的信号線Ｄ入
力に目的信号値1/1（あるいは0/0）とすることにより、
故障の影響が伝搬した周期においてＤラッチの出力信号
値は、正常回路においてはクロックが入らないので信号
値０（あるいは１）となり故障回路においてはクロック
が入るので信号値１（あるいは０）となり、故障の影響
が0/1（あるいは1/0）となって、Ｄラッチの出力に伝搬
する。第17図（ｃ）はＤラッチのＥ入力に故障の影響1/
0（正常回路ではクロックが入るが故障回路ではクロッ
クが入らない）が伝搬した場合であり、故障回路におい
てはＤラッチの出力信号値を決定することができない。
この場合は、第８図におけるステップF4におてこのＤラ
ッチｉの出力にあらかじめ固有初期値Xiが与えられてい
るので、故障の伝搬した周期において目的信号線Ｄ力に
目的信号値0/X（あるいは1/X）、故障の伝搬した次の周
期で目的信号線Ｅ入力に目的信号値1/0でかつ目的信号
線Ｄ入力に目的信号値1/X（あるいは0/X）とすることに
より、Ｄラッチｉの出力は故障の伝搬した周期において
0/Xi（あるいは1/Xi）、故障の伝搬した次の周期におい
て1/Xi（あるいは0/Xi）の故障の影響となって伝搬す
る。この２つの故障の影響を両方とも外部出力端子まで
伝搬させれば、実際の回路においてXiが信号値０であっ
ても１であってもどちらかが故障の影響となり、外部出
力端子で観測できる。第８図におけるステップF7におい
ては、故障の影響を伝搬するための第15図，第16図及び
第17図で示した規則，及びその目的信号値を得るための
第10図，第11図，第12図及び第13図で示した規則が、故
障の存在する信号線から外部出力端子に向かって次々と
適用されることにより、故障の影響を外部出力端子まで
伝搬する入力パターン系列が求まる。第18図は、第10
図，第11図，第12図，第13図，第15図，第16図及び第17
図で示した規則が次々と適用され、故障の影響を外部出
力端子まで伝搬する入力パターン系列が求まった例であ
る。この例では、故障回路においては故障によってＤラ
ッチ３の出力信号値を決定することはできないが、Ｄラ
ッチ３の固有初期値X3は実際の回路では信号値０または
１のどちらかであり、外部出力端子に伝搬した0/X3また
は1/X3のどちらかは必ず故障の影響になるので、ここで
求めた入力テストパターン系列によって、この故障は外
部出力端子で必ず検出できる。
なお、上記実施例では本発明をＤラッチに適用した場合
を説明したが、このをＤラッチ以外の記憶素子にも適用
できることは明らかである。また、上記実施例ではソフ
トウェアによる実施例を示したが、この方式をハードウ
ェア装置を用いて実施することも可能である。
を説明したが、このをＤラッチ以外の記憶素子にも適用
できることは明らかである。また、上記実施例ではソフ
トウェアによる実施例を示したが、この方式をハードウ
ェア装置を用いて実施することも可能である。
以上説明したようにこの発明は集積回路の信号線に仮定
された縮退故障（以下仮定縮退故障と称す）の影響によ
り出力値が決定できない集積回路内の記憶素子に０また
は１を表す固有初期値を割り当てる固有初期値割当手段
と、仮定縮退故障とは逆の論理値を発生させる第１の入
力パターン系列を生成する入力パターン系列生成手段
と、集積回路が正常であるとした場合の記憶素子の出力
値０を生成するとともに、この出力値０とこの記憶素子
に割当てられた固有初期値とを外部出力端子に伝搬させ
る第２の入力パターン系列、そして同じく集積回路が正
常であるとした場合の記憶素子の出力値１を生成すると
ともに、この出力値１と固有初期値を外部出力端子に伝
搬させる第３の入力パターン系列を生成する伝搬入力パ
ターン系列生成手段とを備え、第１と第２の入力パター
ン系列による外部出力端子での出力結果、および第１と
第３の入力パターン系列による外部出力端子での出力結
果のうちいずれかを故障の影響として捉えて集積回路の
故障を検出するように構成したので、外部出力端子やゲ
ート数を増加せずに故障の影響を外部出力端子に伝搬す
ることができ高い故障検出率を確保できる効果がある。
された縮退故障（以下仮定縮退故障と称す）の影響によ
り出力値が決定できない集積回路内の記憶素子に０また
は１を表す固有初期値を割り当てる固有初期値割当手段
と、仮定縮退故障とは逆の論理値を発生させる第１の入
力パターン系列を生成する入力パターン系列生成手段
と、集積回路が正常であるとした場合の記憶素子の出力
値０を生成するとともに、この出力値０とこの記憶素子
に割当てられた固有初期値とを外部出力端子に伝搬させ
る第２の入力パターン系列、そして同じく集積回路が正
常であるとした場合の記憶素子の出力値１を生成すると
ともに、この出力値１と固有初期値を外部出力端子に伝
搬させる第３の入力パターン系列を生成する伝搬入力パ
ターン系列生成手段とを備え、第１と第２の入力パター
ン系列による外部出力端子での出力結果、および第１と
第３の入力パターン系列による外部出力端子での出力結
果のうちいずれかを故障の影響として捉えて集積回路の
故障を検出するように構成したので、外部出力端子やゲ
ート数を増加せずに故障の影響を外部出力端子に伝搬す
ることができ高い故障検出率を確保できる効果がある。
第１図は本発明の一実施例を示す構成図、第２図は本発
明における論理回路のチストデータ自動生成方式におい
て扱う信号値の表図、第３図は正常信号値と故障信号値
の組合わせを表わす表図、第４図は２入力ANDゲートの
真理値を表わす表図、第５図は２入力ORゲートの真理値
を表わす表図、第６図はＴゲートの真理値を表わす表
図、第７図はＤラッチの真理値を表わす表図、第８図は
本発明の動作の流れを示す図、第９図は入力信号値を実
際の信号値に変換する変換表を表わす表図、第10図は２
入力ANDゲートの出力の信号線の目的信号値から次の目
的信号値を得る規則を示した図、第11図は２入力Ｒゲ
ートの出力の信号線の目的信号値から次の目的信号値を
得る規則を示した図，第12図はＮＴゲートの出力の信
号線の目的信号値から次の目的信号値を得る規則を示し
た図、第13図はＤラッチの出力の信号線の目的信号値か
ら次の目的信号値を得る規則を示した図、第14図は故障
の影響を発生する入力パターン系列を求めた例、第15図
はANDゲートの入力に故障の影響が伝搬した時の次の目
的信号値を得る規則を示した図、第16図はＲゲートの
入力に故障の影響が伝搬した時の次の目的信号値を得る
規則を示した図、第17図はＤラッチの入力に故障の影響
が伝搬した時の次の目的信号値を得る規則を示した図、
第18図は故障の影響を外部出力端子まで伝搬する入力パ
ターン系列を求めた例を示す図、第19図は縮退故障の例
を示した図、第20図は従来の論理シュミュレーションで
扱われる信号値を表わす表図、第21図は従来の故障を検
出する方法を示した図、第22図は従来においてＤラッチ
の出力が故障により決定できないことを示すための図で
ある。 １……初期値設定手段、２……含意操作手段、３……故
障記憶素子検出手段、４……固有初期値割当手段、５…
…入力パターン系列生成手段、６……入力パターン系列
生成判定手段、７……伝搬入力パターン系列生成手段、
８……伝搬入力パターン系列生成判定手段、９……信号
値変換手段。
明における論理回路のチストデータ自動生成方式におい
て扱う信号値の表図、第３図は正常信号値と故障信号値
の組合わせを表わす表図、第４図は２入力ANDゲートの
真理値を表わす表図、第５図は２入力ORゲートの真理値
を表わす表図、第６図はＴゲートの真理値を表わす表
図、第７図はＤラッチの真理値を表わす表図、第８図は
本発明の動作の流れを示す図、第９図は入力信号値を実
際の信号値に変換する変換表を表わす表図、第10図は２
入力ANDゲートの出力の信号線の目的信号値から次の目
的信号値を得る規則を示した図、第11図は２入力Ｒゲ
ートの出力の信号線の目的信号値から次の目的信号値を
得る規則を示した図，第12図はＮＴゲートの出力の信
号線の目的信号値から次の目的信号値を得る規則を示し
た図、第13図はＤラッチの出力の信号線の目的信号値か
ら次の目的信号値を得る規則を示した図、第14図は故障
の影響を発生する入力パターン系列を求めた例、第15図
はANDゲートの入力に故障の影響が伝搬した時の次の目
的信号値を得る規則を示した図、第16図はＲゲートの
入力に故障の影響が伝搬した時の次の目的信号値を得る
規則を示した図、第17図はＤラッチの入力に故障の影響
が伝搬した時の次の目的信号値を得る規則を示した図、
第18図は故障の影響を外部出力端子まで伝搬する入力パ
ターン系列を求めた例を示す図、第19図は縮退故障の例
を示した図、第20図は従来の論理シュミュレーションで
扱われる信号値を表わす表図、第21図は従来の故障を検
出する方法を示した図、第22図は従来においてＤラッチ
の出力が故障により決定できないことを示すための図で
ある。 １……初期値設定手段、２……含意操作手段、３……故
障記憶素子検出手段、４……固有初期値割当手段、５…
…入力パターン系列生成手段、６……入力パターン系列
生成判定手段、７……伝搬入力パターン系列生成手段、
８……伝搬入力パターン系列生成判定手段、９……信号
値変換手段。
Claims (1)
- 【請求項１】集積回路の信号線に仮定された縮退故障
（以下、仮定縮退故障と称す））の影響を上記集積回路
の外部出力端子に伝搬させる入力パターン系列を生成
し、上記入力パターン系列を上記集積回路の外部入力端
子に入力することにより上記集積回路の故障を検出する
集積回路の故障検出方式において、 上記仮定縮退故障の影響により出力値が決定できない上
記集積回路内の記憶素子に０または１を表す固有初期値
を割り当てる固有初期値割当手段と、 上記仮定縮退故障の仮定された信号線に上記仮定縮退故
障とは逆の論理値を発生させる第１の入力パターン系列
を生成する入力パターン系列生成手段と、 上記第１の入力パターン系列を入力した際に上記集積回
路が正常であるとした場合の上記記憶素子の出力値０を
生成するとともに、この出力値０と上記固有初期値とを
上記外部出力端子に伝搬させる第２の入力パターン系
列、および上記第１の入力パターン系列を入力した際に
上記集積回路が正常であるとした場合の上記記憶素子の
出力値１を生成するとともに、この出力値１と上記固有
初期値を上記記憶素子の出力値１を生成するとともに、
この出力値１と上記固有初期値を上記外部出力端子に伝
搬させる第３の入力パターン系列を生成する伝搬入力パ
ターン系列生成手段とを備え、 上記第１と第２の入力パターン系列とを上記外部入力端
子に入力して上記外部出力端子に出力される出力結果、
および上記第１と第３の入力パターン系列とを上記外部
入力端子に入力して上記外部出力端子に出力される出力
結果のうちいずれかを故障の影響として捉えて集積回路
の故障を検出することを特徴とする集積回路の故障検出
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61141875A JPH0718912B2 (ja) | 1986-06-18 | 1986-06-18 | 集積回路の故障検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61141875A JPH0718912B2 (ja) | 1986-06-18 | 1986-06-18 | 集積回路の故障検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6324173A JPS6324173A (ja) | 1988-02-01 |
| JPH0718912B2 true JPH0718912B2 (ja) | 1995-03-06 |
Family
ID=15302193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61141875A Expired - Fee Related JPH0718912B2 (ja) | 1986-06-18 | 1986-06-18 | 集積回路の故障検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0718912B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0829492A (ja) * | 1994-07-14 | 1996-02-02 | Mitsubishi Electric Corp | 故障シミュレーション方法 |
-
1986
- 1986-06-18 JP JP61141875A patent/JPH0718912B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6324173A (ja) | 1988-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Cheng | Transition fault testing for sequential circuits | |
| US5291495A (en) | Method for designing a scan path for a logic circuit and testing of the same | |
| McCluskey et al. | Design for autonomous test | |
| JP2746804B2 (ja) | 集積回路試験方法および集積回路試験装置 | |
| US20070101216A1 (en) | Method to locate logic errors and defects in digital circuits | |
| EP0240719B1 (en) | Shift register latch arrangement for enhanced testability in differential cascode voltage switch circuit | |
| EP0509440B1 (en) | Apparatus for generating test pattern for sequential logic circuit of integrated circuit and method thereof | |
| Bouricius et al. | Algorithms for detection of faults in logic circuits | |
| Wadsack | Fault coverage in digital integrated circuits | |
| EP0010599B1 (en) | Shift register latch circuit operable as a d-type edge trigger and counter comprising a plurality of such latch circuits | |
| JPH02300826A (ja) | 検査システムの動作方法 | |
| Aitken et al. | Better models or better algorithms? Techniques to improve fault diagnosis | |
| US5365528A (en) | Method for testing delay faults in non-scan sequential circuits | |
| US4045736A (en) | Method for composing electrical test patterns for testing ac parameters in integrated circuits | |
| JPH0440113A (ja) | フリップフロップ回路及び半導体集積回路 | |
| JPH0718912B2 (ja) | 集積回路の故障検出方式 | |
| US6105156A (en) | LSI tester for use in LSI fault analysis | |
| US7461307B2 (en) | System and method for improving transition delay fault coverage in delay fault tests through use of an enhanced scan flip-flop | |
| US4727313A (en) | Fault simulation for differential cascode voltage switches | |
| Mahlstedt et al. | Simulation of non-classical faults on the gate level-the fault simulator COMSIM | |
| JPH0664125B2 (ja) | スプリアス信号の自動的抑制を伴う回路内検査方法 | |
| US5341314A (en) | Method for generating a test to detect differences between integrated circuits | |
| JP2773148B2 (ja) | テスト容易化回路設計方法 | |
| Hsu et al. | A simulator for at-speed robust testing of path delay faults in combinational circuits | |
| Cheng | Test generation for delay faults in non-scan and partial scan sequential circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |