JPH0719011Y2 - 電源監視装置 - Google Patents
電源監視装置Info
- Publication number
- JPH0719011Y2 JPH0719011Y2 JP462989U JP462989U JPH0719011Y2 JP H0719011 Y2 JPH0719011 Y2 JP H0719011Y2 JP 462989 U JP462989 U JP 462989U JP 462989 U JP462989 U JP 462989U JP H0719011 Y2 JPH0719011 Y2 JP H0719011Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- fet
- turned
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【考案の詳細な説明】 <産業上の利用分野> 本考案は+Ev電源と−Ev電源の供給停止を監視する回路
に関するものである。
に関するものである。
<従来の技術> 第2図に従来の電源監視装置を示す。第2図において、
a点は+Ev電源(例えば+5v電源),b点は−Ev電源(例
えば−5v電源)に接続されている。そして±5v電源は、
ヒューズ1,2を介して図示しない電子回路にエネルギー
を供給する。
a点は+Ev電源(例えば+5v電源),b点は−Ev電源(例
えば−5v電源)に接続されている。そして±5v電源は、
ヒューズ1,2を介して図示しない電子回路にエネルギー
を供給する。
ここでブロックB1はヒューズ1の溶断を監視し、ブロッ
クB2は−5v電源の電圧を監視し、ブロックB3はヒューズ
2の溶断を監視している。
クB2は−5v電源の電圧を監視し、ブロックB3はヒューズ
2の溶断を監視している。
ブロックB1について説明を加えると、ヒューズ1が正常
な場合、トランジスタTr2はオンとなるので、トランジ
スタTr1はオフとなり、警報信号SOとしてオフ信号(正
常)を出力する。一方、ヒューズ1が溶断するとトラン
ジスタTr2にはベース電流が流れないのでオフとなる。
従ってトランジスタTr1には+5vからベース電流が流れ
るのでTr1はオンとなり、警報信号SOとしてオン信号
(異常)を出力する。
な場合、トランジスタTr2はオンとなるので、トランジ
スタTr1はオフとなり、警報信号SOとしてオフ信号(正
常)を出力する。一方、ヒューズ1が溶断するとトラン
ジスタTr2にはベース電流が流れないのでオフとなる。
従ってトランジスタTr1には+5vからベース電流が流れ
るのでTr1はオンとなり、警報信号SOとしてオン信号
(異常)を出力する。
ブロックB2について説明を加えると、−5v電源が正常な
場合、抵抗r6によりトランジスタTr3のベース電位が引
下げられるのでTr3はオフとなる。即ち警報信号SOとし
てオフ信号(正常)を出力する。一方、−5v電源が供給
停止となりOvになると、トランジスタTr3のベース電位
は上昇し、抵抗r5を介してベース電流が流れるためTr3
はオンとなる。即ち警報信号SOとしてオン信号(異常)
を出力する。
場合、抵抗r6によりトランジスタTr3のベース電位が引
下げられるのでTr3はオフとなる。即ち警報信号SOとし
てオフ信号(正常)を出力する。一方、−5v電源が供給
停止となりOvになると、トランジスタTr3のベース電位
は上昇し、抵抗r5を介してベース電流が流れるためTr3
はオンとなる。即ち警報信号SOとしてオン信号(異常)
を出力する。
ブロックB3について説明を加えると、ヒューズ2が正常
な場合、トランジスタTr4はオフとなり、ヒューズ2が
溶断するとTr4はオンとなる。
な場合、トランジスタTr4はオフとなり、ヒューズ2が
溶断するとTr4はオンとなる。
<考案が解決しようとする課題> 以上のような従来の電源監視装置において+5v電源を見
ると、ヒューズ1の溶断は監視しているが、+5v電源の
供給停止については監視していない。
ると、ヒューズ1の溶断は監視しているが、+5v電源の
供給停止については監視していない。
本考案の目的は、+Ev電源と−Ev電源の両電源の供給停
止を監視できる電源監視装置を提供することである。
止を監視できる電源監視装置を提供することである。
<課題を解決するための手段> 本考案は、上記課題を解決するために +Ev電源と−Ev電源の供給停止を監視する装置におい
て、 前記監視対象の2つの電源電圧間を分圧する抵抗分圧手
段(R1,R2)と、 この抵抗分圧手段の分圧電圧をベースに導入し、エミッ
タを−Ev電源に接続するトランジスタと、 このトランジスタのコレクにカソードが接続され、抵抗
(R3)を介して共通電位にアノードが接続されたダイオ
ードと、 このダイオードのアノードにゲートが接続され、ソース
が共通電位に接続され、ドレインから警報信号を出力す
る電界効果型トランジスタ(以下単にFETと記す)と、
かなる手段を講じたものである。
て、 前記監視対象の2つの電源電圧間を分圧する抵抗分圧手
段(R1,R2)と、 この抵抗分圧手段の分圧電圧をベースに導入し、エミッ
タを−Ev電源に接続するトランジスタと、 このトランジスタのコレクにカソードが接続され、抵抗
(R3)を介して共通電位にアノードが接続されたダイオ
ードと、 このダイオードのアノードにゲートが接続され、ソース
が共通電位に接続され、ドレインから警報信号を出力す
る電界効果型トランジスタ(以下単にFETと記す)と、
かなる手段を講じたものである。
<作用> 抵抗分圧回路(R1,R2)により、2つの電源電圧の分圧
電圧を取出し、2つの電源が正常な時はトランジスタは
オンとなり、FETのゲートに逆バイアスがかかるのでオ
フ信号(正常)が出力される。一方、2つの電源のどち
らかが供給停止になるとFETのゲートに加えられていた
逆バイアスが消失し、FETからオン信号が出力される。
電圧を取出し、2つの電源が正常な時はトランジスタは
オンとなり、FETのゲートに逆バイアスがかかるのでオ
フ信号(正常)が出力される。一方、2つの電源のどち
らかが供給停止になるとFETのゲートに加えられていた
逆バイアスが消失し、FETからオン信号が出力される。
<実施例> 以下、図面に用いて本考案を詳しく説明する。
第1図は第2図のブロックB2に相当する部分のみを描い
たものである。本考案においてはヒューズの溶断を監視
する構成については特に限定するものでなく(従って第
2図のブロックB1,B3の図示は省略)、+Evと−Evの両
方の供給低位を同時に監視できる構成に特徴がある。
たものである。本考案においてはヒューズの溶断を監視
する構成については特に限定するものでなく(従って第
2図のブロックB1,B3の図示は省略)、+Evと−Evの両
方の供給低位を同時に監視できる構成に特徴がある。
第1図において、+5vと−5vは監視対象の電源電圧であ
る。抵抗R1とR2は、抵抗分圧器を構成し+5vと−5vの間
に設けられる。この分圧電圧はトランジスタQ1のヘッド
に導かれ、Q1のエミッタは−5v電源ラインに接続され
る。このQ1のコレクタはダイオードD1のカソードを介し
てFET Q2のゲートに接続される。ダイオードD1のアノー
ド側即ちFET Q2のゲートは抵抗R3を介して共通電位に接
続される。FET Q2のソースは共通電位に接続され、Q2の
ドレインから警報信号SOが取出される。
る。抵抗R1とR2は、抵抗分圧器を構成し+5vと−5vの間
に設けられる。この分圧電圧はトランジスタQ1のヘッド
に導かれ、Q1のエミッタは−5v電源ラインに接続され
る。このQ1のコレクタはダイオードD1のカソードを介し
てFET Q2のゲートに接続される。ダイオードD1のアノー
ド側即ちFET Q2のゲートは抵抗R3を介して共通電位に接
続される。FET Q2のソースは共通電位に接続され、Q2の
ドレインから警報信号SOが取出される。
第1図装置の動作を要約すると、FET素子(Q2)は、ゲ
ート・ソース間に電位差がなくてもドレイン・ソース間
にIDSSと言う電流を流すことができる。つまりゲート・
ソース間に電位差がない期間、FETはオン信号をドレイ
ンから出力する。これを利用して本考案は、±Evが正常
に供給されている期間は、FET Q2に逆バイアスをかけて
FET Q2をオフとし(正常)、±Evのどちから一方あるい
は両方が供給されなくなった期間はFET Q2のゲート・ソ
ース間の電位差をOvとして、FET Q2をオン状態(異常)
にしたものである。
ート・ソース間に電位差がなくてもドレイン・ソース間
にIDSSと言う電流を流すことができる。つまりゲート・
ソース間に電位差がない期間、FETはオン信号をドレイ
ンから出力する。これを利用して本考案は、±Evが正常
に供給されている期間は、FET Q2に逆バイアスをかけて
FET Q2をオフとし(正常)、±Evのどちから一方あるい
は両方が供給されなくなった期間はFET Q2のゲート・ソ
ース間の電位差をOvとして、FET Q2をオン状態(異常)
にしたものである。
以下詳細に動作説明を行なう。+5vと−5vが2つの電源
から正常に供給されている期間、抵抗分圧器(R1,R2)
の分圧電圧はトランジスタQ1をオンとするレベルに設定
されている。Q1がオンであると、共通電位→R3→D1→Q1
→−5vの経路で電流が流れるので、抵抗R3に電圧降下が
生じる。従って、FET Q2のゲート電位がソース電位より
低くなるので逆バイアスとなり、FET Q2はオフとなる。
即ち、警報信号SOとしてオフ信号(正常)を出力する。
から正常に供給されている期間、抵抗分圧器(R1,R2)
の分圧電圧はトランジスタQ1をオンとするレベルに設定
されている。Q1がオンであると、共通電位→R3→D1→Q1
→−5vの経路で電流が流れるので、抵抗R3に電圧降下が
生じる。従って、FET Q2のゲート電位がソース電位より
低くなるので逆バイアスとなり、FET Q2はオフとなる。
即ち、警報信号SOとしてオフ信号(正常)を出力する。
次に+5vと−5vの一方、または両方が2つの電源から供
給されなくなると抵抗R3に電流は流れなくなる。その結
果、FET Q2のゲート・ソース間の電位差はなくなるの
で、FET Q2はオン状態となる。従って、警報信号SOとし
てオン信号(異常)を出力する。
給されなくなると抵抗R3に電流は流れなくなる。その結
果、FET Q2のゲート・ソース間の電位差はなくなるの
で、FET Q2はオン状態となる。従って、警報信号SOとし
てオン信号(異常)を出力する。
説明を加える。
(1)+5v電源=0v,−5v電源=−5vの場合 トランジスタQ1のベース電流が流れないのでQ1はオフと
なり、抵抗R3には電流が流れない。即ちFET Q2のゲート
とソースは同電位である。
なり、抵抗R3には電流が流れない。即ちFET Q2のゲート
とソースは同電位である。
(2)+5v電源=0v,−5v電源=−0vの場合 この場合も上記(1)の場合と同様にトランジスタQイ
はオフとなり抵抗R3に電流は流れない。
はオフとなり抵抗R3に電流は流れない。
(3)+5v電源=5v,−5v電源=−0vの場合 この場合、トランジスタQ1にベース電流が流れQ1はオン
となるが、トランジスタQ1のコウレクタ・エミッタは共
に共通電位であるため抵抗R3に電流は流れない。
となるが、トランジスタQ1のコウレクタ・エミッタは共
に共通電位であるため抵抗R3に電流は流れない。
第1図では図示しないが警報信号SOは、制御装置に導か
れる。通常、制御装置は第1図の±5v電源と異なる系統
の電源を持ち(但し共通電位は第1図と同じ)、±5v電
源の監視を行なう。補足すると制御装置は導入したFET
Q2のドレインからのラインにプルアップ抵抗(図示せ
ず)とプルダウン抵抗(図示せず)を接続し、警報信号
がオフ信号の場合は“HIGH"レベルとして受信し、オン
信号の場合は“LOW"レベルとして受信している。
れる。通常、制御装置は第1図の±5v電源と異なる系統
の電源を持ち(但し共通電位は第1図と同じ)、±5v電
源の監視を行なう。補足すると制御装置は導入したFET
Q2のドレインからのラインにプルアップ抵抗(図示せ
ず)とプルダウン抵抗(図示せず)を接続し、警報信号
がオフ信号の場合は“HIGH"レベルとして受信し、オン
信号の場合は“LOW"レベルとして受信している。
<本考案の効果> 以上述べたように本考案によれば従来では監視できなか
った+5v電源の供給停止を監視することができる。
った+5v電源の供給停止を監視することができる。
第1図は本考案に係る電源監視装置の要部構成例を示す
図、第2図は従来例を示す図である。 R1〜R3…抵抗、Q1…トランジスタ、Q2…FET、D1…ダイ
オード。
図、第2図は従来例を示す図である。 R1〜R3…抵抗、Q1…トランジスタ、Q2…FET、D1…ダイ
オード。
Claims (1)
- 【請求項1】+Ev電源と−Ev電源の供給停止を監視する
装置において、 前記監視対象の2つの電源電圧間を分圧する抵抗分圧手
段(R1,R2)と、 この抵抗分圧手段の分圧電圧をベースに導入し、エミッ
タを−Ev電源に接続するトランジスタと、 このトランジスタのコレクタにカソードが接続され、抵
抗(R3)を介して共通電位にアノードが接続されたダイ
オードと、 このダイオードのアノードにゲートが接続され、ソース
が共通電位に接続され、ドレインから警報信号を出力す
る電界効果型トランジスタ(以下単にFETと記す)と、 を備えた電源監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP462989U JPH0719011Y2 (ja) | 1989-01-19 | 1989-01-19 | 電源監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP462989U JPH0719011Y2 (ja) | 1989-01-19 | 1989-01-19 | 電源監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0295873U JPH0295873U (ja) | 1990-07-31 |
| JPH0719011Y2 true JPH0719011Y2 (ja) | 1995-05-01 |
Family
ID=31207308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP462989U Expired - Lifetime JPH0719011Y2 (ja) | 1989-01-19 | 1989-01-19 | 電源監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719011Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010210238A (ja) * | 2009-03-06 | 2010-09-24 | Renesas Electronics Corp | プローブカード、それを備えた半導体検査装置及びプローブカードのヒューズチェック方法 |
-
1989
- 1989-01-19 JP JP462989U patent/JPH0719011Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0295873U (ja) | 1990-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4280418B2 (ja) | ダイオードをシミュレーションする回路 | |
| JPH0734022B2 (ja) | 電流検出回路 | |
| JPH0257677B2 (ja) | ||
| JP4070654B2 (ja) | 半導体集積回路装置 | |
| JP2004364280A (ja) | 線形および飽和領域で動作可能なパワーmosfet用電流センス | |
| KR100213845B1 (ko) | 집적 전원 공급 모니터회로 | |
| EP0238803B1 (en) | Stabilized power-supply circuit | |
| JPH07271459A (ja) | 直流電源給電回路 | |
| JP2001141572A (ja) | マイクロコンピュータおよびチップ温度検出方法 | |
| GB2229875A (en) | Switching circuits | |
| US4712056A (en) | Signalling circuit | |
| JPH07271460A (ja) | 直流電源給電回路 | |
| JPH0142054Y2 (ja) | ||
| JPH07120508A (ja) | バッテリアラーム検出回路 | |
| JPH0729705Y2 (ja) | 異常電圧保護装置 | |
| JP7414035B2 (ja) | 電源システム及び電源装置 | |
| JPH0628708Y2 (ja) | 断線検出装置 | |
| JPH0449706Y2 (ja) | ||
| JPH04295774A (ja) | 負荷の断線検知回路 | |
| JPH1027030A (ja) | リダンダント型安定化電源装置 | |
| JPH0654867B2 (ja) | 負荷制御装置 | |
| JP2614621B2 (ja) | 論理出力回路 | |
| RU2054787C1 (ru) | Драйвер двигателя | |
| JPH0147091B2 (ja) | ||
| JPH0210468Y2 (ja) |