JPH0654867B2 - 負荷制御装置 - Google Patents
負荷制御装置Info
- Publication number
- JPH0654867B2 JPH0654867B2 JP60165196A JP16519685A JPH0654867B2 JP H0654867 B2 JPH0654867 B2 JP H0654867B2 JP 60165196 A JP60165196 A JP 60165196A JP 16519685 A JP16519685 A JP 16519685A JP H0654867 B2 JPH0654867 B2 JP H0654867B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- switching element
- monitor signal
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、過電圧検知機能と出力モニタ信号送出機能を
有する負荷制御装置の改良に関する。
有する負荷制御装置の改良に関する。
入力信号のＨ（ハイ），Ｌ（ロー）に応じて負荷に流す
出力電流をオン、オフ制御する出力回路には、従来第３
図に示すように電源Ｖccが異常に上昇したとき回路を破
壊しないために過電圧検知回路１を設けることがある。
この回路１のない状態で動作を説明すると、入力信号１
Ｎはバッファ２で増幅されてトランジスタＱ１を駆動す
る。トランジスタＱ１は pnp型であるので１Ｎ＝Ｈでオ
フ、ＩＮ＝Ｌでオンになる。トランジスタＱ１がオンに
なると電源Ｖccから負荷３に電流が流れる。逆に、トラ
ンジスタＱ１がオフであれば、負荷３に電流は流れな
い。ＯＵＴは負荷３にかかる出力電圧で、コンパレータ
４によって基準電圧５と比較される。このコンパレータ
４の出力がモニタ信号ＭＯＮとなり、これをそのときの
信号ＩＮと比較することで負荷３の状態を判定できる。
その論理は次の通りである。
出力電流をオン、オフ制御する出力回路には、従来第３
図に示すように電源Ｖccが異常に上昇したとき回路を破
壊しないために過電圧検知回路１を設けることがある。
この回路１のない状態で動作を説明すると、入力信号１
Ｎはバッファ２で増幅されてトランジスタＱ１を駆動す
る。トランジスタＱ１は pnp型であるので１Ｎ＝Ｈでオ
フ、ＩＮ＝Ｌでオンになる。トランジスタＱ１がオンに
なると電源Ｖccから負荷３に電流が流れる。逆に、トラ
ンジスタＱ１がオフであれば、負荷３に電流は流れな
い。ＯＵＴは負荷３にかかる出力電圧で、コンパレータ
４によって基準電圧５と比較される。このコンパレータ
４の出力がモニタ信号ＭＯＮとなり、これをそのときの
信号ＩＮと比較することで負荷３の状態を判定できる。
その論理は次の通りである。
負荷３には正常な状態と、短絡またはオープンの故障状
態がある。短絡状態では負荷３に電圧が発生しないの
で、モニタ信号ＭＯＮは入力ＩＮのＨ，ＬによらずＬで
ある。これに対しオープン状態では負荷３に電流が流れ
ない。そこで、定電流源６から僅かな電流（数１００μ
Ａ）を流しておき、これが負荷３に流れずにコンパレー
タ４に流入するとモニタ信号ＭＯＮはＨになる。この場
合も入力のＨ，Ｌによらない。従って、入力ＩＮがＨ，
Ｌに変化するときモニタ信号ＭＯＮが逆相のＬ，Ｈに変
化すれば負荷正常と判断でき、また入力ＩＮと同様のモ
ニタ信号ＭＯＮが得られたときは（ＩＮがＬのときＭＯ
ＮもＬ、ＩＮがＨのときＭＯＮもＨ、なら）負荷故障と
判断できる。
態がある。短絡状態では負荷３に電圧が発生しないの
で、モニタ信号ＭＯＮは入力ＩＮのＨ，ＬによらずＬで
ある。これに対しオープン状態では負荷３に電流が流れ
ない。そこで、定電流源６から僅かな電流（数１００μ
Ａ）を流しておき、これが負荷３に流れずにコンパレー
タ４に流入するとモニタ信号ＭＯＮはＨになる。この場
合も入力のＨ，Ｌによらない。従って、入力ＩＮがＨ，
Ｌに変化するときモニタ信号ＭＯＮが逆相のＬ，Ｈに変
化すれば負荷正常と判断でき、また入力ＩＮと同様のモ
ニタ信号ＭＯＮが得られたときは（ＩＮがＬのときＭＯ
ＮもＬ、ＩＮがＨのときＭＯＮもＨ、なら）負荷故障と
判断できる。
ところが、過電圧検知回路１を設けると、Ｖccが異常に
上昇したとき入力ＩＮのＨ，Ｌとは無関係にトランジス
タＱ１をオフにする。このため負荷正常時モニタ信号は
Ｌのまゝとなるので、入力ＩＮがＬのときモニタ信号Ｍ
ＯＮがＬで、負荷短絡と同じ状態になってしまう。モニ
タ信号ＭＯＮを受けるシステムは負荷短絡を検出すると
これを記憶し、信号ＩＮをＨに固定してトランジスタＱ
１がオンできないようにロックする。このため、過電圧
検知時にこれが起こると、以後Ｖccが正常に復帰しても
出力回路が動作しない欠点がある。本発明はこの点を改
善しようとするものである。
上昇したとき入力ＩＮのＨ，Ｌとは無関係にトランジス
タＱ１をオフにする。このため負荷正常時モニタ信号は
Ｌのまゝとなるので、入力ＩＮがＬのときモニタ信号Ｍ
ＯＮがＬで、負荷短絡と同じ状態になってしまう。モニ
タ信号ＭＯＮを受けるシステムは負荷短絡を検出すると
これを記憶し、信号ＩＮをＨに固定してトランジスタＱ
１がオンできないようにロックする。このため、過電圧
検知時にこれが起こると、以後Ｖccが正常に復帰しても
出力回路が動作しない欠点がある。本発明はこの点を改
善しようとするものである。
本発明は、入力信号に応じて負荷に流す電流をオン、オ
フ制御するスイッチング素子と、該スイッチング素子の
電源電圧を監視し、それが過電圧となったときに該スイ
ッチング素子を強制的にオフ状態に保つ過電圧検知回路
と、該負荷にかかる電圧を基準電圧と比較して出力モニ
タ信号を作成するコンパレータと、該出力モニタ信号と
前記スイッチング素子の入力信号との論理により、スイ
ッチング素子をオンにする入力信号に対して負荷にかか
る電圧が基準電圧以下であることを示すモニタ信号が発
生しておれば、負荷の短絡であると判別し、また、スイ
ッチング素子をオフにする入力信号に対して負荷にかか
る電圧が基準電圧以上であることを示すモニタ信号が発
生しておれば負荷のオープンであると判別し、さらにス
イッチング素子をオンにする入力信号に対して負荷にか
かる電圧が基準電圧以上であることを示すモニタ信号が
発生し、且つスイッチング素子をオフにする入力信号に
対して基準電圧以下であることを示すモニタ信号が発生
すれば負荷が正常であると判別し、負荷が短絡であると
判断したときには前記スイッチング素子を強制的にオフ
状態に保つ手段を備えた負荷制御装置において、該過電
圧検知回路が過電圧を検知したときは該コンパレータか
らの出力モニタ信号に代えて入力信号に応じた負荷正常
時の信号を出力モニタ信号とするコントロール回路を備
えてなることを特徴とするものである。
フ制御するスイッチング素子と、該スイッチング素子の
電源電圧を監視し、それが過電圧となったときに該スイ
ッチング素子を強制的にオフ状態に保つ過電圧検知回路
と、該負荷にかかる電圧を基準電圧と比較して出力モニ
タ信号を作成するコンパレータと、該出力モニタ信号と
前記スイッチング素子の入力信号との論理により、スイ
ッチング素子をオンにする入力信号に対して負荷にかか
る電圧が基準電圧以下であることを示すモニタ信号が発
生しておれば、負荷の短絡であると判別し、また、スイ
ッチング素子をオフにする入力信号に対して負荷にかか
る電圧が基準電圧以上であることを示すモニタ信号が発
生しておれば負荷のオープンであると判別し、さらにス
イッチング素子をオンにする入力信号に対して負荷にか
かる電圧が基準電圧以上であることを示すモニタ信号が
発生し、且つスイッチング素子をオフにする入力信号に
対して基準電圧以下であることを示すモニタ信号が発生
すれば負荷が正常であると判別し、負荷が短絡であると
判断したときには前記スイッチング素子を強制的にオフ
状態に保つ手段を備えた負荷制御装置において、該過電
圧検知回路が過電圧を検知したときは該コンパレータか
らの出力モニタ信号に代えて入力信号に応じた負荷正常
時の信号を出力モニタ信号とするコントロール回路を備
えてなることを特徴とするものである。
第１図はその原理ブロック図で、７が本発明により追加
されたコントロール回路である。
されたコントロール回路である。
コントロール回路７は過電圧検知回路１の出力を受け、
これが正常時の値であればコンパレータ４の出力をその
ままモニター信号ＭＯＮとして出力するが、異常時にな
るとバッファ２の出力（入力ＩＮ）を反転してモニタ信
号ＭＯＮとする。
これが正常時の値であればコンパレータ４の出力をその
ままモニター信号ＭＯＮとして出力するが、異常時にな
るとバッファ２の出力（入力ＩＮ）を反転してモニタ信
号ＭＯＮとする。
即ち、過電圧検出時にはモニタ信号ＭＯＮを負荷の状態
（正常、短絡、オープン）に関係なく、全て負荷正常と
する。これで負荷が正常なのに負荷短絡とするような誤
検知は起こらない。負荷の状態の検出は電源電圧が正常
のとき行う。
（正常、短絡、オープン）に関係なく、全て負荷正常と
する。これで負荷が正常なのに負荷短絡とするような誤
検知は起こらない。負荷の状態の検出は電源電圧が正常
のとき行う。
したがって、過電圧検知回路１により電源が遮断された
際に負荷が短絡したと誤判定することがなく、スイッチ
ング素子がロックすることがない。
際に負荷が短絡したと誤判定することがなく、スイッチ
ング素子がロックすることがない。
第２図は本発明の一実施例を示す回路図で、過電圧検知
回路１とコントロール回路７を詳細に示してある。動作
を説明する。Ｖccが異常に上昇するとツエナーダイオー
ドＺＤが導通してトランジスタＱ２がオンし、トランジ
スタＱ３がオフする。このとき、トランジスタＱ３のコ
レクタ電圧ｂはＨレベルとなり、ノアゲートＧ１の出力
を強制的にＬにする。この結果、インバータＩ１の出力
がＨとなってトランジスタＱ１は入力ＩＮのレベルによ
らずオフになる。バッファ２はコンパレータ２１と基準
電圧２２およびインバータＩ３からなり、インバータＩ
３の出力が入力ＩＮと同相、コンパレータ２１の出力ａ
が逆相の関係にある。
回路１とコントロール回路７を詳細に示してある。動作
を説明する。Ｖccが異常に上昇するとツエナーダイオー
ドＺＤが導通してトランジスタＱ２がオンし、トランジ
スタＱ３がオフする。このとき、トランジスタＱ３のコ
レクタ電圧ｂはＨレベルとなり、ノアゲートＧ１の出力
を強制的にＬにする。この結果、インバータＩ１の出力
がＨとなってトランジスタＱ１は入力ＩＮのレベルによ
らずオフになる。バッファ２はコンパレータ２１と基準
電圧２２およびインバータＩ３からなり、インバータＩ
３の出力が入力ＩＮと同相、コンパレータ２１の出力ａ
が逆相の関係にある。
コントロール回路７はインバータＩ２とノアゲートＧ２
〜Ｇ５からなり、３入力ａ，ｂ，ｃに対し、 ａ・ｂ＋ａ・＋・ ……(1) なる論理の出力ＭＯＮを生ずる。上式はｂ＝０のとき
（Ｖcc正常時） ａ・＋＝ ……(2) となるので、モニタ信号ＭＯＮはコンパレータ４（この
入力の＋，−は第１図と逆になっている）の出力ｃの反
転値となる。これに対し、ｂ＝１のとき（Ｖcc異常
時）は ａ＋ａ・＝ａ ……(3) となるので、モニタ信号ＭＯＮは入力ＩＮの反転値ａ＝
▲▼となる。
〜Ｇ５からなり、３入力ａ，ｂ，ｃに対し、 ａ・ｂ＋ａ・＋・ ……(1) なる論理の出力ＭＯＮを生ずる。上式はｂ＝０のとき
（Ｖcc正常時） ａ・＋＝ ……(2) となるので、モニタ信号ＭＯＮはコンパレータ４（この
入力の＋，−は第１図と逆になっている）の出力ｃの反
転値となる。これに対し、ｂ＝１のとき（Ｖcc異常
時）は ａ＋ａ・＝ａ ……(3) となるので、モニタ信号ＭＯＮは入力ＩＮの反転値ａ＝
▲▼となる。
この結果、負荷正常時に過電圧検知してもＩＮ＝Ｌ，Ｍ
ＯＮ＝Ｈとなるので、短絡検知と誤判断せずに済む。こ
のため、過電圧検知で一時的にトランジスタＱ１がオフ
に固定されていても、Ｖccが正常に復帰すれば通常動作
を再開することができる。
ＯＮ＝Ｈとなるので、短絡検知と誤判断せずに済む。こ
のため、過電圧検知で一時的にトランジスタＱ１がオフ
に固定されていても、Ｖccが正常に復帰すれば通常動作
を再開することができる。
以上述べたように本発明によれば、過電圧検知機能を有
する出力回路から、過電圧検知時に負荷短絡と誤判定さ
れるモニタ信号が出力されないので、スイッチング素子
がロックすることが防止できる。
する出力回路から、過電圧検知時に負荷短絡と誤判定さ
れるモニタ信号が出力されないので、スイッチング素子
がロックすることが防止できる。
第１図は本発明の原理ブロック図、第２図は本発明の一
実施例を示す回路図、第３図は従来の出力回路の一例を
示すブロック図である。 図中、１は過電圧検知回路、３は負荷、４はコンパレー
タ、５は基準電圧、６は定電流源、７はコントロール回
路、Ｇ２〜Ｇ５はノアゲート、Ｉ２はインバータであ
る。
実施例を示す回路図、第３図は従来の出力回路の一例を
示すブロック図である。 図中、１は過電圧検知回路、３は負荷、４はコンパレー
タ、５は基準電圧、６は定電流源、７はコントロール回
路、Ｇ２〜Ｇ５はノアゲート、Ｉ２はインバータであ
る。
Claims (1)
- 【請求項１】入力信号に応じて負荷に流す電流をオン、
オフ制御するスイッチング素子と、 該スイッチング素子の電源電圧を監視し、それが過電圧
となったときに該スイッチング素子を強制的にオフ状態
に保つ過電圧検知回路と、 該負荷にかかる電圧を基準電圧と比較して出力モニタ信
号を作成するコンパレータと、 該出力モニタ信号と前記スイッチング素子の入力信号と
の論理により、 スイッチング素子をオンにする入力信号に対して負荷に
かかる電圧が基準電圧以下であることを示すモニタ信号
が発生しておれば、負荷の短絡であると判別し、 また、スイッチング素子をオフにする入力信号に対して
負荷にかかる電圧が基準電圧以上であることを示すモニ
タ信号が発生しておれば負荷のオープンであると判別
し、 さらにスイッチング素子をオンにする入力信号に対して
負荷にかかる電圧が基準電圧以上であることを示すモニ
タ信号が発生し、且つスイッチング素子をオフにする入
力信号に対して基準電圧以下であることを示すモニタ信
号が発生すれば負荷が正常であると判別し、 負荷が短絡であると判断したときには前記スイッチング
素子を強制的にオフ状態に保つ手段を備えた負荷制御装
置において、 該過電圧検知回路が過電圧を検知したときは該コンパレ
ータからの出力モニタ信号に代えて入力信号に応じた負
荷正常時の信号を出力モニタ信号とするコントロール回
路を備えてなることを特徴とする負荷制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60165196A JPH0654867B2 (ja) | 1985-07-26 | 1985-07-26 | 負荷制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60165196A JPH0654867B2 (ja) | 1985-07-26 | 1985-07-26 | 負荷制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6225509A JPS6225509A (ja) | 1987-02-03 |
| JPH0654867B2 true JPH0654867B2 (ja) | 1994-07-20 |
Family
ID=15807661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60165196A Expired - Fee Related JPH0654867B2 (ja) | 1985-07-26 | 1985-07-26 | 負荷制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0654867B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04122638A (ja) * | 1990-09-12 | 1992-04-23 | Noda Corp | 複合板及びその製造方法 |
| JPH04122637A (ja) * | 1990-09-12 | 1992-04-23 | Noda Corp | 複合板及びその製造方法 |
| EP2280468B1 (en) * | 2009-07-28 | 2015-09-09 | STMicroelectronics Srl | Driving circuit for an electric load and system comprising the circuit |
| US9013161B2 (en) | 2011-09-29 | 2015-04-21 | Fuji Electric Co., Ltd. | Load drive circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59175327A (ja) * | 1983-03-23 | 1984-10-04 | 株式会社日立製作所 | 電子回路 |
| JPS6086037U (ja) * | 1983-11-16 | 1985-06-13 | 富士通株式会社 | 電源起動回路 |
-
1985
- 1985-07-26 JP JP60165196A patent/JPH0654867B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6225509A (ja) | 1987-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0340517A (ja) | パワーデバイスの駆動・保護回路 | |
| US20040113630A1 (en) | Voltage detecting circuit | |
| JPH0654867B2 (ja) | 負荷制御装置 | |
| JPH05315931A (ja) | レベルシフト回路 | |
| JPS63245115A (ja) | Ｃｍｏｓデバイス用電流サージ排出装置およびその方法 | |
| JP3225887B2 (ja) | 半導体集積回路装置 | |
| JPH07129538A (ja) | 半導体集積回路 | |
| CN119518659A (zh) | 一种驱动保护电路、栅极驱动芯片及设备 | |
| US5057779A (en) | Temperature independent voltage monitor for use in a battery operated electronic device | |
| US4379985A (en) | Bipolar driver with illegal code detector | |
| JPH0286210A (ja) | トランジスタの異常検出回路 | |
| JPH0473327B2 (ja) | ||
| JP2873643B2 (ja) | シリーズレギュレータの保護回路 | |
| JPH09182463A (ja) | 電圧形インバータのアーム短絡検出装置 | |
| JP2560380B2 (ja) | 出力過電流制限回路 | |
| JP2857442B2 (ja) | 電源装置の低電圧検出装置 | |
| JPH07107751A (ja) | インバータ回路 | |
| JPH0746901B2 (ja) | 低電圧検出回路 | |
| JP2927847B2 (ja) | 半導体装置 | |
| JPH0760357B2 (ja) | リセツト回路 | |
| JPS63145599A (ja) | アラ−ム検出回路 | |
| JPH0729705Y2 (ja) | 異常電圧保護装置 | |
| JPH0438597Y2 (ja) | ||
| JPH0223717B2 (ja) | ||
| JP2024044801A (ja) | マイクロコントローラ及び電子回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |