JPH0719125B2 - 暗号化回路および復号化回路 - Google Patents

Description

【発明の詳細な説明】 （発明の属する技術分野） 本発明は、ディジタルデータの暗号同期信号の暗号化回
路と復号化回路に関するものである。

（従来技術とその問題点） 暗号はディジタルデータの秘匿に使用されるが、暗号を
使用する場合、送信と受信の間で暗号同期をとる必要が
ある。

この暗号同期は回線の品質によっては、受信中に同期が
ずれることがあり、もしずれた場合は暗号が解けないた
め、データの再現が不可能になる。

第４図は従来の暗号化データの送信系のブロック図、第
５図は受信系のブロック図である。これらの図におい
て、１は排他論理和（）、20は乱数発生器（PN
（１））、21は切替器（SW）、22は暗号開始位置信号発
生器（SYN）、23は暗号開始位置信号の検出器（DET）で
ある。

第４図の送信系において、通信に先立って制御信号によ
りSYN22から暗号開始位置信号がSW21を経て出力され、
その後引続き入力データと乱数発生器20の出力が１で
乱数加算され（暗号化され）て暗号化出力が送信され
る。

一方、第５図の受信系では、前述の第４図の暗号化出力
が入力され、暗号開始位置信号を検出器23で検出し、乱
数発生器20により乱数を発生させ、暗号化された入力デ
ータと１で乱数加算することにより、暗号化された入
力データが復号されて出力データが得られる。

このように、従来は通信に先立って暗号同期が取られる
だけのため、通信の途中で外乱等により同期がずれた場
合には、その後のデータの翻訳が出来ず情報の損失が発
生する。これらの損失情報は、受信側から送信側への通
報により、同一データを異なる乱数により再度暗号化し
再送信されることになる。この方法の欠点は、同一デー
タに異なる乱数を使用して暗号化するため、暗号化の方
法並びにその乱数の発生方法等に関する情報を第３者に
与えることになり、暗号の強度を落とすことである。

（発明の目的） 本発明の目的は、上述のような問題点を解決し、通信の
途中で外乱等による同期ずれが起きても、直ちに再同期
引き込みのできる再引込み可能な暗号同期信号の復号化
回路と暗号化回路を提供することにある。

（発明の構成および作用） 本発明による再引込み可能な暗号同期信号の復号化回路
と暗号化回路は、入力データに集中同期信号と飛び越し
同期信号を併用し、暗号化に際してはこれらの同期信号
をそれぞれ開始位置信号と同期モニターとして用い、送
受信間で同期合わせを行った時計（クロック）を使用し
て通信開始後同期モニターを確認しながら外乱等で暗号
同期がずれた場合、この同期モニターにより再同期引込
みを行うようにしたことを最も主要な特徴とする。

以下図面により、本発明を詳細に説明する。

第１図及び第２図は本発明の構成例を示すブロック図で
ある。第１図は送信系の暗号化回路であり、第２図は受
信系の復号化回路である。

第１図の暗号化回路において、１は排他論理和（）、
２及び及び４はそれぞれ暗号化に使用される種類の異な
る乱数発生器（PN（ｐ）），（PN（ｑ））であり、３は
その二つの乱数発生器の出力を切替える切替器（SW）で
ある。又５は発振器とカウンタで構成されて時計（クロ
ック）の役割を果たす時計回路（TIM）である。又６は
暗号開始位置信号発生器（SYN）で、通信に先立って送
出され集中同期として用いられる。７は開始位置信号発
生器６の出力を送出した後引き続き排他論理和１の暗
号化データ出力を送出するための切替器（SW）である。

第２図の復号化回路において、13はビットパターン照合
回路（DET（ｓ））、５は第１図のTIM5と等しい周期を
有する時間合わせのための時計回路（TIM）である。２
及び４は第１図に示した2,4と同じものでそれぞれ異種
の乱数発生器である。１は排他論理和（）、15はビッ
トパターン照合回路（DET（Ｍ））である。14は位相制
御回路（CNT）である。

（作用の説明） 第３図は、第１図及び第２図に示した本発明の構成例の
各部の信号を示したタイムチャートである。

第３図において、（１）は第１図の入力データで、
〔a_i，a_i+1，a_i+2…〕はデータであり、ｂは飛び越し同
期用として定期的又は定時に挿入される固定パターンで
あり、通常PN系列を使用する。

（２）の〔p_i，p_i+1，p_i+2…〕はPN（ｐ）２で発生され
る乱数系列を表す。又（３）の〔q_i，q_i+1，q_i+2…〕は
PN（ｑ）４で発生される乱数系列であり、（２）と
（３）にはそれぞれ異なる乱数が使用される。これらの
乱数出力は定期的又は定時にTIM5で制御されるSW3で切
替えられ出力（４）を得る。

又、集中同期に使用される暗号開始位置信号（SYN）
は、通信に先立って、TIM5で制御される暗号開始位置信
号発生器６からSW7を通って出力される。

入力データ（１）は（４）と排他論理和が行われると
同時に暗号開始位置信号SYNが先頭に付加されて符号化
出力（５）として送出される。タイムチャートにおける
は排他論理和を表す。

第２図の回路構成における受信処理は次のように行われ
る。まず（５）′が入力されれると、DET（ｓ）でによ
って先頭のSYNが検出され、この結果でTIM5が起動さ
れ、第１図のTIM5と時間合わせが行われる。次にこの出
力で乱数発生器PN（ｐ）とPN（ｑ）も起動され、〔p_i，
p_i+1，p_i+2…〕と〔q_i，q_i+1，q_i+2…〕を発生させる。
PN（ｐ）の出力（６）すなわち〔p_i，p_i+1，p_i+2…〕は
入力（５）′と暗号加算が行われ、〔a_i，a_i+1…〕と
いう出力データ（８）を得る。

この場合も常に受信系列の入力（５）′はPN（ｑ）の出
力（７）すなわち〔q_i，q_i+1，q_i+2〕と常に暗号加算
を行い、その結果をDET（Ｍ）15でパターン照合するこ
とによりｂパターン（９）を検出する。このｂパターン
（９）の挿入位置がTIM5で指定された時刻にあればPN
（ｐ）の発生はそのままの状態で連続動作を行い位相制
御回路14での位相制御は行わない。

次に、送信系からの暗号化出力（５）が外乱により入力
（５）′の時刻13のようにずれた場合の動作を次に示
す。入力（５）′とPN（ｑ）の出力（７）〔q_i，q_i+1，
q_i+2…〕はTIM5で制御されて発生され、常に入力
（５）′と排他論理和が行われその結果がｂであるか
否か同期モニターとして常に監視される。

今、時刻13,14の位置で入力（５）′の〔ｂq_i+1〕が
行われ、その結果ｂが検出されると、時刻15から
〔q_i+1〕のパターンに１対１で対応される（６）の〔p
_i+2〕がPN（ｐ）２から発生されるように位相制御回路1
4で位相を制御する。その結果（６）のp_i+1（時刻８〜1
3の間）と入力（５）′の暗号加算の結果（８）〔ａ′
_i+1〕が得られるが、この結果は（２）の〔p_i+1〕と
（６）の〔p_i+1〕の位相関係が異なるため、
〔ａ′_i+1〕は誤ったデータ（斜線で図示）になる。こ
のままの状態で〔p_i+2，p_i+3…〕が発生されて入力
（５）′と暗号加算されると連続して誤ったデータを復
元することになる。そこで本発明による構成では時刻1
3,14でｂが検出されこの結果出力（９）によって位相制
御回路14を制御しPN（ｐ）の発生系列の位相を制御し入
力（５）′に同期した〔p_i+2〕を発生させるため、直ち
にその後のデータが正常に復帰する。

（効果） 本発明により、暗号化信号の受信中に外乱等により同期
がずれた場合直ちに再同期引き込みが可能となり正常な
データを継続して受信することができる。また、送信系
と受信系に時計回路を用いることによって固定パターン
を暗号化したため同期用パターンの第３者による認識が
困難になり、さらに、データと固定パターンに性質の異
なる乱数発生器を使用するため第３者による解読が困難
である等の効果が著しい。

【図面の簡単な説明】

第１図は本発明による暗号化回路の実施例を示すブロッ
ク図、第２図は本発明による復号化回路の実施例を示す
ブロック図、第３図は第１図，第２図の回路の各部の信
号を示すタイムチャート、第４図は従来の暗号化回路の
ブロック図、第５図は従来の復号化回路のブロック図で
ある。 １…排他的論理和、2,4,20…乱数発生器（PN
（ ））、3,7,21…切替器（SW）、５…時計回路（TI
M）、6,22…暗号開始位置信号発生器（SYN）、13,15,23
…検出器（DET）。

Claims (2)

【特許請求の範囲】
1. 【請求項１】ディジタルデータに固定パターンの飛び越
   し同期信号が予め定められた間隔で挿入された入力デー
   タを秘匿化して送信するために、 同期用クロックを発生出力する時計回路と 該同期用クロックに従って前記ディジタルデータを暗号
   化するための乱数を発生させる第１の乱数発生器と、 前記同期用クロックに従って前記飛び越し同期信号を暗
   号化するため前記第１の乱数発生器と種類の異なる乱数
   を発生させる第２の乱数発生器と、 前記第１の乱数発生器の出力と前記第２の乱数発生器の
   出力を、前記同期用クロックに従ってそれぞれ前記ディ
   ジタルデータと前記飛び越し同期信号を暗号化するよう
   に切り替えて出力する第１の切替器と、 前記入力データを一方の入力とし前記切替器の出力を他
   方の入力として排他的論理和をとった暗号化データを出
   力する排他的論理和回路と、 前記同期用クロックに従って暗号開始位置信号を発生す
   る暗号開始位置信号発生器と、 通信に先立って前記暗号開始位置信号発生器からの暗号
   開始位置信号を送出し、引続き前記排他的論理和回路か
   らの暗号化データを送出する第２の切替器と を備えたことを特徴とする暗号化回路。
2. 【請求項２】暗号開始位置信号に続けてディジタルデー
   タと該ディジタルデータに所定の間隔で挿入された固定
   パターンの飛び越し同期信号とがそれぞれ相異なる乱数
   で同期用クロックに従って暗号化された暗号化データを
   受信し、該暗号開始位置信号を検出するする第１のビッ
   トパターン照合回路と、 該第１のビットパターン照合回路で暗号開始位置信号が
   検出されたとき起動され、前記同期用クロックと周期の
   等しいクロックを出力する時計回路と、 該時計回路の出力によって起動され、該出力のクロック
   に従って前記暗号化されたディジタルデータを復号化す
   るための乱数を発生出力する第１の乱数発生器と、 前記受信暗号化データを一方の入力とし、前記第１の乱
   数発生器の出力を他方の入力として排他的論理和をとり
   復号化した出力データを得る第１の排他的論理和回路
   と、 前記時計回路の出力によって起動され、該出力のクロッ
   クに従って前記暗号化された飛び越し同期信号を復号化
   するための乱数を発生出力する第２の乱数発生器と、 前記受信暗号化データを一方の入力とし、前記第２の乱
   数発生器の出力を他方の入力として排他的論理和をとっ
   て復号化された出力を得る第２の排他的論理和回路と、 該第２の排他的論理和回路の出力のビットパターンを照
   合監視し、予め定められた前記飛び越し同期信号の固定
   パターンと一致したとき一致したことを示す信号を出力
   する第２のビットパターン照合回路と、 該第２のビットパターン照合回路から固定パターンと一
   致したことを示す信号が入力された時刻が前記所定の間
   隔からづれているとき前記第１の乱数発生器に対して該
   固定パターンの飛び越し同期信号に続けて乱数を発生す
   るように位相を制御する位相制御信号を与える位相制御
   回路と を備えたことを特徴とする復号化回路。