JPH071921B2 - 奇・偶フイ−ルド判別装置 - Google Patents
奇・偶フイ−ルド判別装置Info
- Publication number
- JPH071921B2 JPH071921B2 JP27072786A JP27072786A JPH071921B2 JP H071921 B2 JPH071921 B2 JP H071921B2 JP 27072786 A JP27072786 A JP 27072786A JP 27072786 A JP27072786 A JP 27072786A JP H071921 B2 JPH071921 B2 JP H071921B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- odd
- mmv
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、テレビジョン信号の奇・偶フィールド判別装
置に関する。
置に関する。
本発明は、複合同期信号の各パルスにトリガされて、H/
2と1Hとの中間のパルス幅のパルス列を発生する回路か
ら、垂直同期信号の前・後縁の各近傍において、他の部
分と異なる長さで所定の間隔のパルスベースを得て、こ
のパルスベースの長さ及び間隔を検出するこにより、フ
ィールドの奇・偶を誤りなく速やかに判別するようにし
たものである。
2と1Hとの中間のパルス幅のパルス列を発生する回路か
ら、垂直同期信号の前・後縁の各近傍において、他の部
分と異なる長さで所定の間隔のパルスベースを得て、こ
のパルスベースの長さ及び間隔を検出するこにより、フ
ィールドの奇・偶を誤りなく速やかに判別するようにし
たものである。
現行のテレビジョン標準方式では、2:1のインタレース
走査を行なっており、また、水平同期周波数fHと垂直同
期周波数fVとの関係が、走査線数を2N＋１として、fH＝
（Ｎ＋1/2）fVとなっているため、水平同期信号と垂直
同期信号との位相関係が奇数フィールドと偶数フィール
ドとで異なっている。そこで、現行方向では、第３図に
示すように、垂直同期信号の前後の３水平走査期間（3
H）に、水平同期信号の1/2の周期の等化パルスが挿入さ
れ、積分回路による垂直同期分離の際に、垂直同期のタ
イミングが奇・偶のフィールドで変化しないようになっ
ている。
走査を行なっており、また、水平同期周波数fHと垂直同
期周波数fVとの関係が、走査線数を2N＋１として、fH＝
（Ｎ＋1/2）fVとなっているため、水平同期信号と垂直
同期信号との位相関係が奇数フィールドと偶数フィール
ドとで異なっている。そこで、現行方向では、第３図に
示すように、垂直同期信号の前後の３水平走査期間（3
H）に、水平同期信号の1/2の周期の等化パルスが挿入さ
れ、積分回路による垂直同期分離の際に、垂直同期のタ
イミングが奇・偶のフィールドで変化しないようになっ
ている。
ところで、ビデオテープの編集時等においては、テレビ
ジョン信号をフレーム単位で処理することが多く、フィ
ールドの奇・偶を判別することが必要であって、従来、
第４図に示すような奇・偶フィールド判別装置が使用さ
れていた。
ジョン信号をフレーム単位で処理することが多く、フィ
ールドの奇・偶を判別することが必要であって、従来、
第４図に示すような奇・偶フィールド判別装置が使用さ
れていた。
第４図において、入力端子INからの複合同期信号が垂直
同期分離回路（11）に供給されると共に、第１のインバ
ータ（12）を介して、その準安定時間τ１がH/2＜τ１
＜1Hであるような、第１の単安定マルチバイブレータ
（以下MMVと略称する）（13）に供給される。このMMV
（13）の出力がその準安定時間τ２が1H＜τ２＜3H/2で
あるような、第２のMMV（14）に供給されると共に、第
２のインバータ（15）を介して、クロックとしてカウン
タ（16）に供給される。第２のMMV（14）の出力が、第
３のインバータ（17）を介して、カウンタ（16）のスタ
ート端子とフリップフロップ（18）のセット端子とに共
通に供給される。カウンタ（16）の出力がそのストップ
端子とフリップフロップ（18）のリセット端子とに共通
に供給される。フリップフロップ（18）の出力と垂直同
期分離回路（11）の出力とがアンドゲート（19）に供給
され、アンドゲート（19）の出力が出力端子OUTに導出
される。
同期分離回路（11）に供給されると共に、第１のインバ
ータ（12）を介して、その準安定時間τ１がH/2＜τ１
＜1Hであるような、第１の単安定マルチバイブレータ
（以下MMVと略称する）（13）に供給される。このMMV
（13）の出力がその準安定時間τ２が1H＜τ２＜3H/2で
あるような、第２のMMV（14）に供給されると共に、第
２のインバータ（15）を介して、クロックとしてカウン
タ（16）に供給される。第２のMMV（14）の出力が、第
３のインバータ（17）を介して、カウンタ（16）のスタ
ート端子とフリップフロップ（18）のセット端子とに共
通に供給される。カウンタ（16）の出力がそのストップ
端子とフリップフロップ（18）のリセット端子とに共通
に供給される。フリップフロップ（18）の出力と垂直同
期分離回路（11）の出力とがアンドゲート（19）に供給
され、アンドゲート（19）の出力が出力端子OUTに導出
される。
次に、第５図をも参照しながら、第４図の奇・偶フィー
ルド判別装置の動作について説明する。
ルド判別装置の動作について説明する。
偶数フィールドから奇数フィールドに移行する場合、第
５図Ａに示すような、1Hの長さの第525ラインから等化
パルス、垂直同期パルス及び等化パルスと続く複合同期
信号が入力端子INに供給され、垂直同期分離回路（1
1）において、この複合同期信号から第５図Ｂに示す
ような垂直同期信号が取り出される。
５図Ａに示すような、1Hの長さの第525ラインから等化
パルス、垂直同期パルス及び等化パルスと続く複合同期
信号が入力端子INに供給され、垂直同期分離回路（1
1）において、この複合同期信号から第５図Ｂに示す
ような垂直同期信号が取り出される。
インバータ（12）を介して複合同期信号が供給される
第１のMMV（13）は、準安定時間（パルス幅）τ１が例
えば3H/4に設定されており、第５図Ｃに示すように、第
525ラインの水平同期パルスの立下りにトリガされて、
その出力が「Hi」の準安定状態（以下、トリガ状態と
呼ぶ）になり、3H/4時間経過して、その出力が「Lo」
の安定状態に復する。
第１のMMV（13）は、準安定時間（パルス幅）τ１が例
えば3H/4に設定されており、第５図Ｃに示すように、第
525ラインの水平同期パルスの立下りにトリガされて、
その出力が「Hi」の準安定状態（以下、トリガ状態と
呼ぶ）になり、3H/4時間経過して、その出力が「Lo」
の安定状態に復する。
複合同期信号の１番目の等化パルスの立下りによって
トリガ状態になったMMV（13）は、同図Ｃに示すよう
に、２番目の等化パルスが到来した後に安定状態に復す
る。同様に、３番目の等化パルスによるMMV（13）のト
リガ状態は４番目の等化パルスの到来した後に反転す
る。この区間のパルスベースの時間長はH/4となる。５
番目の等化パルスによってトリガ状態になったMMV（1
3）は、６番目の等化パルスが到来した後に安定状態に
復すると、複合同期信号の１番目の垂直同期パルスの
立下りまで安定状態が維持されて、パルスベースは略3H
/4時間となる。
トリガ状態になったMMV（13）は、同図Ｃに示すよう
に、２番目の等化パルスが到来した後に安定状態に復す
る。同様に、３番目の等化パルスによるMMV（13）のト
リガ状態は４番目の等化パルスの到来した後に反転す
る。この区間のパルスベースの時間長はH/4となる。５
番目の等化パルスによってトリガ状態になったMMV（1
3）は、６番目の等化パルスが到来した後に安定状態に
復すると、複合同期信号の１番目の垂直同期パルスの
立下りまで安定状態が維持されて、パルスベースは略3H
/4時間となる。
一方、上述のようなMMV（13）の出力が供給される第２
のMMV（14）は、準安定時間（パルス幅）τ２が例えば5
H/4に設定されており、第525ライン以前の水平同期パル
ス並びに１番目及び３番目の等化パルスの立下りとそれ
ぞれ同じタイミングで、1Hごとにトリガされるため、第
５図Ｄに示すように、準安定状態に維持される。
のMMV（14）は、準安定時間（パルス幅）τ２が例えば5
H/4に設定されており、第525ライン以前の水平同期パル
ス並びに１番目及び３番目の等化パルスの立下りとそれ
ぞれ同じタイミングで、1Hごとにトリガされるため、第
５図Ｄに示すように、準安定状態に維持される。
５番目の等化パルスの到来から5H/4が経過した時点で
は、複合同期信号の１番目の垂直同期パルス期間内で
あり、第５図Ｃに示すように、MMV（13）が安定状態に
あるため、同図Ｄに示すように、MMV（14）もまたドリ
ガ状態から安定状態に反転する。MMV（14）の出力の
立下りがインバータ（17）で反転され、スタートパルス
としてカウンタ（16）に供給されると共に、セットパル
スとしてフリップフロップ（18）に供給される。これに
より、カウンタ（16）が計数動作を開始すると共に、第
５図Ｆに示すように、フリップフロップ（18）がセット
状態とされる。
は、複合同期信号の１番目の垂直同期パルス期間内で
あり、第５図Ｃに示すように、MMV（13）が安定状態に
あるため、同図Ｄに示すように、MMV（14）もまたドリ
ガ状態から安定状態に反転する。MMV（14）の出力の
立下りがインバータ（17）で反転され、スタートパルス
としてカウンタ（16）に供給されると共に、セットパル
スとしてフリップフロップ（18）に供給される。これに
より、カウンタ（16）が計数動作を開始すると共に、第
５図Ｆに示すように、フリップフロップ（18）がセット
状態とされる。
第５図Ｃに示すように、MMV（13）は複合同期信号の
１番目の垂直同期パルスの立下りによってトリガ状態と
なり、3H/4時間経過して、３番目の垂直同期パルス期間
内に安定状態に復する。同様に、この３番目の垂直同期
パルスの立下りによるMMV（13）のトリガ状態は５番目
の垂直同期パルス期間内に反転する。５番目の垂直同期
パルスの立下りによってトリガ状態になったMMV（13）
は、６番目の垂直同期パルスと、その直後の７番目の等
化パルスとが到来した後に安定状態に復する。
１番目の垂直同期パルスの立下りによってトリガ状態と
なり、3H/4時間経過して、３番目の垂直同期パルス期間
内に安定状態に復する。同様に、この３番目の垂直同期
パルスの立下りによるMMV（13）のトリガ状態は５番目
の垂直同期パルス期間内に反転する。５番目の垂直同期
パルスの立下りによってトリガ状態になったMMV（13）
は、６番目の垂直同期パルスと、その直後の７番目の等
化パルスとが到来した後に安定状態に復する。
上述のような、垂直同期パルスによりトリガされたMMV
（13）の出力の立下りが、インバータ（15）を通っ
て、クロックとしてカウンタ（16）に供給される。前述
のように、このカウンタ（16）は、１番目の垂直同期パ
ルス期間において、第２のMMV（14）の出力によって
動作を開始しており、第５図Ｅに示すように、上述の３
個のクロックを計数して、出力パルスを発生する。こ
のカウンタ（16）の出力パルスは、カウンタ（16）自
体の計数動作を停止させると共に、第５図Ｆに示すよう
に、フリップフロップ（18）をリセット状態とする。カ
ウンタ（16）の出力は４番目のクロックで「Lo」とな
る。
（13）の出力の立下りが、インバータ（15）を通っ
て、クロックとしてカウンタ（16）に供給される。前述
のように、このカウンタ（16）は、１番目の垂直同期パ
ルス期間において、第２のMMV（14）の出力によって
動作を開始しており、第５図Ｅに示すように、上述の３
個のクロックを計数して、出力パルスを発生する。こ
のカウンタ（16）の出力パルスは、カウンタ（16）自
体の計数動作を停止させると共に、第５図Ｆに示すよう
に、フリップフロップ（18）をリセット状態とする。カ
ウンタ（16）の出力は４番目のクロックで「Lo」とな
る。
これにより、フリップフロップ（18）の出力は６個の
垂直同期パルスと概ね重複する期間「Hi」となってアン
ドゲート（19）が開き、第５図Ｂに示すような垂直同期
分離回路（11）の出力が、奇数フィールド判別出力と
して出力端子OUTに導出される。
垂直同期パルスと概ね重複する期間「Hi」となってアン
ドゲート（19）が開き、第５図Ｂに示すような垂直同期
分離回路（11）の出力が、奇数フィールド判別出力と
して出力端子OUTに導出される。
なお、第５図Ｃに示すように、第１のMMV（13）の出力
は、第10ラインにおいて3H/4時間「Lo」となり、前述
の１番目の垂直同期パルス期間におけると同様に、第２
のMMV（14）の出力が「Lo」となり、フリップフロッ
プ（18）の出力が「Hi」となって、アンドゲート（1
9）が開く。ところが、同図Ａに示すように、この時点
から略3Hの期間内には、垂直同期分離回路（11）によっ
て分離されるべき垂直同期パルスが存在しない。従っ
て、この期間には、出力端子OUTに判別出力が導出され
ることはない。
は、第10ラインにおいて3H/4時間「Lo」となり、前述
の１番目の垂直同期パルス期間におけると同様に、第２
のMMV（14）の出力が「Lo」となり、フリップフロッ
プ（18）の出力が「Hi」となって、アンドゲート（1
9）が開く。ところが、同図Ａに示すように、この時点
から略3Hの期間内には、垂直同期分離回路（11）によっ
て分離されるべき垂直同期パルスが存在しない。従っ
て、この期間には、出力端子OUTに判別出力が導出され
ることはない。
奇数フィールドから偶数フィールドに移行する場合、奇
数フィールドの最終となる第263ラインが、第３図Ｂに
示すように、H/2時間と短いため、第１のMMV（13）がト
リガされるタイミングが、偶数フィールドから奇数フィ
ールドに移行する場合よりH/2遅れる。そして、MMV（1
3）が２番目、４番目及び６番目の等化パルスによって
順次トリガされるため、１番目の垂直同期パルス期間に
おけるMMV（13）の安定期間が略H/4に短縮されて、第２
のMMV（14）は安定状態になることができず、準安定状
態に維持される。従って、カウンタ（16）は停止状態に
あり、フリップフロップ（18）は奇数フィールドから継
続するリセット状態に維持されて、出力端子OUTにフィ
ールド判別出力が導出されることはない。
数フィールドの最終となる第263ラインが、第３図Ｂに
示すように、H/2時間と短いため、第１のMMV（13）がト
リガされるタイミングが、偶数フィールドから奇数フィ
ールドに移行する場合よりH/2遅れる。そして、MMV（1
3）が２番目、４番目及び６番目の等化パルスによって
順次トリガされるため、１番目の垂直同期パルス期間に
おけるMMV（13）の安定期間が略H/4に短縮されて、第２
のMMV（14）は安定状態になることができず、準安定状
態に維持される。従って、カウンタ（16）は停止状態に
あり、フリップフロップ（18）は奇数フィールドから継
続するリセット状態に維持されて、出力端子OUTにフィ
ールド判別出力が導出されることはない。
第４図に示した従来の奇・偶フィールド判別装置では、
第２のMMV（14）が安定状態になると共に、その直後に
垂直同期パルスが存在することによってフィールドの奇
・偶を判別しているため、複合同期信号中にノイズが混
入した等の場合、誤動作の虞があった。
第２のMMV（14）が安定状態になると共に、その直後に
垂直同期パルスが存在することによってフィールドの奇
・偶を判別しているため、複合同期信号中にノイズが混
入した等の場合、誤動作の虞があった。
例えば、ビデオテープのドロップアウト等により水平同
期パルスが欠落すると、MMV（14）が安定状態になる。
その直後、ドロップアウト等によって、入力端子INのレ
ベルが断続的にでも数Ｈ期間にわたって「Hi」となれ
ば、フィールドの中間部であっても、奇・偶に関係な
く、フィールド判別出力が出てしまう。
期パルスが欠落すると、MMV（14）が安定状態になる。
その直後、ドロップアウト等によって、入力端子INのレ
ベルが断続的にでも数Ｈ期間にわたって「Hi」となれ
ば、フィールドの中間部であっても、奇・偶に関係な
く、フィールド判別出力が出てしまう。
このような誤判別を防止するために、例えば３フレーム
にわたって、所定時点で判別出力を得て、始めて正しい
判別信号とすることが行なわれているが、この場合、応
答が遅いという問題があった。
にわたって、所定時点で判別出力を得て、始めて正しい
判別信号とすることが行なわれているが、この場合、応
答が遅いという問題があった。
かかる点に鑑み、本発明の目的は、応答が速く、ノイズ
の混入等により誤動作することのない奇・偶フィールド
判別装置を提供するところにある。
の混入等により誤動作することのない奇・偶フィールド
判別装置を提供するところにある。
本発明は、垂直同期信号を含む複合同期信号中のパルス
の立下りによりトリガされて、1/2水平周期よりも長く
１水平周期よりも短い所定のパルス幅のパルス列を発生
する回路（13）と、パルス列が垂直同期信号の前縁及び
後縁の各近傍でそれぞれ他の部分と異なる時間長のパル
スベースを有することを検出する回路（14）と、異なる
時間長のパルスベースが所定の時間間隔を有することを
検出する回路（16E）とを備えた奇・偶フィールド判別
装置である。
の立下りによりトリガされて、1/2水平周期よりも長く
１水平周期よりも短い所定のパルス幅のパルス列を発生
する回路（13）と、パルス列が垂直同期信号の前縁及び
後縁の各近傍でそれぞれ他の部分と異なる時間長のパル
スベースを有することを検出する回路（14）と、異なる
時間長のパルスベースが所定の時間間隔を有することを
検出する回路（16E）とを備えた奇・偶フィールド判別
装置である。
かかる構成によれば、ノイズの混入等による誤動作が防
止されると共に、同一フィールド内での速やかな判別が
可能となる。
止されると共に、同一フィールド内での速やかな判別が
可能となる。
以下、第１図及び第２図を参照しながら、本発明による
奇・偶フィールド判別装置の一実施例について説明す
る。
奇・偶フィールド判別装置の一実施例について説明す
る。
本発明の一実施例の構成を第１図に示す。この第１図に
おいて、第４図に対応する部分には同一の符号を附して
重複説明を省略する。
おいて、第４図に対応する部分には同一の符号を附して
重複説明を省略する。
第１図において、垂直同期分離回路（11）の出力がカウ
ンタ（16E）のリセット端子に供給される。カウンタ（1
6E）の出力と第３のインバータ（17）の出力とがアンド
ゲート（19）に供給される。本実施例においては、NTSC
方式の場合、カウンタ（16E）が５個のクロックパルス
を計数して出力を発生するようにされる。その余の構成
は第４図の従来例と同様である。
ンタ（16E）のリセット端子に供給される。カウンタ（1
6E）の出力と第３のインバータ（17）の出力とがアンド
ゲート（19）に供給される。本実施例においては、NTSC
方式の場合、カウンタ（16E）が５個のクロックパルス
を計数して出力を発生するようにされる。その余の構成
は第４図の従来例と同様である。
本実施例の動作は次のとおりである。
偶数フィールドから奇数フィールドに移行する場合、第
２図Ａに示される複合同期信号の第525ラインから１
番目の垂直同期パルスの立下りまで、第１及び第２のMM
V（13）及び（14）は、前出第４図の従来例におけると
全く同様に動作し、カウンタ（16E）は計数動作を開始
している。
２図Ａに示される複合同期信号の第525ラインから１
番目の垂直同期パルスの立下りまで、第１及び第２のMM
V（13）及び（14）は、前出第４図の従来例におけると
全く同様に動作し、カウンタ（16E）は計数動作を開始
している。
３番目の垂直同期パルス期間に、カウンタ（16E）が、
第２図Ｅに示すように、インバータ（15）で反転された
第１のMMV（13）の出力、即ち、クロックを１個計数す
る。
第２図Ｅに示すように、インバータ（15）で反転された
第１のMMV（13）の出力、即ち、クロックを１個計数す
る。
４番目の垂直同期パルス期間に、第２図Ｂに示すような
垂直同期分離回路（11）の出力によって、カウンタ
（16E）がリセットされる。５番目の垂直同期パルス期
間以後、第５図Ｅに示すように、カウンタ（16E）はリ
セット後のクロックの計数を続け、第10ライン期間に５
番目のクロックを計数して、第２図Ｆに示すようなパル
スを出力する。このカウンタ（16E）の出力パルス
によりアンドゲート（19）が開かれる。このカウンタ
（16E）の出力は６番目のクロックで「Lo」となる。
垂直同期分離回路（11）の出力によって、カウンタ
（16E）がリセットされる。５番目の垂直同期パルス期
間以後、第５図Ｅに示すように、カウンタ（16E）はリ
セット後のクロックの計数を続け、第10ライン期間に５
番目のクロックを計数して、第２図Ｆに示すようなパル
スを出力する。このカウンタ（16E）の出力パルス
によりアンドゲート（19）が開かれる。このカウンタ
（16E）の出力は６番目のクロックで「Lo」となる。
一方、第10ライン期間には、第２図Ｃ及びＤに示すよう
に、前出第４図の従来例におけると同様、第１のMMV（1
3）の出力が3H/4時間「Lo」となり、第２のMMV（14）
の出力が「Lo」となる。このMMV（14）の出力がイ
ンバータ（17）で反転されてアンドゲート（19）に供給
され、奇数フィールド判別出力として出力端子OUTに導
出される。
に、前出第４図の従来例におけると同様、第１のMMV（1
3）の出力が3H/4時間「Lo」となり、第２のMMV（14）
の出力が「Lo」となる。このMMV（14）の出力がイ
ンバータ（17）で反転されてアンドゲート（19）に供給
され、奇数フィールド判別出力として出力端子OUTに導
出される。
なお、奇数フィールドから偶数フィールドに移行する場
合、前出第４図の従来例におけると同様に、第２のMMV
（14）が準安定状態に維持されるため、フィールド判別
出力が発生することはない。
合、前出第４図の従来例におけると同様に、第２のMMV
（14）が準安定状態に維持されるため、フィールド判別
出力が発生することはない。
本実施例によれば、奇数フィールドの１番目の垂直同期
パルス期間及び第10ライン期間に正確に一定の間隔で安
定状態となるMMV（14）の２個の出力パルスと、垂直同
期分離回路（11）の出力パルスとを併用してフィールド
判別出力を得ており、ノイズの混入等による誤動作を防
止することができ、同一フィールドの垂直帰線期間内で
その奇・偶を判別することができる。
パルス期間及び第10ライン期間に正確に一定の間隔で安
定状態となるMMV（14）の２個の出力パルスと、垂直同
期分離回路（11）の出力パルスとを併用してフィールド
判別出力を得ており、ノイズの混入等による誤動作を防
止することができ、同一フィールドの垂直帰線期間内で
その奇・偶を判別することができる。
以上詳述のように、本発明によれば、複合同期信号の各
パルスにトリガされて、パルス幅がH/2と1Hとの中間の
パルス列を発生する回路から、垂直同期信号の前・後縁
の各近傍において、他の部分と異なる長さで所定の間隔
のパルスベースを得て、このパルスベースの長さ及び間
隔を検出するようにしたので、誤動作なく速やかに判別
することができる奇・偶フィールド判別装置が得られ
る。
パルスにトリガされて、パルス幅がH/2と1Hとの中間の
パルス列を発生する回路から、垂直同期信号の前・後縁
の各近傍において、他の部分と異なる長さで所定の間隔
のパルスベースを得て、このパルスベースの長さ及び間
隔を検出するようにしたので、誤動作なく速やかに判別
することができる奇・偶フィールド判別装置が得られ
る。
第１図は本発明による奇・偶フィールド判別装置の一実
施例の構成を示すブロック図、第２図は本発明の一実施
例の動作を説明するためのタイムチャート、第３図は本
発明の説明のための波形図、第４図は従来の奇・偶フィ
ールド判別装置の構成例を示すブロック図、第５図は第
４図の従来例の動作を説明するためのタイムチャートで
ある。 （11）は垂直同期信号分離回路、（13），（14）は単安
定マルチバイブレータ、（16E）はカウンタである。
施例の構成を示すブロック図、第２図は本発明の一実施
例の動作を説明するためのタイムチャート、第３図は本
発明の説明のための波形図、第４図は従来の奇・偶フィ
ールド判別装置の構成例を示すブロック図、第５図は第
４図の従来例の動作を説明するためのタイムチャートで
ある。 （11）は垂直同期信号分離回路、（13），（14）は単安
定マルチバイブレータ、（16E）はカウンタである。
Claims (1)
- 【請求項１】垂直同期信号を含む複合同期信号中のパル
スの立下りによりトリガされて、1/2水平周期よりも長
く１水平周期よりも短い所定のパルス幅のパルス列を発
生する回路と、 上記パルス列が上記垂直同期信号の前縁及び後縁の各近
傍でそれぞれ他の部分と異なる時間長のパルスベースを
有することを検出する回路と、 上記異なる時間長のパルスベースが所定の時間間隔を有
することを検出する回路とを備えたことを特徴とする奇
・偶フィールド判別装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27072786A JPH071921B2 (ja) | 1986-11-13 | 1986-11-13 | 奇・偶フイ−ルド判別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27072786A JPH071921B2 (ja) | 1986-11-13 | 1986-11-13 | 奇・偶フイ−ルド判別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63124684A JPS63124684A (ja) | 1988-05-28 |
| JPH071921B2 true JPH071921B2 (ja) | 1995-01-11 |
Family
ID=17490114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27072786A Expired - Lifetime JPH071921B2 (ja) | 1986-11-13 | 1986-11-13 | 奇・偶フイ−ルド判別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071921B2 (ja) |
-
1986
- 1986-11-13 JP JP27072786A patent/JPH071921B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63124684A (ja) | 1988-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4231063A (en) | Frame synchronizer having a write-inhibit circuit | |
| US4763341A (en) | Digital timing using a state machine | |
| CA2039309A1 (en) | Odd/even field detector for video signals | |
| US4231064A (en) | Vertical synchronization circuit for a cathode-ray tube | |
| US4335403A (en) | Horizontal countdown system for television receivers | |
| US4684988A (en) | Circuit arrangement for detecting the vertical blanking periods in a picture signal | |
| US5309236A (en) | Video signal processing circuit of a broadcasting system | |
| JPH071921B2 (ja) | 奇・偶フイ−ルド判別装置 | |
| JP3092938B2 (ja) | 画像表示装置用ディジタル同期回路 | |
| US5274452A (en) | Horizontal synchronizing signal separator | |
| EP0462752B1 (en) | Horizontal synchronizing signal separator | |
| EP0249987B1 (en) | Vertical driving pulse generating circuit | |
| KR100272734B1 (ko) | 비디오 신호의 큰 위상 시프트에 영향을 받지 않는 수평 라인 카운터 | |
| JP3209741B2 (ja) | 同期装置 | |
| JPS6151473B2 (ja) | ||
| GB2129249A (en) | Apparatus for generating a signal for driving the field deflection in a picture reproducing device | |
| JPH07298092A (ja) | 垂直同期信号分離回路 | |
| JP2596183B2 (ja) | 垂直ブランキングパルス出力装置 | |
| KR19980703637A (ko) | 수직 동기화 신호 검출기 | |
| KR0160119B1 (ko) | 블랭킹신호 및 필드구별신호 검출회로 | |
| JPS59193680A (ja) | テレビ放送方式の自動判別方式 | |
| JPH04241578A (ja) | 映像信号のフィールド識別信号発生回路 | |
| JP2829124B2 (ja) | カラー方式判別回路 | |
| JP3024725B2 (ja) | スキューパルス検出回路 | |
| JP3011450B2 (ja) | 垂直同期周波数判別回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |