JPH07298092A - 垂直同期信号分離回路 - Google Patents
垂直同期信号分離回路Info
- Publication number
- JPH07298092A JPH07298092A JP8206094A JP8206094A JPH07298092A JP H07298092 A JPH07298092 A JP H07298092A JP 8206094 A JP8206094 A JP 8206094A JP 8206094 A JP8206094 A JP 8206094A JP H07298092 A JPH07298092 A JP H07298092A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- detection
- vertical
- detection pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 テレビ受信機やＶＴＲ等における垂直同期信
号をディジタル的に分離する回路において、不用なパル
ス等による誤動作を防止する。 【構成】 水平同期信号と垂直同期信号及び等価パルス
とからなる複合同期信号S1に基づき所定の位相で所定パ
ルス幅の第１の検出パルスC1と、同第１の検出パルスよ
り所定時間パルス幅を広くした第２の検出パルスC2とを
出力するカウンタ１と、前記第１の検出パルスをクロッ
ク信号として前記複合同期信号からパルスを検出する第
１のフリップフロップ２と、前記第２の検出パルスをク
ロック信号として複合同期信号S1からパルスを検出する
第２のフリップフロップ３と、第１のフリップフロップ
よりの出力と、第２のフリップフロップよりの出力との
論理積演算を行い垂直同期信号を出力するＡＮＤゲート
４とで構成し、同期検出を２回行うことにより非正規な
パルスによる垂直同期分離の誤動作を防止する。
号をディジタル的に分離する回路において、不用なパル
ス等による誤動作を防止する。 【構成】 水平同期信号と垂直同期信号及び等価パルス
とからなる複合同期信号S1に基づき所定の位相で所定パ
ルス幅の第１の検出パルスC1と、同第１の検出パルスよ
り所定時間パルス幅を広くした第２の検出パルスC2とを
出力するカウンタ１と、前記第１の検出パルスをクロッ
ク信号として前記複合同期信号からパルスを検出する第
１のフリップフロップ２と、前記第２の検出パルスをク
ロック信号として複合同期信号S1からパルスを検出する
第２のフリップフロップ３と、第１のフリップフロップ
よりの出力と、第２のフリップフロップよりの出力との
論理積演算を行い垂直同期信号を出力するＡＮＤゲート
４とで構成し、同期検出を２回行うことにより非正規な
パルスによる垂直同期分離の誤動作を防止する。
Description
【０００１】
【産業上の利用分野】本発明は、垂直同期信号分離回路
に係り、より詳細には、テレビ受信機やＶＴＲ等におけ
る垂直同期信号をディジタル的に分離する回路におい
て、不用なパルスやノイズ成分等による誤動作の防止に
関する。
に係り、より詳細には、テレビ受信機やＶＴＲ等におけ
る垂直同期信号をディジタル的に分離する回路におい
て、不用なパルスやノイズ成分等による誤動作の防止に
関する。
【０００２】
【従来の技術】従来、図３（Ａ）に示すように、水平同
期信号11、垂直同期信号12及び等価パルス13からなる複
合同期信号（同図イ）から垂直同期信号をディジタル的
に分離する場合、各同期信号11、12又は等価パルス13の
立ち下がりのタイミング（Ｔ11）に同期して立ち下が
り、その点から約１／４Ｈ（１Ｈは１水平周期）後（Ｔ
12）に立ち上がる検出パルス14（同図ロ）を発生させ、
同パルス14で垂直同期信号15を分離していた（同図
ハ）。ところで、家庭用ＶＴＲでは１フィールド毎にヘ
ッド（ＬヘッドとＲヘッド）の切り替えを行っている
が、その切り替えの際に水平同期信号が乱れることがあ
る。図３（Ｂ）において、（イ）をＬヘッドの同期状
態、（ロ）をＲヘッドの同期状態としたとき、双方の同
期が一致していない場合に切り換えると（Ｔ13）、
（ハ）に示すように、正規な水平同期信号16の直後に上
記同期不一致による非正規の水平同期信号17が生じ、こ
のパルスを垂直同期信号として誤検出する場合がある。
従来の方法はこのような誤動作をする可能性があった。
期信号11、垂直同期信号12及び等価パルス13からなる複
合同期信号（同図イ）から垂直同期信号をディジタル的
に分離する場合、各同期信号11、12又は等価パルス13の
立ち下がりのタイミング（Ｔ11）に同期して立ち下が
り、その点から約１／４Ｈ（１Ｈは１水平周期）後（Ｔ
12）に立ち上がる検出パルス14（同図ロ）を発生させ、
同パルス14で垂直同期信号15を分離していた（同図
ハ）。ところで、家庭用ＶＴＲでは１フィールド毎にヘ
ッド（ＬヘッドとＲヘッド）の切り替えを行っている
が、その切り替えの際に水平同期信号が乱れることがあ
る。図３（Ｂ）において、（イ）をＬヘッドの同期状
態、（ロ）をＲヘッドの同期状態としたとき、双方の同
期が一致していない場合に切り換えると（Ｔ13）、
（ハ）に示すように、正規な水平同期信号16の直後に上
記同期不一致による非正規の水平同期信号17が生じ、こ
のパルスを垂直同期信号として誤検出する場合がある。
従来の方法はこのような誤動作をする可能性があった。
【０００３】
【発明が解決しようとする課題】本発明は、前述の誤動
作を防止するためになされたものであり、複合同期信号
に不要なパルス等が混入していてもこれらの影響を受け
ないようにした垂直同期信号分離回路を提供することを
目的とする。
作を防止するためになされたものであり、複合同期信号
に不要なパルス等が混入していてもこれらの影響を受け
ないようにした垂直同期信号分離回路を提供することを
目的とする。
【０００４】
【課題を解決するための手段】本発明は、水平同期信号
と垂直同期信号及び等価パルスとからなる複合同期信号
に基づき所定の位相で所定パルス幅の第１の検出パルス
と、同第１の検出パルスより所定時間パルス幅を広くし
た第２の検出パルスとを出力するカウンタと、前記第１
の検出パルスをクロック信号として前記複合同期信号か
らパルスを検出する第１のフリップフロップと、前記第
２の検出パルスをクロック信号として前記複合同期信号
からパルスを検出する第２のフリップフロップと、前記
第１のフリップフロップよりの出力と、第２のフリップ
フロップよりの出力との論理積演算を行い垂直同期信号
を出力するＡＮＤゲートとで構成した垂直同期信号分離
回路を提供するものである。
と垂直同期信号及び等価パルスとからなる複合同期信号
に基づき所定の位相で所定パルス幅の第１の検出パルス
と、同第１の検出パルスより所定時間パルス幅を広くし
た第２の検出パルスとを出力するカウンタと、前記第１
の検出パルスをクロック信号として前記複合同期信号か
らパルスを検出する第１のフリップフロップと、前記第
２の検出パルスをクロック信号として前記複合同期信号
からパルスを検出する第２のフリップフロップと、前記
第１のフリップフロップよりの出力と、第２のフリップ
フロップよりの出力との論理積演算を行い垂直同期信号
を出力するＡＮＤゲートとで構成した垂直同期信号分離
回路を提供するものである。
【０００５】
【作用】カウンタは複合同期信号を基にし、所定のタイ
ミングの第１の検出パルスと第２の検出パルスとを生成
する。これら検出パルスをそれぞれクロック信号とする
第１のフリップフロップと、第２のフリップフロップと
の双方により時間的に前後して複合同期信号からそれぞ
れ２回同期信号を検出する。そして、双方のフリップフ
ロップで検出される場合は正規な垂直同期信号である。
従って、ＡＮＤゲートにより双方のフリップフロップの
出力の論理積をとれば双方検出されたときのみ出力がな
され、正規な垂直同期信号が得られる。
ミングの第１の検出パルスと第２の検出パルスとを生成
する。これら検出パルスをそれぞれクロック信号とする
第１のフリップフロップと、第２のフリップフロップと
の双方により時間的に前後して複合同期信号からそれぞ
れ２回同期信号を検出する。そして、双方のフリップフ
ロップで検出される場合は正規な垂直同期信号である。
従って、ＡＮＤゲートにより双方のフリップフロップの
出力の論理積をとれば双方検出されたときのみ出力がな
され、正規な垂直同期信号が得られる。
【０００６】
【実施例】以下、図面に基づいて本発明による垂直同期
信号分離回路を説明する。図１は本発明による垂直同期
信号分離回路の一実施例を示す要部回路図であって、同
期検出を２回行うようにしたものであり、図２は図１を
説明するための、複合同期信号と検出パルスとのタイミ
ングチャートである。図１において、S1は水平同期信
号、垂直同期信号及び等価パルスからなる複合同期信
号、１は複合同期信号S1に基づき所定タイミングの第１
の検出パルスC1、及び第２の検出パルスC2とを生成する
カウンタ、２は第１の検出パルスC1をクロック信号と
し、入力される複合同期信号S1を所定のタイミングでラ
ッチする、例としてＤ型とした第１のフリップフロッ
プ、３は第２の検出パルスC2をクロック信号とし、入力
信号される複合同期信号S1を所定のタイミングでラッチ
する、同様にＤ型とした第２のフリップフロップ、４は
第１及び第２のフリップフロップ双方の出力について論
理積演算を行うＡＮＤゲート、Soは垂直同期信号出力で
ある。
信号分離回路を説明する。図１は本発明による垂直同期
信号分離回路の一実施例を示す要部回路図であって、同
期検出を２回行うようにしたものであり、図２は図１を
説明するための、複合同期信号と検出パルスとのタイミ
ングチャートである。図１において、S1は水平同期信
号、垂直同期信号及び等価パルスからなる複合同期信
号、１は複合同期信号S1に基づき所定タイミングの第１
の検出パルスC1、及び第２の検出パルスC2とを生成する
カウンタ、２は第１の検出パルスC1をクロック信号と
し、入力される複合同期信号S1を所定のタイミングでラ
ッチする、例としてＤ型とした第１のフリップフロッ
プ、３は第２の検出パルスC2をクロック信号とし、入力
信号される複合同期信号S1を所定のタイミングでラッチ
する、同様にＤ型とした第２のフリップフロップ、４は
第１及び第２のフリップフロップ双方の出力について論
理積演算を行うＡＮＤゲート、Soは垂直同期信号出力で
ある。
【０００７】次に、本発明の動作について説明する。カ
ウンタ１は復号同期信号S1から第１の検出パルスC1と、
第２の検出パルスC2とを生成する。図２の（イ）は復号
同期信号S1の中の水平同期信号Hs、同（ロ）は第１の検
出パルスC1、同（ハ）は第２の検出パルスC2をそれぞれ
示す。図示のように、各検出パルスは水平同期信号Hsの
立ち下がりのタイミングT1でリセットされ、第１の検出
パルスC1はT2で、第２の検出パルスC2はT3でそれぞれ立
ち上がる。なお、（イ）図では水平同期信号Hsを基準と
しているが、垂直同期信号及び等価パルスについても同
様のタイミングで各検出パルスが立ち下がる。この立ち
上がりタイミングT2又はT3を後述の垂直同期検出に使用
する。従って、この立ち上がりタイミングT2又はT3は、
水平同期信号Hsのパルス幅をt1（NTSC方式では4.7 μ
ｓ）としたとき、両者ともt1以降で1/2H（1Hは1 水平周
期で、NTSC方式では63.5μｓ）以内の範囲に設定する。
この範囲は各検出パルスのパルス幅となる。ここに、t1
以降とするのは正規の水平同期で検出動作をしないよう
にするためであり、1/2H（NTSC方式では上記から31.7μ
ｓ）以内とするのは等価パルス（1/2H周期）の検出をし
ないようにするためである。また、タイミングT2とT3と
の時間差（位相差）t2は水平同期信号のパルス幅t1以上
にする。これは、同じ水平同期信号の検出を避けるため
である。
ウンタ１は復号同期信号S1から第１の検出パルスC1と、
第２の検出パルスC2とを生成する。図２の（イ）は復号
同期信号S1の中の水平同期信号Hs、同（ロ）は第１の検
出パルスC1、同（ハ）は第２の検出パルスC2をそれぞれ
示す。図示のように、各検出パルスは水平同期信号Hsの
立ち下がりのタイミングT1でリセットされ、第１の検出
パルスC1はT2で、第２の検出パルスC2はT3でそれぞれ立
ち上がる。なお、（イ）図では水平同期信号Hsを基準と
しているが、垂直同期信号及び等価パルスについても同
様のタイミングで各検出パルスが立ち下がる。この立ち
上がりタイミングT2又はT3を後述の垂直同期検出に使用
する。従って、この立ち上がりタイミングT2又はT3は、
水平同期信号Hsのパルス幅をt1（NTSC方式では4.7 μ
ｓ）としたとき、両者ともt1以降で1/2H（1Hは1 水平周
期で、NTSC方式では63.5μｓ）以内の範囲に設定する。
この範囲は各検出パルスのパルス幅となる。ここに、t1
以降とするのは正規の水平同期で検出動作をしないよう
にするためであり、1/2H（NTSC方式では上記から31.7μ
ｓ）以内とするのは等価パルス（1/2H周期）の検出をし
ないようにするためである。また、タイミングT2とT3と
の時間差（位相差）t2は水平同期信号のパルス幅t1以上
にする。これは、同じ水平同期信号の検出を避けるため
である。
【０００８】上述の第１の検出パルスC1と第２の検出パ
ルスC2とを第１のフリップフロップ２、及び第２のフリ
ップフロップ３とへ送る。各検出パルスは各フリップフ
ロップのクロック信号としての役割を果たすものであ
る。そして、各フリップフロップには図１のように復号
同期信号S1が入力する。この構成により、一方の第１の
フリップフロップ２は、前述の第１の検出パルスC1の立
ち上がりタイミングT2で、他方の第２のフリップフロン
プ３は第２の検出パルスC2の立ち上がりタイミングT3で
それぞれ復号同期信号のそのタイミングにおけるレベル
を検出し、その検出レベルをラッチする。これら各フリ
ップフロップの出力についてＡＮＤゲート４により論理
積をとる。この結果、双方のフリップフロップの出力が
ハイ「１」のとき、つまり、双方のフリップフロップが
同期信号を検出したとき、ＡＮＤゲート４より出力Soが
なされる。例えば、図２（イ）において、正規の水平同
期信号Hsに対し、図３（Ｂ）のＶＴＲを例に説明したよ
うな不用なパルスhsがある場合、第１のフリップフロッ
プ２ではレベル検出されるが、第２のフリップフロップ
３ではレベル検出はされない。従って、ＡＮＤゲート４
の出力としては「０」となり、不用なパルスhsによる出
力Soの影響は受けないこととなる。
ルスC2とを第１のフリップフロップ２、及び第２のフリ
ップフロップ３とへ送る。各検出パルスは各フリップフ
ロップのクロック信号としての役割を果たすものであ
る。そして、各フリップフロップには図１のように復号
同期信号S1が入力する。この構成により、一方の第１の
フリップフロップ２は、前述の第１の検出パルスC1の立
ち上がりタイミングT2で、他方の第２のフリップフロン
プ３は第２の検出パルスC2の立ち上がりタイミングT3で
それぞれ復号同期信号のそのタイミングにおけるレベル
を検出し、その検出レベルをラッチする。これら各フリ
ップフロップの出力についてＡＮＤゲート４により論理
積をとる。この結果、双方のフリップフロップの出力が
ハイ「１」のとき、つまり、双方のフリップフロップが
同期信号を検出したとき、ＡＮＤゲート４より出力Soが
なされる。例えば、図２（イ）において、正規の水平同
期信号Hsに対し、図３（Ｂ）のＶＴＲを例に説明したよ
うな不用なパルスhsがある場合、第１のフリップフロッ
プ２ではレベル検出されるが、第２のフリップフロップ
３ではレベル検出はされない。従って、ＡＮＤゲート４
の出力としては「０」となり、不用なパルスhsによる出
力Soの影響は受けないこととなる。
【０００９】一方、図２（ニ）に示すように、検出する
パルスが垂直同期信号Vs（Veはセレーションパルス）で
ある場合にはそのパルス幅（t4）は水平より広い（NTSC
方式で約30μｓ）。従って、図２（ロ）（ハ）の関係に
ある各検出パルスC1、C2により双方のフリップフロップ
でラッチされ、その結果、ＡＮＤゲート４からは正規な
垂直同期信号Soが出力される。このようにして、非正規
なパルスによる誤検出が防止されることとなる。以上説
明の図１は同期検出を２回行うようにした実施例である
が、この検出を３回以上行うようにしてもよい。この場
合、検出する回数に対応した検出パルスを発生するパル
ス発生回路と（例えば、カウンタ）、同検出パルスそれ
ぞれに同期して同期検出する前記回数分の検出回路（例
えば、フリップフロップ）、及び同検出回路が全て同期
検出したときに垂直同期信号として出力する出力回路
（例えば、ＡＮＤゲート等）とを設ける。また、上記検
出パルスそれぞれは、図１で説明したと同様に、各同期
信号又は等価パルスの開始点に同期して発生させ、その
パルス幅を水平同期信号幅以上で水平周期の１／２以内
の範囲内でそれぞれ異ならしめる。
パルスが垂直同期信号Vs（Veはセレーションパルス）で
ある場合にはそのパルス幅（t4）は水平より広い（NTSC
方式で約30μｓ）。従って、図２（ロ）（ハ）の関係に
ある各検出パルスC1、C2により双方のフリップフロップ
でラッチされ、その結果、ＡＮＤゲート４からは正規な
垂直同期信号Soが出力される。このようにして、非正規
なパルスによる誤検出が防止されることとなる。以上説
明の図１は同期検出を２回行うようにした実施例である
が、この検出を３回以上行うようにしてもよい。この場
合、検出する回数に対応した検出パルスを発生するパル
ス発生回路と（例えば、カウンタ）、同検出パルスそれ
ぞれに同期して同期検出する前記回数分の検出回路（例
えば、フリップフロップ）、及び同検出回路が全て同期
検出したときに垂直同期信号として出力する出力回路
（例えば、ＡＮＤゲート等）とを設ける。また、上記検
出パルスそれぞれは、図１で説明したと同様に、各同期
信号又は等価パルスの開始点に同期して発生させ、その
パルス幅を水平同期信号幅以上で水平周期の１／２以内
の範囲内でそれぞれ異ならしめる。
【００１０】
【発明の効果】以上説明したように本発明によれば、垂
直同期信号の検出を２つの検出パルスにより２回行い、
双方検出されたときのみ正規な信号として出力がなされ
る。従って、例えば、ＶＴＲの再生時における同期切り
替えの際に生じ得る不用なパルスにより垂直同期信号の
分離動作が誤動作するという従来の問題を解消すること
ができ、垂直同期分離回路としての精度を向上させるこ
とができる。
直同期信号の検出を２つの検出パルスにより２回行い、
双方検出されたときのみ正規な信号として出力がなされ
る。従って、例えば、ＶＴＲの再生時における同期切り
替えの際に生じ得る不用なパルスにより垂直同期信号の
分離動作が誤動作するという従来の問題を解消すること
ができ、垂直同期分離回路としての精度を向上させるこ
とができる。
【図１】本発明による垂直同期信号分離回路の一実施例
を示す要部回路図である。
を示す要部回路図である。
【図２】図１を説明するためのタイミングチャートであ
る。
る。
【図３】従来の問題点を説明するためのタイミングチャ
ートである。
ートである。
S1 復号同期信号 １ カウンタ ２ 第１のフリップフロップ ３ 第２のフリップフロップ ４ ＡＮＤゲート C1 第１の検出パルス C2 第２の検出パルス So 垂直同期信号出力
Claims (3)
- 【請求項１】 水平同期信号と垂直同期信号及び等価パ
ルスとからなる複合同期信号の同水平同期信号若しくは
垂直同期信号又は等価パルスそれぞれの立ち上がり又は
立ち下がりに同期して発生し、前記水平同期信号のパル
ス幅以上で且つ水平周期の１／２以内でそれぞれ所要の
パルス幅に異ならしめた複数の検出パルスを発生する検
出パルス発生手段と、前記検出パルス発生手段よりのそ
れぞれの検出パルスに同期して前記復号同期信号から同
期信号レベルを検出する検出パルス毎に設けてなる同期
信号レベル検出手段と、前記同期信号レベル検出手段の
全てにおいて同期信号レベルを検出したときには垂直同
期信号として出力する垂直同期信号出力手段とで構成し
たことを特徴とする垂直同期信号分離回路。 - 【請求項２】 水平同期信号と垂直同期信号及び等価パ
ルスとからなる複合同期信号に基づき所定の位相で所定
パルス幅の第１の検出パルスと、同第１の検出パルスよ
り所定時間パルス幅を広くした第２の検出パルスとを出
力するカウンタと、前記第１の検出パルスをクロック信
号として前記複合同期信号からパルスを検出する第１の
フリップフロップと、前記第２の検出パルスをクロック
信号として前記複合同期信号からパルスを検出する第２
のフリップフロップと、前記第１のフリップフロップよ
りの出力と、第２のフリップフロップよりの出力との論
理積演算を行い垂直同期信号を出力するＡＮＤゲートと
で構成したことを特徴とする垂直同期信号分離回路。 - 【請求項３】 前記第１の検出パルスと第２の検出パル
スとを、水平同期信号、垂直同期信号又は等価パルスそ
れぞれの開始点に同期して開始し、検出パルス双方のパ
ルス幅を水平同期信号のパルス幅以上で１／２水平周期
以内にし、且つ第１の検出パルスと第２の検出パルスと
の終了点の時間差を水平同期信号幅以上にしたことを特
徴とする請求項２記載の垂直同期信号分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8206094A JPH07298092A (ja) | 1994-04-20 | 1994-04-20 | 垂直同期信号分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8206094A JPH07298092A (ja) | 1994-04-20 | 1994-04-20 | 垂直同期信号分離回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07298092A true JPH07298092A (ja) | 1995-11-10 |
Family
ID=13763973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8206094A Pending JPH07298092A (ja) | 1994-04-20 | 1994-04-20 | 垂直同期信号分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07298092A (ja) |
-
1994
- 1994-04-20 JP JP8206094A patent/JPH07298092A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6272279A (ja) | 垂直同期信号検出回路 | |
| JPS6220488A (ja) | 文字多重放送受信装置 | |
| US5900914A (en) | Horizontal synchronizing signal-generating circuit and method therefor | |
| JP3092938B2 (ja) | 画像表示装置用ディジタル同期回路 | |
| JPH07298092A (ja) | 垂直同期信号分離回路 | |
| EP0756799A1 (en) | Device for deriving a clock signal from a synchronizing signal and a video recorder provided with the device | |
| US5274452A (en) | Horizontal synchronizing signal separator | |
| EP0462752A2 (en) | Horizontal synchronizing signal separator | |
| EP0472326B1 (en) | Horizontal synchronizing signal separation circuit | |
| JP2604424B2 (ja) | 同期分離回路 | |
| JP3114180B2 (ja) | 同期不連続検知装置 | |
| JP3271290B2 (ja) | 同期分離回路 | |
| JP2963915B2 (ja) | 同期分離回路 | |
| JP3211685B2 (ja) | テレビジョン映像信号の水平アドレス発生回路 | |
| JP2944430B2 (ja) | ディジタルビデオ同期検出回路 | |
| JP3024726B2 (ja) | ハーフキラー回路 | |
| JP2997013B2 (ja) | 垂直同期再生回路 | |
| JP3024725B2 (ja) | スキューパルス検出回路 | |
| JP2721691B2 (ja) | 水平期間識別装置 | |
| JPH071921B2 (ja) | 奇・偶フイ−ルド判別装置 | |
| JP2679391B2 (ja) | 水平同期信号発生回路 | |
| KR920001109B1 (ko) | Vdp정지신호 검출회로 | |
| JP2743428B2 (ja) | バーストゲートパルス発生回路 | |
| JPS62207071A (ja) | 垂直同期分離回路 | |
| JPH09289597A (ja) | Ｔｖ信号検出回路 |