JPH07193106A - バーンインテスト用チップのホールディング装置及びその製造方法 - Google Patents
バーンインテスト用チップのホールディング装置及びその製造方法Info
- Publication number
- JPH07193106A JPH07193106A JP6286771A JP28677194A JPH07193106A JP H07193106 A JPH07193106 A JP H07193106A JP 6286771 A JP6286771 A JP 6286771A JP 28677194 A JP28677194 A JP 28677194A JP H07193106 A JPH07193106 A JP H07193106A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- holding device
- test
- burn
- supporting means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0483—Sockets for unleaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＴＡＢ方式によるテープキャリアの使用限界
及び臨時パッケージング方法によるテストハウジングの
設計の複雑性を排除し、一度のテスト工程で多量のＫＧ
Ｄを得ることのできるバーンインテスト用チップのホー
ルディング装置及びその製造方法を提供すること。 【構成】 半導体基板１０，２０，３０の外側周りに埋
立突出されて形成され、ベアチップ４５を支持するため
のチップ支持手段１１，１２，２１，２２と、前記チッ
プ支持手段内に安着されるベアチップ４５と、前記ベア
チップの欠陥の有無をテストするためのメインテスト基
板５０とを具備する構成。
及び臨時パッケージング方法によるテストハウジングの
設計の複雑性を排除し、一度のテスト工程で多量のＫＧ
Ｄを得ることのできるバーンインテスト用チップのホー
ルディング装置及びその製造方法を提供すること。 【構成】 半導体基板１０，２０，３０の外側周りに埋
立突出されて形成され、ベアチップ４５を支持するため
のチップ支持手段１１，１２，２１，２２と、前記チッ
プ支持手段内に安着されるベアチップ４５と、前記ベア
チップの欠陥の有無をテストするためのメインテスト基
板５０とを具備する構成。
Description
【０００１】
【産業上の利用分野】この発明は、ベアチップテストで
あるバーンインテストのためのチップのホールディング
装置及びその製造方法に関し、特に、ＫＧＤアレイ（Kn
own Good DieArray）の製造工程中のベアチップをテス
トするためのバーンインテスト用チップのホールディン
グ装置及びその製造方法に関する。
あるバーンインテストのためのチップのホールディング
装置及びその製造方法に関し、特に、ＫＧＤアレイ（Kn
own Good DieArray）の製造工程中のベアチップをテス
トするためのバーンインテスト用チップのホールディン
グ装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体装置の製造過程で、集積回路チッ
プ（以下ＩＣチップという）に対して、一般的にＡＣ
（Alternating current ：以下ＡＣという）及びバーン
インテストを遂行することが必須である。その理由は、
不良ＩＣチップを予め発見する必要があるからである。
プ（以下ＩＣチップという）に対して、一般的にＡＣ
（Alternating current ：以下ＡＣという）及びバーン
インテストを遂行することが必須である。その理由は、
不良ＩＣチップを予め発見する必要があるからである。
【０００３】ところで、ウェーハから分離された普通の
ＩＣチップ状態では、テストパターン発生回路と電気的
信号連結が不可能なので、ＡＣ及びバーンインテストが
ほとんど不可能である。したがって、通常、ＡＣ及びバ
ーンインテストは、ＩＣチップがモールディングコンパ
ウンドでパッケージングされた状態で実施されることに
なる。
ＩＣチップ状態では、テストパターン発生回路と電気的
信号連結が不可能なので、ＡＣ及びバーンインテストが
ほとんど不可能である。したがって、通常、ＡＣ及びバ
ーンインテストは、ＩＣチップがモールディングコンパ
ウンドでパッケージングされた状態で実施されることに
なる。
【０００４】一方、現在のＫＧＤアレイを製造するため
のベアチップのホールディング方法には、ＴＡＢ（Tap
Automated Bonding ）を用いた方法及び臨時パッケージ
ング方法などがある。
のベアチップのホールディング方法には、ＴＡＢ（Tap
Automated Bonding ）を用いた方法及び臨時パッケージ
ング方法などがある。
【０００５】前記ＴＡＢ方法は、絶縁フィルム上に金属
薄膜リードが形成されているテープキャリアのリードの
一方の側上にウェーハから切断されている半導体チップ
をバンプを介して実装した後、前記リードの他側をテス
ト端子と連結してテストを実施する方法である。
薄膜リードが形成されているテープキャリアのリードの
一方の側上にウェーハから切断されている半導体チップ
をバンプを介して実装した後、前記リードの他側をテス
ト端子と連結してテストを実施する方法である。
【０００６】しかし、前記ＴＡＢ方法によるテープキャ
リアは、一度使われた後、再使用が不可能という短所が
ある。
リアは、一度使われた後、再使用が不可能という短所が
ある。
【０００７】また、前記臨時パッケージング方法は、テ
ストハウジング内のセラミック基板にテストしようとす
るベアチップまたはフリップチップを接着テープを使っ
て実装した後、前記チップのボンディングパッドと基板
内部の接続パッドをワイヤで接続させ、次いで前記テス
トハウジングをバーンインテスト基板に装着してバーン
インテストするものである。
ストハウジング内のセラミック基板にテストしようとす
るベアチップまたはフリップチップを接着テープを使っ
て実装した後、前記チップのボンディングパッドと基板
内部の接続パッドをワイヤで接続させ、次いで前記テス
トハウジングをバーンインテスト基板に装着してバーン
インテストするものである。
【０００８】しかし、前記臨時パッケージング方法は、
テストを経た後、ボンディングパッドからワイヤを除去
する必要があり、この際、ボンディングパッドに跡が残
ることになって半導体チップの信頼性を落とす。また、
セラミック基板の構造が複雑で、一種類のみに使用が制
限されるので、セラミック基板の製作による費用がかか
るという短所がある。
テストを経た後、ボンディングパッドからワイヤを除去
する必要があり、この際、ボンディングパッドに跡が残
ることになって半導体チップの信頼性を落とす。また、
セラミック基板の構造が複雑で、一種類のみに使用が制
限されるので、セラミック基板の製作による費用がかか
るという短所がある。
【０００９】
【発明が解決しようとする課題】従って、この発明の目
的は、ＴＡＢ方式によるテープキャリアの使用限界及び
臨時パッケージング方法によるテストハウジングの設計
の複雑性を排除し、一度のテスト工程で多量のＫＧＤを
得ることのできるバーンインテスト用チップのホールデ
ィング装置及びその製造方法を提供することにある。
的は、ＴＡＢ方式によるテープキャリアの使用限界及び
臨時パッケージング方法によるテストハウジングの設計
の複雑性を排除し、一度のテスト工程で多量のＫＧＤを
得ることのできるバーンインテスト用チップのホールデ
ィング装置及びその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】前記目的を達成するため
に、この発明は、複数個の長方形の半導体基板を備える
チップのホールディング装置において、前記長方形の半
導体基板の外側の周りに埋立突出されて形成された半導
体チップ支持手段と、前記チップ支持手段内に安着され
ているベアチップと、前記ベアチップの欠陥有無をテス
トするためのメインテスト基板から構成されたことを特
徴とする。
に、この発明は、複数個の長方形の半導体基板を備える
チップのホールディング装置において、前記長方形の半
導体基板の外側の周りに埋立突出されて形成された半導
体チップ支持手段と、前記チップ支持手段内に安着され
ているベアチップと、前記ベアチップの欠陥有無をテス
トするためのメインテスト基板から構成されたことを特
徴とする。
【００１１】この発明によるバーンインテスト用チップ
のホールディング装置の製造方法の特徴は、少なくとも
一つ以上準備された長方形の半導体基板の外側の周りに
一定な形態の埋立ホールを形成する段階と、前記埋立ホ
ールに金属材料を挿入して半導体基板の上面へ突出させ
る段階と、前記半導体基板をメインテスト基板上に少な
くとも一つ以上装着する段階と、前記半導体基板の上面
に準備された金属材料により支持されるように複数個の
ベアチップを実装する段階とから構成された点にある。
のホールディング装置の製造方法の特徴は、少なくとも
一つ以上準備された長方形の半導体基板の外側の周りに
一定な形態の埋立ホールを形成する段階と、前記埋立ホ
ールに金属材料を挿入して半導体基板の上面へ突出させ
る段階と、前記半導体基板をメインテスト基板上に少な
くとも一つ以上装着する段階と、前記半導体基板の上面
に準備された金属材料により支持されるように複数個の
ベアチップを実装する段階とから構成された点にある。
【００１２】
【実施例】以下、添付した図面を参照してこの発明によ
るバーンインテスト用チップのホールディング装置に対
する望ましい実施例を詳細に説明する。
るバーンインテスト用チップのホールディング装置に対
する望ましい実施例を詳細に説明する。
【００１３】図１は、この発明によるバーンインテスト
用チップのホールディング装置９の一実施例を示す平面
図である。
用チップのホールディング装置９の一実施例を示す平面
図である。
【００１４】このホールディング装置９は、長方形の半
導体基板１０と半導体チップの支持手段１１，１２とか
ら構成されている。
導体基板１０と半導体チップの支持手段１１，１２とか
ら構成されている。
【００１５】また、このホールディング装置９は、準備
された半導体基板１０の外周近傍にこの外周の各側に沿
って一文字形態の埋立ホールを４個、空けた後、この埋
立ホールに半導体チップの支持手段１１，１２をそれぞ
れ挿入して形成される。そして、支持手段１１，１２
は、半導体基板１０の片面に突出するように構成されて
いる。
された半導体基板１０の外周近傍にこの外周の各側に沿
って一文字形態の埋立ホールを４個、空けた後、この埋
立ホールに半導体チップの支持手段１１，１２をそれぞ
れ挿入して形成される。そして、支持手段１１，１２
は、半導体基板１０の片面に突出するように構成されて
いる。
【００１６】このとき、前記半導体チップの支持手段１
１，１２は金属により形成され、弾性力を持つワイヤ、
金属板、スプリングなどの形態で使用される。
１，１２は金属により形成され、弾性力を持つワイヤ、
金属板、スプリングなどの形態で使用される。
【００１７】図２は、上記と別の一実施例であるホール
ディング装置１９を示す平面図である。
ディング装置１９を示す平面図である。
【００１８】このホールディング装置１９においては、
半導体チップの支持手段２１，２２が中央部に曲げられ
た部分である曲げ部２３を有し、これらの曲げ部２３に
より支持手段２１，２２が一定の弾性を持つこと以外
は、図１で示したものと同様な構成を有する。
半導体チップの支持手段２１，２２が中央部に曲げられ
た部分である曲げ部２３を有し、これらの曲げ部２３に
より支持手段２１，２２が一定の弾性を持つこと以外
は、図１で示したものと同様な構成を有する。
【００１９】したがって、中央部に曲げ部２３を有する
支持手段２１，２２の形状に対応するように、半導体基
板２０に埋立ホールを空ける以外は、図１で示したホー
ルディング装置９と同様にして、ホールディング装置１
９が形成される。
支持手段２１，２２の形状に対応するように、半導体基
板２０に埋立ホールを空ける以外は、図１で示したホー
ルディング装置９と同様にして、ホールディング装置１
９が形成される。
【００２０】図３は、上記と別の一実施例であるホール
ディング装置２９を示す平面図である。
ディング装置２９を示す平面図である。
【００２１】このホールディング装置２９は、半導体基
板３０の中央部に３個の真空ホール３４を形成した以外
は、半導体チップの支持手段２１，２２を有して図２で
示した構成と同様な構成を有する。
板３０の中央部に３個の真空ホール３４を形成した以外
は、半導体チップの支持手段２１，２２を有して図２で
示した構成と同様な構成を有する。
【００２２】前記真空ホール３４は、バーンインテスト
の時にチップのホールディング装置の流動を防止する真
空ツールを使用するためのホールである。
の時にチップのホールディング装置の流動を防止する真
空ツールを使用するためのホールである。
【００２３】図４は、図３（または図２）で示したホー
ルディング装置２９（１９）に、ベアチップ４５を実装
した状態を示す平面図である。
ルディング装置２９（１９）に、ベアチップ４５を実装
した状態を示す平面図である。
【００２４】前記ベアチップ４５は、半導体基板３０
（または２０）の片面に突出されて形成された支持手段
２１，２２の内側に、バーンインテスト後の分離が容易
となるように装着されている。
（または２０）の片面に突出されて形成された支持手段
２１，２２の内側に、バーンインテスト後の分離が容易
となるように装着されている。
【００２５】図５及び図６は、この発明によるバーンイ
ンテスト用チップのホールディング装置２９をメインテ
スト基板５０上に配置した状態を示す平面図である。
ンテスト用チップのホールディング装置２９をメインテ
スト基板５０上に配置した状態を示す平面図である。
【００２６】すなわち、この構成においては、図３に示
すように個別的に製造されたホールディング装置２９
が、メインテスト基板５０上に少なくとも一つ以上装着
されている。
すように個別的に製造されたホールディング装置２９
が、メインテスト基板５０上に少なくとも一つ以上装着
されている。
【００２７】この後、各ホールディング装置２９の上面
にはベアチップ４５が実装され、バーンインテストのた
めの次の段階に進行される。
にはベアチップ４５が実装され、バーンインテストのた
めの次の段階に進行される。
【００２８】なお、このメインテスト基板５０上には、
図３に示したホールディング装置２９でなく、図１ある
いは図２で示したホールディング装置９，１９も適用で
きることはいうまでもない。
図３に示したホールディング装置２９でなく、図１ある
いは図２で示したホールディング装置９，１９も適用で
きることはいうまでもない。
【００２９】このように、ホールディング装置９，１
９，２９は、半導体基板１０，２０，３０上に一定の形
態の金属パターンないし真空ホール３４を形成するとと
もに、テストされるベアチップ（半導体チップ）４５が
実装できるように構成されている。このように構成され
るホールディング装置の複数個をメインテスト基板５０
上に装着させた後、テストされるベアチップ（半導体チ
ップ）を各ホールディング装置に装着することにより、
一度のテスト工程で多量のＫＧＤを得ることができる。
９，２９は、半導体基板１０，２０，３０上に一定の形
態の金属パターンないし真空ホール３４を形成するとと
もに、テストされるベアチップ（半導体チップ）４５が
実装できるように構成されている。このように構成され
るホールディング装置の複数個をメインテスト基板５０
上に装着させた後、テストされるベアチップ（半導体チ
ップ）を各ホールディング装置に装着することにより、
一度のテスト工程で多量のＫＧＤを得ることができる。
【００３０】
【発明の効果】従って、この発明のバーンインテスト用
チップのホールディング装置及びその製造方法によれ
ば、形成された埋立ホールに金属材料を挿入して半導体
基板の上面に突出させ、この半導体基板をメインテスト
基板上に少なくとも一つ以上装着し、前記半導体基板の
上面に準備された金属材料により支持されるように複数
個のベアチップを実装してテストを行うことができるた
め、ＴＡＢ方式によるテープキャリアの使用限界及び臨
時パッケージング方法によるテストハウジングの設計の
複雑性を排除し、一度のテスト工程で多量のＫＧＤを得
ることができる利点がある。
チップのホールディング装置及びその製造方法によれ
ば、形成された埋立ホールに金属材料を挿入して半導体
基板の上面に突出させ、この半導体基板をメインテスト
基板上に少なくとも一つ以上装着し、前記半導体基板の
上面に準備された金属材料により支持されるように複数
個のベアチップを実装してテストを行うことができるた
め、ＴＡＢ方式によるテープキャリアの使用限界及び臨
時パッケージング方法によるテストハウジングの設計の
複雑性を排除し、一度のテスト工程で多量のＫＧＤを得
ることができる利点がある。
【図１】この発明によるバーンインテスト用チップのホ
ールディング装置の一実施例を示す平面図である。
ールディング装置の一実施例を示す平面図である。
【図２】この発明の別の実施例のホールディング装置を
示す平面図である。
示す平面図である。
【図３】この発明のさらに別の実施例のホールディング
装置を示す平面図である。
装置を示す平面図である。
【図４】図２あるいは図３に示したホールディング装置
にベアチップを装着した状態を示す平面図である。
にベアチップを装着した状態を示す平面図である。
【図５】この発明の実施例のホールディング装置をテス
ト基板上に配置した状態を示す平面図である。
ト基板上に配置した状態を示す平面図である。
【図６】図５に示すテスト基板上のホールディング装置
にベアチップを装着した状態の側断面図である。
にベアチップを装着した状態の側断面図である。
９，１９，２９ ホールディング装置 １０，２０，３０ 半導体基板 １１，１２，２１，２２ 支持手段 ２３ 曲げ部 ４５ ベアチップ ５０ メインテスト基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０１Ｒ 31/28 Ｈ０１Ｌ 21/326
Claims (6)
- 【請求項１】 複数個の長方形の半導体基板を備えるチ
ップのホールディング装置において、前記半導体基板の
外側周りに埋立突出されて形成され、ベアチップを支持
するためのチップ支持手段と、 前記チップ支持手段内に安着されるベアチップと、 前記ベアチップの欠陥の有無をテストするためのメイン
テスト基板とを具備することを特徴とするバーンインテ
スト用チップのホールディング装置。 - 【請求項２】 前記チップ支持手段は、一文字型または
中央曲げ部を持つように形成されることを特徴とする請
求項１記載のホールディング装置。 - 【請求項３】 前記チップ支持手段は、弾性力を持つよ
うに埋立突出されることを特徴とする請求項１記載のホ
ールディング装置。 - 【請求項４】 少なくとも一つ以上準備された長方形の
半導体基板の外側の周りに一定の形態の埋立ホールを形
成する段階と、 前記埋立ホールに金属材料を挿入して半導体基板の上面
に突出させる段階と、 前記半導体基板をメインテスト基板上に少なくとも一つ
以上装着する段階と、 前記半導体基板の上面に配設された金属材料により支持
されるように複数個のベアチップを実装する段階とを含
むことを特徴とするバーンインテスト用チップのホール
ディング装置の製造方法。 - 【請求項５】 前記半導体基板の中央部に真空ツールを
使用するための少なくとも一つ以上の真空ホールを形成
することを特徴とする請求項４記載のホールディング装
置の製造方法。 - 【請求項６】 前記金属材料は、弾性力を持つワイヤ、
金属板、スプリングのいずれかであることを特徴とする
請求項４記載のホールディング装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930024827A KR950013605B1 (ko) | 1993-11-20 | 1993-11-20 | 번인 테스트용 칩 홀딩장치 및 그 제조방법 |
| KR1993-24827 | 1993-11-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07193106A true JPH07193106A (ja) | 1995-07-28 |
Family
ID=19368585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6286771A Pending JPH07193106A (ja) | 1993-11-20 | 1994-11-21 | バーンインテスト用チップのホールディング装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5581195A (ja) |
| JP (1) | JPH07193106A (ja) |
| KR (1) | KR950013605B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5815000A (en) | 1991-06-04 | 1998-09-29 | Micron Technology, Inc. | Method for testing semiconductor dice with conventionally sized temporary packages |
| US5633122A (en) * | 1993-08-16 | 1997-05-27 | Micron Technology, Inc. | Test fixture and method for producing a test fixture for testing unpackaged semiconductor die |
| US6025728A (en) | 1997-04-25 | 2000-02-15 | Micron Technology, Inc. | Semiconductor package with wire bond protective member |
| USD394844S (en) | 1997-04-25 | 1998-06-02 | Micron Technology, Inc. | Temporary package for semiconductor dice |
| USD401567S (en) | 1997-04-25 | 1998-11-24 | Micron Technology, Inc. | Temporary package for semiconductor dice |
| USD402638S (en) | 1997-04-25 | 1998-12-15 | Micron Technology, Inc. | Temporary package for semiconductor dice |
| US5931685A (en) * | 1997-06-02 | 1999-08-03 | Micron Technology, Inc. | Interconnect for making temporary electrical connections with bumped semiconductor components |
| US6040702A (en) * | 1997-07-03 | 2000-03-21 | Micron Technology, Inc. | Carrier and system for testing bumped semiconductor components |
| US6456100B1 (en) | 1998-01-20 | 2002-09-24 | Micron Technology, Inc. | Apparatus for attaching to a semiconductor |
| US6560735B1 (en) * | 1999-08-03 | 2003-05-06 | Agere Systems Inc | Methods and apparatus for testing integrated circuits |
| JP3706333B2 (ja) * | 2001-11-12 | 2005-10-12 | 山一電機株式会社 | Ｋｇｄキャリアのラッチロック機構 |
| KR102041525B1 (ko) * | 2012-11-20 | 2019-11-07 | 삼성디스플레이 주식회사 | 연신 성능 시험장치 |
| USD927667S1 (en) * | 2019-01-30 | 2021-08-10 | Woongjin Coway Co., Ltd. | Air purifier |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4725918A (en) * | 1986-08-22 | 1988-02-16 | General Patent Counsel/Amp Incorporated | Protective insert for chip carriers |
| US5057031A (en) * | 1990-08-15 | 1991-10-15 | Aries Electronics, Inc. | Zero insertion force pin grid array test socket |
| US5288240A (en) * | 1992-12-16 | 1994-02-22 | Minnesota Mining And Manufacturing Company | Top-load socket for integrated circuit device |
| US5322446A (en) * | 1993-04-09 | 1994-06-21 | Minnesota Mining And Manufacturing Company | Top load socket and carrier |
| US5348489A (en) * | 1993-11-09 | 1994-09-20 | Nextronics Engineering Co., Ltd. | Socket assembly for an integrated circuit chip |
-
1993
- 1993-11-20 KR KR1019930024827A patent/KR950013605B1/ko not_active Expired - Fee Related
-
1994
- 1994-11-21 JP JP6286771A patent/JPH07193106A/ja active Pending
- 1994-11-21 US US08/345,447 patent/US5581195A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR950013605B1 (ko) | 1995-11-13 |
| KR950014897A (ko) | 1995-06-16 |
| US5581195A (en) | 1996-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837829B2 (ja) | 半導体装置の検査方法 | |
| US6640415B2 (en) | Segmented contactor | |
| US7141997B2 (en) | Method for testing using a universal wafer carrier for wafer level die burn-in | |
| US5123850A (en) | Non-destructive burn-in test socket for integrated circuit die | |
| US20070123082A1 (en) | Interconnect Assemblies And Methods | |
| JPH07221146A (ja) | 半導体デバイス用非破壊相互接続システム | |
| JPH07193106A (ja) | バーンインテスト用チップのホールディング装置及びその製造方法 | |
| US6004833A (en) | Method for constructing a leadless array package | |
| US6340894B1 (en) | Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect | |
| JP3586106B2 (ja) | Ｉｃ試験装置用プローブカード | |
| US20070035318A1 (en) | Donut-type parallel probe card and method of testing semiconductor wafer using same | |
| US20040032273A1 (en) | Methods and apparatus for testing and burn-in of semiconductor devices | |
| US7511520B2 (en) | Universal wafer carrier for wafer level die burn-in | |
| US6864697B1 (en) | Flip-over alignment station for probe needle adjustment | |
| EP0654672A2 (en) | Integrated circuit test apparatus | |
| KR0141453B1 (ko) | 노운 굳 다이의 제조장치와 제조방법 | |
| US6489673B2 (en) | Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers | |
| JPH0823013A (ja) | ウエハー用プローバ | |
| JP2932999B2 (ja) | 半導体チップ | |
| JP3128511B2 (ja) | アンパッケージ半導体ダイ試験用インターコネクトの形成方法 | |
| JPH0720150A (ja) | プローブカード及びこれを用いた試験装置 | |
| JPH0945740A (ja) | 半導体基板の評価方法及びそれに用いるチェック用ボード |