JPH07193231A - Ｍｉｓ型半導体装置 - Google Patents
Ｍｉｓ型半導体装置Info
- Publication number
- JPH07193231A JPH07193231A JP5329387A JP32938793A JPH07193231A JP H07193231 A JPH07193231 A JP H07193231A JP 5329387 A JP5329387 A JP 5329387A JP 32938793 A JP32938793 A JP 32938793A JP H07193231 A JPH07193231 A JP H07193231A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- source region
- body region
- semiconductor material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、装置を微細化してオン抵抗を十分
に小さくし、また寄生バイポーラトランジスタ等のター
ンオンを抑えて二次降伏等による装置破壊を防止するこ
とを目的とする。 【構成】 ボディ領域３の表面側に形成されているソー
ス領域１０の少なくとも一部をそのボディ領域３を形成
している半導体材料よりもバンドギャップの小さい半導
体材料で形成したことを特徴とする。
に小さくし、また寄生バイポーラトランジスタ等のター
ンオンを抑えて二次降伏等による装置破壊を防止するこ
とを目的とする。 【構成】 ボディ領域３の表面側に形成されているソー
ス領域１０の少なくとも一部をそのボディ領域３を形成
している半導体材料よりもバンドギャップの小さい半導
体材料で形成したことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＩＳ型半導体装置に
関し、微細化を図るとともに寄生バイポーラトランジス
タのターンオンを抑制するようにしたものである。
関し、微細化を図るとともに寄生バイポーラトランジス
タのターンオンを抑制するようにしたものである。
【０００２】
【従来の技術】従来のＭＩＳ型半導体装置を、二重拡散
法を用いて形成した縦型パワーＭＯＳＦＥＴを例にとり
図５を用いて説明する。高濃度のＮ型基板１上には実質
的にドレイン領域として機能する低濃度のＮ型ドリフト
領域２が形成され、Ｎ型ドリフト領域２の表面側の所定
箇所にＰ型ボディ領域３が形成され、さらにＰ型ボディ
領域３の表面側の所定箇所に高濃度のＮ型ソース領域４
が形成されている。またＮ型ソース領域４とＮ型ドリフ
ト領域２の間におけるＰ型ボディ領域３上にゲート絶縁
膜５を介してゲート電極６が形成されている。８は層間
絶縁膜、９はソース電極である。このような縦型ＭＯＳ
ＦＥＴには高濃度のＮ型ソース領域４、Ｐ型ボディ領域
３及び低濃度のＮ型ドリフト領域２によりＮ+ ，Ｐ，Ｎ
- の積層構造があるため、Ｎ型ソース領域４をエミッ
タ、Ｐ型ボディ領域３をベース、Ｎ型ドリフト領域２を
コレクタとしたＮＰＮ型のバイポーラトランジスタが寄
生的に形成される。従来は、この寄生バイポーラトラン
ジスタのベース抵抗を低減してターンオンしにくくする
ためにＰ型ボディ領域３の一部に高濃度のＰ型コンタク
ト領域７を形成し、このＰ型コンタクト領域７をＮ型ソ
ース領域４とともにソース電極９に接続している。
法を用いて形成した縦型パワーＭＯＳＦＥＴを例にとり
図５を用いて説明する。高濃度のＮ型基板１上には実質
的にドレイン領域として機能する低濃度のＮ型ドリフト
領域２が形成され、Ｎ型ドリフト領域２の表面側の所定
箇所にＰ型ボディ領域３が形成され、さらにＰ型ボディ
領域３の表面側の所定箇所に高濃度のＮ型ソース領域４
が形成されている。またＮ型ソース領域４とＮ型ドリフ
ト領域２の間におけるＰ型ボディ領域３上にゲート絶縁
膜５を介してゲート電極６が形成されている。８は層間
絶縁膜、９はソース電極である。このような縦型ＭＯＳ
ＦＥＴには高濃度のＮ型ソース領域４、Ｐ型ボディ領域
３及び低濃度のＮ型ドリフト領域２によりＮ+ ，Ｐ，Ｎ
- の積層構造があるため、Ｎ型ソース領域４をエミッ
タ、Ｐ型ボディ領域３をベース、Ｎ型ドリフト領域２を
コレクタとしたＮＰＮ型のバイポーラトランジスタが寄
生的に形成される。従来は、この寄生バイポーラトラン
ジスタのベース抵抗を低減してターンオンしにくくする
ためにＰ型ボディ領域３の一部に高濃度のＰ型コンタク
ト領域７を形成し、このＰ型コンタクト領域７をＮ型ソ
ース領域４とともにソース電極９に接続している。
【０００３】
【発明が解決しようとする課題】従来の縦型パワーＭＯ
ＳＦＥＴは高濃度のＰ型コンタクト領域が形成されてい
たため微細化することが難しく、その結果オン抵抗を十
分下げることができなかった。またＮ型ソース領域直下
のＰ型ボディ領域の抵抗Ｒが、なお寄生バイポーラトラ
ンジスタのベース抵抗として働き、Ｐ型ボディ領域を電
流が流れた場合に寄生バイポーラトランジスタがターン
オンして二次降伏等により装置破壊を招くおそれがある
という問題があった。
ＳＦＥＴは高濃度のＰ型コンタクト領域が形成されてい
たため微細化することが難しく、その結果オン抵抗を十
分下げることができなかった。またＮ型ソース領域直下
のＰ型ボディ領域の抵抗Ｒが、なお寄生バイポーラトラ
ンジスタのベース抵抗として働き、Ｐ型ボディ領域を電
流が流れた場合に寄生バイポーラトランジスタがターン
オンして二次降伏等により装置破壊を招くおそれがある
という問題があった。
【０００４】本発明は、このような従来の問題に着目し
てなされたもので、装置を微細化することができてオン
抵抗を十分に小さくすることができ、また寄生バイポー
ラトランジスタやサイリスタのターンオンを抑えて二次
降伏等による装置破壊を防止することができるＭＩＳ型
半導体装置を提供することを目的とする。
てなされたもので、装置を微細化することができてオン
抵抗を十分に小さくすることができ、また寄生バイポー
ラトランジスタやサイリスタのターンオンを抑えて二次
降伏等による装置破壊を防止することができるＭＩＳ型
半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、第１に、第１導電型のボディ領域と、該
ボディ領域の表面側に形成された第２導電型のソース領
域と、前記ボディ領域を間において前記ソース領域から
離間して形成されたドレイン領域となる第２導電型領域
と、該第２導電型領域と前記ソース領域との間の前記ボ
ディ領域上にゲート絶縁膜を介して形成されたゲート電
極とを有するＭＩＳ型半導体装置において、前記ソース
領域の少なくとも一部を前記ボディ領域を形成している
半導体材料よりもバンドギャップの小さい半導体材料で
形成してなることを要旨とする。
に、本発明は、第１に、第１導電型のボディ領域と、該
ボディ領域の表面側に形成された第２導電型のソース領
域と、前記ボディ領域を間において前記ソース領域から
離間して形成されたドレイン領域となる第２導電型領域
と、該第２導電型領域と前記ソース領域との間の前記ボ
ディ領域上にゲート絶縁膜を介して形成されたゲート電
極とを有するＭＩＳ型半導体装置において、前記ソース
領域の少なくとも一部を前記ボディ領域を形成している
半導体材料よりもバンドギャップの小さい半導体材料で
形成してなることを要旨とする。
【０００６】第２に、上記第１の構成において、前記ボ
ディ領域を形成している半導体材料はＳｉであり、前記
バンドギャップの小さい半導体材料はＳｉＧｅであり、
該ＳｉＧｅ以外の前記ソース領域の部分はＳｉであるこ
とを要旨とする。
ディ領域を形成している半導体材料はＳｉであり、前記
バンドギャップの小さい半導体材料はＳｉＧｅであり、
該ＳｉＧｅ以外の前記ソース領域の部分はＳｉであるこ
とを要旨とする。
【０００７】
【作用】上記構成において、第１に、ソース領域の少な
くとも一部がボディ領域を形成している半導体材料より
もバンドギャップの小さい半導体材料で形成されること
により、ボディ領域の多数キャリアがソース領域に流れ
込む際のポテンシャルバリアを殆んど無くすことが可能
となる。この結果、ボディ領域の多数キャリアはフリー
にソース領域との間を行き来できるようになる。これに
より、ソース領域をエミッタ、ボディ領域をベース、第
２導電型領域をコレクタとした寄生バイポーラトランジ
スタがターンオンすることがなくなる。またソース領域
がボディコンタクト領域としての機能も持つようになる
のでボディコンタクト領域の形成が不要となって装置の
微細化が可能となる。
くとも一部がボディ領域を形成している半導体材料より
もバンドギャップの小さい半導体材料で形成されること
により、ボディ領域の多数キャリアがソース領域に流れ
込む際のポテンシャルバリアを殆んど無くすことが可能
となる。この結果、ボディ領域の多数キャリアはフリー
にソース領域との間を行き来できるようになる。これに
より、ソース領域をエミッタ、ボディ領域をベース、第
２導電型領域をコレクタとした寄生バイポーラトランジ
スタがターンオンすることがなくなる。またソース領域
がボディコンタクト領域としての機能も持つようになる
のでボディコンタクト領域の形成が不要となって装置の
微細化が可能となる。
【０００８】第２に、具体的には、ボディ領域を形成し
ている半導体材料はＳｉ、バンドギャップの小さい半導
体材料はＳｉＧｅとして、ＳｉＧｅ以外のソース領域の
部分はＳｉとすることにより、Ｓｉを基板材料としてソ
ース領域の部分に例えばＧｅのイオン注入を行うという
製法により、ソース領域のみをバンドギャップの小さい
半導体材料とするという構成を容易に実現することが可
能になる。
ている半導体材料はＳｉ、バンドギャップの小さい半導
体材料はＳｉＧｅとして、ＳｉＧｅ以外のソース領域の
部分はＳｉとすることにより、Ｓｉを基板材料としてソ
ース領域の部分に例えばＧｅのイオン注入を行うという
製法により、ソース領域のみをバンドギャップの小さい
半導体材料とするという構成を容易に実現することが可
能になる。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は、本発明の第１実施例を示す図である。本
実施例は縦型パワーＭＯＳＦＥＴに適用されている。な
お、図１において前記図５における部材及び部位と同一
ないし均等のものは、前記と同一符号を以って示し、重
複した説明を省略する。図１（ａ）に示すように、本実
施例では高濃度のボディコンタクト領域がなく、また高
濃度のＮ型ソース領域１０は少なくともソース電極９に
接している部分がＰ型ボディ領域３を形成している半導
体材料よりもバンドギャップの小さい半導体材料で形成
されている。具体的には、後述するようにＰ型ボディ領
域３等はＳｉで形成され、バンドギャップの小さい半導
体材料にはＧｅＳｉが用いられている。
する。図１は、本発明の第１実施例を示す図である。本
実施例は縦型パワーＭＯＳＦＥＴに適用されている。な
お、図１において前記図５における部材及び部位と同一
ないし均等のものは、前記と同一符号を以って示し、重
複した説明を省略する。図１（ａ）に示すように、本実
施例では高濃度のボディコンタクト領域がなく、また高
濃度のＮ型ソース領域１０は少なくともソース電極９に
接している部分がＰ型ボディ領域３を形成している半導
体材料よりもバンドギャップの小さい半導体材料で形成
されている。具体的には、後述するようにＰ型ボディ領
域３等はＳｉで形成され、バンドギャップの小さい半導
体材料にはＧｅＳｉが用いられている。
【００１０】図１（ｂ）は、同図（ａ）におけるＸ−Ｘ
部分のＮ型ソース領域１０とＰ型ボディ領域３のエネル
ギーバンド図である。Ｅf はフェルミ準位、Ｅc は伝導
帯、Ｅv は価電子帯である。Ｎ型ソース領域１０のバン
ドギャップを小さくし、Ｐ型ボディ領域３の不純物濃度
を低くすることによってＮ型ソース領域１０とＰ型ボデ
ィ領域３の価電子帯（ソース領域がＰ型の場合は伝導
帯）を等しくすることができる。このときパワーＭＯＳ
ＦＥＴの閾値を調整する必要があればＰ型ボディ領域３
の表面部分（図１（ａ）中の点線部分）のみの不純物濃
度を高くすればよい。
部分のＮ型ソース領域１０とＰ型ボディ領域３のエネル
ギーバンド図である。Ｅf はフェルミ準位、Ｅc は伝導
帯、Ｅv は価電子帯である。Ｎ型ソース領域１０のバン
ドギャップを小さくし、Ｐ型ボディ領域３の不純物濃度
を低くすることによってＮ型ソース領域１０とＰ型ボデ
ィ領域３の価電子帯（ソース領域がＰ型の場合は伝導
帯）を等しくすることができる。このときパワーＭＯＳ
ＦＥＴの閾値を調整する必要があればＰ型ボディ領域３
の表面部分（図１（ａ）中の点線部分）のみの不純物濃
度を高くすればよい。
【００１１】次に、上述のように構成された縦型パワー
ＭＯＳＦＥＴの作用を説明する。本実施例では、図１
（ｂ）から分るように、Ｐ型ボディ領域３の多数キャリ
アである正孔がＮ型ソース領域１０に流れ込む際のポテ
ンシャルバリアを無くすことが可能となる。この結果、
Ｐ型ボディ領域３の多数キャリアはフリーにＮ型ソース
領域１０との間を行き来できるようになる。これによ
り、高濃度のＮ型ソース領域１０をエミッタ、Ｐ型ボデ
ィ領域３をベース、低濃度のＮ型ドリフト領域２をコレ
クタとした寄生バイポーラトランジスタがターンオンす
ることがなくなる。また、Ｎ型ソース領域１０が、図５
の従来例の場合のコンタクト領域としても働くのでコン
タクト領域の形成が不要となって装置の微細化が可能に
なる。したがってパワーＭＯＳＦＥＴのオン抵抗を十分
小さくすることが可能となる。さらに、本実施例の構造
には、前記図５に示したようなベース抵抗Ｒが存在しな
いので、このことによっても寄生バイポーラトランジス
タのターンオンを抑えることができる。このように寄生
バイポーラトランジスタがターンオンできないのでパワ
ーＭＯＳＦＥＴが二次降伏したり熱暴走したりすること
がない。
ＭＯＳＦＥＴの作用を説明する。本実施例では、図１
（ｂ）から分るように、Ｐ型ボディ領域３の多数キャリ
アである正孔がＮ型ソース領域１０に流れ込む際のポテ
ンシャルバリアを無くすことが可能となる。この結果、
Ｐ型ボディ領域３の多数キャリアはフリーにＮ型ソース
領域１０との間を行き来できるようになる。これによ
り、高濃度のＮ型ソース領域１０をエミッタ、Ｐ型ボデ
ィ領域３をベース、低濃度のＮ型ドリフト領域２をコレ
クタとした寄生バイポーラトランジスタがターンオンす
ることがなくなる。また、Ｎ型ソース領域１０が、図５
の従来例の場合のコンタクト領域としても働くのでコン
タクト領域の形成が不要となって装置の微細化が可能に
なる。したがってパワーＭＯＳＦＥＴのオン抵抗を十分
小さくすることが可能となる。さらに、本実施例の構造
には、前記図５に示したようなベース抵抗Ｒが存在しな
いので、このことによっても寄生バイポーラトランジス
タのターンオンを抑えることができる。このように寄生
バイポーラトランジスタがターンオンできないのでパワ
ーＭＯＳＦＥＴが二次降伏したり熱暴走したりすること
がない。
【００１２】縦型パワーＭＯＳＦＥＴをＳｉ基板上に形
成した場合のソース領域１０におけるバンドギャップの
小さい半導体材料としては、ＳｉＧｅ合金がある。図２
は、この場合の縦型パワーＭＯＳＦＥＴの製造方法例を
示している。まず、高濃度のＮ型Ｓｉ基板１上に低濃度
のＮ型Ｓｉドリフト領域２、Ｐ型ボディ領域３、Ｎ型ソ
ース領域１０、ゲート絶縁膜５、ゲート電極６を形成す
る。次いで、Ｎ型ソース領域１０のバンドギャップを小
さくするためにＧｅのイオン注入を行い、Ｎ型ソース領
域１０をＳｉＧｅ合金とする（図２（ａ））。次に層間
絶縁膜８を形成し、最後にソース電極９を形成する（図
２（ｂ））。
成した場合のソース領域１０におけるバンドギャップの
小さい半導体材料としては、ＳｉＧｅ合金がある。図２
は、この場合の縦型パワーＭＯＳＦＥＴの製造方法例を
示している。まず、高濃度のＮ型Ｓｉ基板１上に低濃度
のＮ型Ｓｉドリフト領域２、Ｐ型ボディ領域３、Ｎ型ソ
ース領域１０、ゲート絶縁膜５、ゲート電極６を形成す
る。次いで、Ｎ型ソース領域１０のバンドギャップを小
さくするためにＧｅのイオン注入を行い、Ｎ型ソース領
域１０をＳｉＧｅ合金とする（図２（ａ））。次に層間
絶縁膜８を形成し、最後にソース電極９を形成する（図
２（ｂ））。
【００１３】図１（ｃ）は、本実施例におけるエネルギ
ーバンドの他の構成例を示す。同図に示すようにエネル
ギーバンドを調整しても、Ｐ型ボディ領域３の多数キャ
リアがＮ型ソース領域１０の前面でポテンシャルバリア
を感じることなく、フリーに行き来することができる。
ーバンドの他の構成例を示す。同図に示すようにエネル
ギーバンドを調整しても、Ｐ型ボディ領域３の多数キャ
リアがＮ型ソース領域１０の前面でポテンシャルバリア
を感じることなく、フリーに行き来することができる。
【００１４】図３には、本発明の第２実施例を示す。本
実施例は、ＩＧＢＴに適用されている。ＩＧＢＴは、第
１実施例の縦型ＭＯＳＦＥＴに対して、その基板領域を
高濃度のＰ型基板１１に代えた構成になっている。ＩＧ
ＢＴに適用した場合には、前記第１実施例の作用、効果
以外に次のような作用効果を得ることができる。即ち、
ＩＧＢＴ構造の場合には、Ｐ型基板１１−Ｎ型ドリフト
領域２−Ｐ型ボディ領域３−Ｎ型ソース領域１０からな
るサイリスタが寄生的に形成される。この寄生サイリス
タがターンオンするとＩＧＢＴがラッチアップ状態にな
って制御不能になる。これに対しＮ型ソース領域１０の
バンドギャップを小さくした本実施例のＩＧＢＴの場合
は第１実施例で寄生バイポーラトランジスタがターンオ
ンできないのと同じ理由で寄生サイリスタもターンオン
することができず、したがってＩＧＢＴがラッチアップ
することはない。
実施例は、ＩＧＢＴに適用されている。ＩＧＢＴは、第
１実施例の縦型ＭＯＳＦＥＴに対して、その基板領域を
高濃度のＰ型基板１１に代えた構成になっている。ＩＧ
ＢＴに適用した場合には、前記第１実施例の作用、効果
以外に次のような作用効果を得ることができる。即ち、
ＩＧＢＴ構造の場合には、Ｐ型基板１１−Ｎ型ドリフト
領域２−Ｐ型ボディ領域３−Ｎ型ソース領域１０からな
るサイリスタが寄生的に形成される。この寄生サイリス
タがターンオンするとＩＧＢＴがラッチアップ状態にな
って制御不能になる。これに対しＮ型ソース領域１０の
バンドギャップを小さくした本実施例のＩＧＢＴの場合
は第１実施例で寄生バイポーラトランジスタがターンオ
ンできないのと同じ理由で寄生サイリスタもターンオン
することができず、したがってＩＧＢＴがラッチアップ
することはない。
【００１５】図４には、本発明の第３実施例を示す。本
実施例は、ＣＭＯＳに適用されている。Ｐ型基板１２の
主面にＮ型ウェル領域１３が形成され、Ｎ型ウェル領域
１３内にＰ型ソース領域１４、Ｐ型ドレイン領域１５及
びゲート電極１６等からなるＰ型ＭＯＳＦＥＴが形成さ
れている。またＮ型ウェル領域１３以外のＰ型基板１２
の主面にＮ型ソース領域１７、Ｎ型ドレイン領域１８及
びゲート電極１９等からなるＮ型ＭＯＳＦＥＴが形成さ
れている。本実施例ではＮ型ＭＯＳＦＥＴにおけるＮ型
ソース領域１７の少なくとも一部がバンドギャップの小
さい半導体材料で形成されている。また、本実施例の構
造では、Ｐ型基板１２領域及びＮ型ウェル領域１３のそ
れぞれが、前記第１実施例におけるボディ領域に相当す
る。ＣＭＯＳ構造の場合、例えばＰ型ソース領域１４−
Ｎ型ウェル領域１３−Ｐ型基板１２−Ｎ型ソース領域１
７からなるサイリスタが寄生的に形成され、この寄生サ
イリスタがターンオンするとＣＭＯＳがラッチアップ状
態になって制御不能になる。これに対し、本実施例のＣ
ＭＯＳはＮ型ソース領域１７がバンドギャップの小さい
半導体材料で形成され、エネルギーバンドが前記図１の
（ｂ）又は（ｃ）のようになるように、Ｐ型基板１２の
不純物濃度が調整されている。その結果、第２実施例等
の場合と同様に、寄生サイリスタがターンオンすること
ができず、ＣＭＯＳが制御不能になることが防止され
る。
実施例は、ＣＭＯＳに適用されている。Ｐ型基板１２の
主面にＮ型ウェル領域１３が形成され、Ｎ型ウェル領域
１３内にＰ型ソース領域１４、Ｐ型ドレイン領域１５及
びゲート電極１６等からなるＰ型ＭＯＳＦＥＴが形成さ
れている。またＮ型ウェル領域１３以外のＰ型基板１２
の主面にＮ型ソース領域１７、Ｎ型ドレイン領域１８及
びゲート電極１９等からなるＮ型ＭＯＳＦＥＴが形成さ
れている。本実施例ではＮ型ＭＯＳＦＥＴにおけるＮ型
ソース領域１７の少なくとも一部がバンドギャップの小
さい半導体材料で形成されている。また、本実施例の構
造では、Ｐ型基板１２領域及びＮ型ウェル領域１３のそ
れぞれが、前記第１実施例におけるボディ領域に相当す
る。ＣＭＯＳ構造の場合、例えばＰ型ソース領域１４−
Ｎ型ウェル領域１３−Ｐ型基板１２−Ｎ型ソース領域１
７からなるサイリスタが寄生的に形成され、この寄生サ
イリスタがターンオンするとＣＭＯＳがラッチアップ状
態になって制御不能になる。これに対し、本実施例のＣ
ＭＯＳはＮ型ソース領域１７がバンドギャップの小さい
半導体材料で形成され、エネルギーバンドが前記図１の
（ｂ）又は（ｃ）のようになるように、Ｐ型基板１２の
不純物濃度が調整されている。その結果、第２実施例等
の場合と同様に、寄生サイリスタがターンオンすること
ができず、ＣＭＯＳが制御不能になることが防止され
る。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
第１に、ボディ領域の表面側に形成されたソース領域の
少なくとも一部をそのボディ領域を形成している半導体
材料よりもバンドギャップの小さい半導体材料で形成し
たため、ボディ領域の多数キャリアがソース領域に流れ
込む際のポテンシャルバリアを殆んど無くすことが可能
となり、この結果、ボディ領域の多数キャリアがフリー
にソース領域との間を行き来できるようになって寄生バ
イポーラトランジスタやサイリスタがターンオンするこ
とがなくなり、二次降伏等による装置破壊を防止するこ
とができる。またソース領域がボディコンタクト領域と
しての機能も持つのでボディコンタクト領域の形成が不
要となって装置の微細化が可能となりオン抵抗を十分に
小さくすることができる。
第１に、ボディ領域の表面側に形成されたソース領域の
少なくとも一部をそのボディ領域を形成している半導体
材料よりもバンドギャップの小さい半導体材料で形成し
たため、ボディ領域の多数キャリアがソース領域に流れ
込む際のポテンシャルバリアを殆んど無くすことが可能
となり、この結果、ボディ領域の多数キャリアがフリー
にソース領域との間を行き来できるようになって寄生バ
イポーラトランジスタやサイリスタがターンオンするこ
とがなくなり、二次降伏等による装置破壊を防止するこ
とができる。またソース領域がボディコンタクト領域と
しての機能も持つのでボディコンタクト領域の形成が不
要となって装置の微細化が可能となりオン抵抗を十分に
小さくすることができる。
【００１７】第２に、ボディ領域を形成している半導体
材料はＳｉ、バンドギャップの小さい半導体材料はＳｉ
Ｇｅとして、ＳｉＧｅ以外のソース領域の部分はＳｉと
したため、Ｓｉを基板材料としてソース領域の部分に例
えばＧｅのイオン注入を行うことにより、ソース領域の
みをバンドギャップの小さい半導体材料とする構成を容
易に実現することができる。
材料はＳｉ、バンドギャップの小さい半導体材料はＳｉ
Ｇｅとして、ＳｉＧｅ以外のソース領域の部分はＳｉと
したため、Ｓｉを基板材料としてソース領域の部分に例
えばＧｅのイオン注入を行うことにより、ソース領域の
みをバンドギャップの小さい半導体材料とする構成を容
易に実現することができる。
【図１】本発明に係るＭＩＳ型半導体装置の第１実施例
を示す縦断面図及びエネルギーバンド図である。
を示す縦断面図及びエネルギーバンド図である。
【図２】上記第１実施例の製造工程の一例を示す工程図
である。
である。
【図３】本発明の第２実施例を示す縦断面図である。
【図４】本発明の第３実施例を示す縦断面図である。
【図５】従来の縦型パワーＭＯＳＦＥＴの縦断面図であ
る。
る。
２ ドリフト領域（第２導電型領域） ３ ボディ領域 ５ ゲート絶縁膜 ６ ゲート電極 １０，１７ ソース領域
Claims (2)
- 【請求項１】 第１導電型のボディ領域と、該ボディ領
域の表面側に形成された第２導電型のソース領域と、前
記ボディ領域を間において前記ソース領域から離間して
形成されたドレイン領域となる第２導電型領域と、該第
２導電型領域と前記ソース領域との間の前記ボディ領域
上にゲート絶縁膜を介して形成されたゲート電極とを有
するＭＩＳ型半導体装置において、前記ソース領域の少
なくとも一部を前記ボディ領域を形成している半導体材
料よりもバンドギャップの小さい半導体材料で形成して
なることを特徴とするＭＩＳ型半導体装置。 - 【請求項２】 前記ボディ領域を形成している半導体材
料はＳｉであり、前記バンドギャップの小さい半導体材
料はＳｉＧｅであり、該ＳｉＧｅ以外の前記ソース領域
の部分はＳｉであることを特徴とする請求項１記載のＭ
ＩＳ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32938793A JP3211529B2 (ja) | 1993-12-27 | 1993-12-27 | 縦型ｍｉｓトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32938793A JP3211529B2 (ja) | 1993-12-27 | 1993-12-27 | 縦型ｍｉｓトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193231A true JPH07193231A (ja) | 1995-07-28 |
| JP3211529B2 JP3211529B2 (ja) | 2001-09-25 |
Family
ID=18220875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32938793A Expired - Fee Related JP3211529B2 (ja) | 1993-12-27 | 1993-12-27 | 縦型ｍｉｓトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3211529B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000010204A1 (en) * | 1998-08-14 | 2000-02-24 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor device |
| JP2001102575A (ja) * | 1999-09-29 | 2001-04-13 | Nec Corp | 半導体装置とその温度検出方法 |
| JP2003086802A (ja) * | 2001-09-11 | 2003-03-20 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| EP1154490A3 (de) * | 2000-05-11 | 2003-08-27 | Infineon Technologies AG | Halbleiter-Leistungsbauelement mit reduziertem parasitärem Bipolartransistor |
| WO2003034501A3 (en) * | 2001-10-12 | 2004-03-25 | Intersil Inc | Mos devices and corresponding manufacturing methods and circuits |
| JP2008516454A (ja) * | 2004-10-07 | 2008-05-15 | フェアチャイルド・セミコンダクター・コーポレーション | バンドギャップが改善されたｍｏｓゲートパワートランジスタ |
-
1993
- 1993-12-27 JP JP32938793A patent/JP3211529B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000010204A1 (en) * | 1998-08-14 | 2000-02-24 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor device |
| JP2002522925A (ja) * | 1998-08-14 | 2002-07-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トレンチゲート半導体装置 |
| JP2001102575A (ja) * | 1999-09-29 | 2001-04-13 | Nec Corp | 半導体装置とその温度検出方法 |
| EP1154490A3 (de) * | 2000-05-11 | 2003-08-27 | Infineon Technologies AG | Halbleiter-Leistungsbauelement mit reduziertem parasitärem Bipolartransistor |
| JP2003086802A (ja) * | 2001-09-11 | 2003-03-20 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| WO2003034501A3 (en) * | 2001-10-12 | 2004-03-25 | Intersil Inc | Mos devices and corresponding manufacturing methods and circuits |
| US6765247B2 (en) | 2001-10-12 | 2004-07-20 | Intersil Americas, Inc. | Integrated circuit with a MOS structure having reduced parasitic bipolar transistor action |
| JP2005507164A (ja) * | 2001-10-12 | 2005-03-10 | インターシル アメリカズ インク | 寄生バイポーラトランジスタ作用を減少したｍｏｓ構造を有する集積回路 |
| JP2008516454A (ja) * | 2004-10-07 | 2008-05-15 | フェアチャイルド・セミコンダクター・コーポレーション | バンドギャップが改善されたｍｏｓゲートパワートランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3211529B2 (ja) | 2001-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6713794B2 (en) | Lateral semiconductor device | |
| JP3158738B2 (ja) | 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路 | |
| US5869371A (en) | Structure and process for reducing the on-resistance of mos-gated power devices | |
| JPH0687504B2 (ja) | 半導体装置 | |
| EP0718892A2 (en) | Semiconductor device including insulated gate bipolar transistor and method of fabricating the same | |
| JPH09321290A (ja) | 絶縁ゲートバイポーラトランジスタを備えた半導体装置 | |
| JPH0618255B2 (ja) | 半導体装置 | |
| JP3119931B2 (ja) | サイリスタ | |
| JPH02143566A (ja) | 二重拡散形絶縁ゲート電界効果トランジスタ | |
| JP3211529B2 (ja) | 縦型ｍｉｓトランジスタ | |
| JPS6384164A (ja) | 縦形ｍｏｓｆｅｔ | |
| JP2002170952A (ja) | フィールドｍｏｓトランジスタおよびそれを含む半導体集積回路 | |
| JPH01132167A (ja) | 半導体装置 | |
| JPS63244777A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JPH05114737A (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JPH04180680A (ja) | 絶縁ゲート型バイポーラトランジスタおよびその製造方法 | |
| KR940011477B1 (ko) | 반도체장치의 제조방법 | |
| JP3247461B2 (ja) | 半導体装置及びその製造方法、ｍｏｓゲ−ト駆動型サイリスタ | |
| JP3289880B2 (ja) | Ｍｏｓ制御サイリスタ | |
| JP3278497B2 (ja) | 絶縁ゲート型電力用半導体素子 | |
| JP2751113B2 (ja) | ｐチャネル絶縁ゲート型バイポーラトランジスタ | |
| JP2679265B2 (ja) | 半導体装置 | |
| JPH03145163A (ja) | サイリスタ | |
| US5606183A (en) | Double-gated turn-off thyristor | |
| JP2001358339A (ja) | 絶縁ゲートバイポーラトランジスタを備えた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |