JPH07193319A - 半導体レ―ザ素子 - Google Patents

Abstract

(57)【要約】 【目的】この発明は１回の結晶成長で内部電流狭窄構造
と屈折率ガイド構造が得られ、信頼性の高い廉価な半導
体レ―ザ素子を提供しようとするものである。 【構成】（１００）結晶面にほぼ一致する高低二つの主
面112,113 と、（１１１結晶面にほぼ一致する傾斜面11
4 とを有するｎ型GaAs基板102 と、主面112,113上で電
流を通し難く、傾斜面114 上で電流を通し易い性質を有
する内部電流狭窄形のｐ型InGaAlP 系のクラッド層105
と、主面112,113 上での屈折率と傾斜面114 上方での屈
折率とが互いに異なる屈折率ガイド形のｎ型InGaAlP 系
光導波層108 を有することを主要な特徴としている。こ
の構成であると、主面112,113 と傾斜面114 とを有する
基板102 を有するので、この基板上に順次形成された結
晶層において、その性質を主面上と傾斜面上とで変える
ことができ、１回の結晶成長で、内部電流狭窄構造と屈
折率ガイド構造を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体レ−ザ素子に
関する。

【０００２】

【従来の技術】近年、ＩｎＧａＡｌＰ系可視光半導体レ
−ザ素子は、他の材料系に比べその輝度が高いことから
各種表示ランプ、ディスプレイ等の光源として多く利用
され始めている。

【０００３】また、可視光半導体レ―ザ素子は、その発
振波長が短いことを利用した高密度光ディスクや、感光
材料の感光度が可視光波長で高いことを利用した高速レ
―ザプリンタなど、光情報処理装置の性能を大幅に向さ
せる光源としてそれぞれ重要視されている。

【０００４】図７は、ＩｎＧａＡｌＰ系化合物半導体材
料による屈折率ガイド型可視光半導体レ―ザ素子の基本
的構造を示す図である。参照符号２０２に示される部材
は、ｎ型ＧａＡｓ基板である。ｎ型ＧａＡｓ基板の一方
の面上には、ｎ側電極２０１が形成され、他方の面上に
は、ｎ型ＧａＡｓバッファ層２０３が形成されている。
バッファ層２０３上には、ｎ型Ｉｎ_0.5 （Ｇａ_0.3 Ａｌ
_0.7 ）_0.5 Ｐクラッド層２０４、Ｉｎ_0.5 Ｇａ_0.5 Ｐ活
性層２０５、ｐ型Ｉｎ_0.5 （Ｇａ_0.3 Ａｌ_0.7）_0.5 Ｐ
クラッド層２０６-1が形成されている。ｐ型クラッド層
２０６-1上には、ｐ型Ｉｎ_0.5 Ｇａ_0.5 Ｐエッチングス
トップ層３０１、およびｎ型ＧａＡｓ電流ブロック層２
０７が順次形成されている。さらにｐ型クラッド層２０
６-1には、その中央部分に沿ってストライプ状の凸部２
０６-2が設けられており、この凸部上２０６-2には、ｐ
型Ｉｎ_0.5 Ｇａ_0.5 Ｐ通電容易層２０８が形成されてい
る。電流ブロック層２０７および通電容易層２０８上に
は、ｐ型ＧａＡｓコンタクト層２０９が形成され、この
ｐ型コンタクト層２０９上にはｐ側電極２１０が形成さ
れている。

【０００５】次に、図７に示す素子の製造方法について
説明する。

【０００６】図８（ａ）〜（ｄ）は、図５に示す素子
を、主要な工程毎に示した断面図である。

【０００７】図８（ａ）には、第１回目の結晶成長によ
って形成されたウェ―ハの層構造を示す断面が示されて
いる。このウェ―ハは、ＧａＡｓ基板２０２上にＭＯＣ
ＶＤ法を用いて各層を順次積層することによって作製さ
れる。すなわち、ｎ型ＧａＡｓ基板２０２上に順次、ｎ
型ＧａＡｓバッファ層２０３、ｎ型Ｉｎ_0.5 （Ｇａ_{0. 3}
Ａｌ_0.7 ）_0.5 Ｐクラッド層２０４、Ｉｎ_0.5 Ｇａ_0.5
Ｐ活性層２０５、ｐ型Ｉｎ_0.5 （Ｇａ_0.3 Ａｌ_0.7 ）
_0.5 Ｐクラッド層２０６-1、ｐ型Ｉｎ_0.5 Ｇａ_{0. 5} Ｐエ
ッチングストップ層３０１、ｐ型Ｉｎ_0.5 （Ｇａ_0.3 Ａ
ｌ_0.7 ）_0.5 Ｐクラッド層２０６-2、ｐ型Ｉｎ_0.5 Ｇａ
_0.5 Ｐ通電容易層２０８、ｎ型ＧａＡｓ層３０２を積層
する。

【０００８】図８（ｂ）には、図８（ａ）に示すウェ―
ハにリッジ構造の加工が施された後の断面が示されてい
る。電流注入部分にストライプ状にＳｉＯ₂ 膜４０１を
形成し、さらにＳｉＯ₂ 膜４０１が無い部分のｐ型通電
容易層２０８、ｐ型クラッド層２０６-2を選択エッチン
グ液で順次除去する。エッチングストップ層３０１は、
ｐ型Ｉｎ_0.5 （Ｇａ_0.3 Ａｌ_0.7 ）_0.5 Ｐクラッド層２
０６が正確に設計膜厚になるようにするために設けられ
ている。

【０００９】図８（ｃ）には、第２回目の結晶成長後の
ウェ―ハの断面が示されている。すなわち、図８（ｂ）
に示されるように加工されたウェ―ハを、再びＭＯＣＶ
Ｄ結晶成長炉に投入し、ｎ型ＧａＡｓ電流ブロック層２
０７を積層する。この場合ＳｉＯ₂ 膜４０１が無い部分
のみｎ型ＧａＡｓが積層され、電流ブロック２０７が形
成される。

【００１０】図８（ｄ）には、第３回目の結晶成長後の
ウェ―ハの断面が示されている。すなわち、図８（ｃ）
に示されるように結晶成長されたウェ―ハから、弗酸
（ＨＦ）系エッチング液を用いてＳｉＯ₂ 膜４０１、お
よびｎ型ＧａＡｓ層３０２を除去した後、再びＭＯＣＶ
Ｄ結晶成長炉に投入し、ｐ型ＧａＡｓコンタクト層２０
９を積層させたものである。

【００１１】その後、ｐ，ｎ電極を形成し、劈開するこ
とで、図５に示す半導体レ―ザが完成する。実用的な可
視光半導体レ―ザ素子は、上記各層の構造パラメ―タ、
組成、ド―ピング量などを最適化することで得られる。
また、現在、生産されている製品の発振波長は、６３０
〜６９０ｎｍである。

【００１２】

【発明が解決しようとする課題】上記従来の可視光半導
体レ―ザ素子を作製するには、電流狭窄構造とリッジ構
造作製の工程が必要不可欠である。そのため、前述した
ように合計３回の結晶成長工程に加えてエッチング工
程、ＳｉＯ₂ 膜作製工程を行わなければならない。この
ように工程数が非常に多いため、素子作製に時間がかか
るとともに、電流狭窄構造とリッジ構造作製に高度な技
術が必要であった。

【００１３】この発明は、上記のような点に鑑み為され
たもので、その目的は、１回の結晶成長で、内部電流狭
窄構造と屈折率ガイド構造を得ることができ、かつ動作
電流が低く、信頼性の高い廉価な半導体レ―ザ素子を提
供することにある。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に、この発明に係る半導体レ−ザ素子では、（１，０，
０）結晶面を含む等価な結晶面にほぼ一致する高低二つ
の主面と、これら二つの主面をつなぎ、（１，０，０）
結晶面を含む等価な結晶面から［０，１，１］方向を含
む等価な方向に傾いた傾斜面とを有する基板と、前記基
板上に順次形成された複数の結晶層と、（０，１，−
１）結晶面を含む等価な結晶面にほぼ一致する一対の共
振器端面とを具備する。そして、前記複数の結晶層が、
前記主面上では電流を通し難く、前記傾斜面上では電流
を通し易い性質を有する電流狭窄形の第１の結晶層と、
前記基板上方に設けられた、前記主面上方での屈折率と
前記傾斜面上方での屈折率とが互いに異なる屈折率ガイ
ド形の第２の結晶層とを含むことを特徴としている。

【００１５】

【作用】上記構成の半導体レ−ザ素子であると、主面と
傾斜面とを有する基板を有することから、この基板上に
順次形成された複数の結晶層において、その性質を主面
上と傾斜面上とで変えることができる。

【００１６】まず、第１の結晶層では、主面上方で電流
を通し難く、傾斜面上方で電流を通し易い性質を有する
ようにでき、絶縁体層などを新たに形成することなく、
内部電流狭窄構造を得ることができる。

【００１７】また、第２の結晶層では、主面上方での屈
折率と傾斜面上方での屈折率とを互いに異ならせること
ができ、結晶材料を相違させたり、あるいは不純物のド
−ピング量を相違させたりすることなく、屈折率ガイド
構造を得ることができる。

【００１８】よって、１回の結晶成長で、内部電流狭窄
構造と屈折率ガイド構造を得ることができ、動作電流が
低く、信頼性の高い廉価な半導体レ−ザ素子となる。

【００１９】

【実施例】以下、図面を参照しながら、この発明の一実
施例について説明する。

【００２０】ＧａＡｓ基板の（１，０，０）面上にＩｎ
ＧａＡｌＰ系混晶をＭＯＣＶＤで結晶成長した場合は、
この層の原子配列がある程度自然超格子構造となるが、
面方位が（１，０，０）面から［０，１，１］方向にθ
度（０＜θ＜５４．７）傾斜した面上にＩｎＧａＡｌＰ
系混晶を結晶成長した場合はこの自然格子構造の無秩序
化が進むため、まったくおなじ組成にもかかわらず前者
の場合と比較してこの層の禁制帯幅が大きくなる効果が
知られている。

【００２１】図２に「五明，鈴木他，Ｈ３春応物予稿
集，３０ａ−ＺＧ−５，ｐ２８８」のデ―タを示す。

【００２２】ＭＯＣＶＤ成長温度６６０℃、Ｖ／III 比
（Ｖ族元素とIII 族元素との比）＝１４０の条件で、Ｇ
ａＡｓ基板上にＩｎ_0.5 Ｇａ_0.5 Ｐを結晶成長させた場
合は、その禁制帯幅Ｅｇ＝１．８５ｅＶ（室温ＰＬピ―
ク波長λ_PL＝６７０ｎｍ）である。

【００２３】一方（１，０，０）面から＜０，１，１＞
方向にθ度（０＜θ＜５４．７）傾斜したＧａＡｓ基板
の面上に結晶成長させた場合は、組成がおなじにもかか
わらず、θが大きくなるほどＰＬ(Photo Luminescence)
ピ−クエネルギＥｇが増加する。そして、（１，１，
１）Ａ面に相当するθ＝５４．７度では、ＰＬピ−クエ
ネルギＥｇ＝１．９２ｅＶ（λ_PL＝６４６ｎｍ）にな
り、しかもＥｇの増加が飽和傾向にある。すなわち、
（１，１，１）Ａ面に相当するθ＝５４．７度ではＩｎ
_0.5 Ｇａ_0.5 Ｐの原子配列がほとんど完全に無秩序化し
てＰＬピ−クエネルギＥｇがほぼ最大となっている。

【００２４】ところで、Ｉｎ_0.5 Ｇａ_0.5 は、Ｖ／III
比を減少させることによっても原子配列の無秩序化を促
進させる事が出来る。

【００２５】図３に「Ｔ．ＳＵＺＵＫＩ et-al，Ｊpn．
Ｊ．Ａpp．Ｐhys.Ｖol．27，No．11，1988，pp．2098−
2106」のデ―タを示す。このデ―タはＩｎ_0.5 Ｇａ_0.5
Ｐ結晶の成長温度とＰＬピ―クエネルギの関係である。
図３より、成長温度７５０℃の条件でＶ／III 比を４４
０から６２まで減少させると、ＰＬピ−クエネルギＥｇ
は１．８８ｅＶ（λ_PL＝６５９ｎｍ）から１．９２ｅＶ
（λ_PL＝６４６ｎｍ）まで増加する。ここでＶ／III 比
＝６２の場合のＰＬピ−クエネルギＥｇは、先に説明し
た（１，１，１）Ａ面上に成長した場合とおなじくＥｇ
＝１．９２ｅＶなので、この結晶もほぼ完全に原子配列
が無秩序化していて、Ｅｇは同じ組成の結晶で取り得る
ほぼ最大値になっている。本発明は、ＩｎＧａＡｌＰ系
混晶の前述した結晶特性を利用した。

【００２６】図４に、「穴山，近藤他，Ｈ４春応物予稿
集，２９ａ−ＺＢ−５，ｐ２５９」のデ―タを示す。
（１，０，０）面から［１，１，１］Ａ方向に傾斜した
Ｉｎ_0.5 （Ｇａ_0.3 Ａｌ_0.7 ）_0.5 Ｐ結晶のキャリア濃
度を示す。セレン（Ｓｅ）、亜鉛（Ｚｎ）を同時に添加
すると、（１，０，０）面ではｎ導電型になり、傾斜角
が大きい（３，１，１）面ではｐ導電型になる。本発明
では傾斜面を挟んで（１，０，０）面に電流狭窄層をＭ
ＯＣＶＤ成長する際に酸素（Ｏ）と亜鉛とを同時にド―
ピングすることにより（１，０，０）面を高抵抗に、傾
斜面をｐ導電型に制御することを利用した。

【００２７】次に、この発明に係る半導体レ−ザ素子に
ついて、より具体的に説明する。

【００２８】図１に示すように、ｐ型ＧａＡｓ基板の一
方の面上には、ｐ側電極１０１が形成され、他方の面上
には、ｐ型ＧａＡｓバッファ層１０３が形成されてい
る。ここで、ｐ型ＧａＡｓ基板１０２は、表面全体が
（１，０，０）面（これを主面とする）になっており、
かつ傾斜面１１４を有している。傾斜面１１４は、図５
（ａ）に示すように、基板１０２の一部分にレジスト膜
１５０を付着させ、これをマスクに用いて、硫酸系エッ
チング液で基板１０２をエッチングすることにより形成
される。基板１０２の主面１１２はレジスト膜１５０を
付着させておいた部分、斜面１１４と主面１１３は、硫
酸系エッチング液でエッチングされて現れた部分であ
る。

【００２９】これにより、基板１０２の他方の面上に
は、面方位が（１，０，０）面である主面１１２，１１
３と、面方位が（１，１，１）Ａ面である傾斜面１１４
とが得られる。ここで、（１，１，１）Ａ面とは、
（１，１，１）面のうち、Ｇａが現れる面のことを云
う。傾斜面１１４の幅は［０，１，１］方向に５μｍに
なっており、［０，１，−１］方向に細長く伸びてい
る。

【００３０】次に、ｐ型ＧａＡｓ基板１０２を、ＭＯＣ
ＶＤ結晶成長炉に投入し、図２（ｂ）に示すように各層
を基板１０２上に積層させる。この際、Ｖ族材料ガス
は、ＡｓとしてＡｓＨ₃ （アルシン）、ＰとしてＰＨ₃
（ホスフィン）、III 族材料ガスはＧａとしてＴＭＧ
（トリメチルガリウム）、ＩｎとしてＴＭＩ（トリメチ
ルインジウム）、ＡｌとしてＴＭＡ（トリメチルアルミ
ニウム）、ド―ピング材料ガスは、ｎ型ド―パントとし
てＳｉＨ₄ （シラン）、ｐ型ド―パントとしてＤＭＺ
（ジメチル亜鉛）、高抵抗層形成ド―パントＯとしてＯ
₂ ガスを使用する。

【００３１】ＩｎＧａＰ，ＩｎＧａＡｌＰ結晶を成長す
る時のＶ族／III 族比（以下Ｖ／III 比とする）は６
２，または４４０とした。そして、ｐ型ＧａＡｓ基板１
０２の上部に順次、ｐ型ＧａＡｓバッファ層１０３を膜
厚約０．５μｍ、ｐ型Ｉｎ_0.5Ｇａ_0.5 Ｐ通電容易層１
０４を膜厚約０．０５μｍ積む。ここで、通電容易層１
０４の組成は、ｐ型Ｉｎ_y1（Ｇａ_1-x1Ａｌ_x1）_1-y1Ｐと
おいた時、次の条件が満たされるように設定される。

【００３２】 ０．４５ ≦ ｙ₁ ≦ ０．５５、０ ≦ ｘ₁ ＜ １ …（ａ） 次いで、ド―パントとしてＯ，Ｚｎを同時に添加し、
（１，０，０）面が高抵抗またはｎ型で、（１，１，
１）面がｐ型になっているＩｎ_0.5 （Ｇａ_0.3 Ａ
ｌ_0.7 ）_0.5 Ｐ電流狭窄形クラッド層１０５を膜厚約
０．９μｍを形成する。ここで、電流狭窄形クラッド層
１０５の組成は、Ｉｎ_y1（Ｇａ_1-x2Ａｌ_x2）_1-y1Ｐとお
いた時、次の条件が満たされるように設定される。

【００３３】 ０．４５ ≦ ｙ₁ ≦ ０．５５、０．５ ≦ ｘ₂ ≦ １…（ｂ） 次いで、Ｉｎ_0.5 Ｇａ_0.5 Ｐ活性層１０６を膜厚約０．
０５μｍを形成する。ここで、活性層１０６の組成は、
Ｉｎ_y1（Ｇａ_1-x3Ａｌ_x3）_1-y1Ｐとおいた時、次の条件
が満たされるように設定される。

【００３４】 ０．４５ ≦ ｙ₁ ≦ ０．５５、０ ≦ ｘ₃ ＜ １ …（ｃ） 次いで、ｎ型Ｉｎ_0.5 （Ｇａ_0.3 Ａｌ_0.7 ）_0.5 Ｐクラ
ッド層１０７を０．２μｍを順次形成する。ここで、ク
ラッド層１０７の組成は、Ｉｎ_y1（Ｇａ_1-x2Ａｌ_x2）_y1
Ｐとおいた時、上記（ｂ）の条件を満たすように設定さ
れる。

【００３５】次いで、Ｖ／III 比を４４０とし（１，
０，０）面の禁制帯幅が小さく、（１，１，１）面の禁
制帯幅が大きいｎ型Ｉｎ_0.48Ｇａ_0.52Ｐ光導波層１０８
を膜厚約０．２μｍで形成する。ここで光導波層１０８
の組成を、Ｉｎ_y1（Ｇａ_1-x4Ａｌ_x4）_1-y1Ｐとおいた
時、次の条件を満たすように設定される。

【００３６】 ０ ≦ ｘ₃ ≦ ｘ₄ ＜ １ …（ｄ） さらに光導波層１０８は、主面１１２および１１３の上
方の屈折率ｎ１と、傾斜面１１４上における屈折率ｎ２
が、ｎ１＜ｎ２とされている。

【００３７】次いで、ｎ型Ｉｎ_0.5 （Ｇａ_0.3 Ａ
ｌ_0.7 ）_0.5 Ｐクラッド層１０９を膜厚約０．７μｍで
形成する。ここで、クラッド層１０９の組成を、Ｉｎ_y1
（Ｇａ_1-x2Ａｌ_x2）_1-y1Ｐとおいた時、上記（ｂ）の条
件を満たすように設定される。

【００３８】次いで、ｎ型ＧａＡｓコンタクト層１１０
を膜厚約３．０μｍ積層する。次いで、Ｚｎド―プＧａ
Ａｓ基板１０２の裏面（上記一方の面）にｐ側電極１０
１、および、ｎ型ＧａＡｓ層１１０上部にｎ側電極１１
１を蒸着し、劈開することで、図１に示す半導体レ−ザ
が完成する。

【００３９】図１に示す半導体レ―ザ素子は、内部電流
狭窄構造を持つ屈折率ガイド型であり、また、その全体
の形状としては、ファブリペロ―共振器となっている。
このファブリペロ―共振器の端面の面方位は、図６に示
すように（０，１，−１）面を含む等価な結晶面であ
り、また、その共振器長は［０，１，−１］方向に３０
０〜６００μｍである。

【００４０】屈折率ガイド型で内部電流狭窄型半導体レ
―ザを実現するためにはＭＯＣＶＤ成長ＩｎＧａＡｌＰ
結晶のバンドギャップエネルギ―（Ｅｇ）と導電型が次
の成長条件によって変化することを利用する。

【００４１】（１） （１，０，０）面成長結晶のＥｇ
の方が、（１，０，０）面より［０，１，１］方向へθ
度傾斜した成長結晶のＥｇより小さい。

【００４２】（２） Ｖ／III 比（単位時間あたりに反
応炉に供給するＶ族材料ガスモル数をIII 族材料ガスモ
ル数で割った値）が小さい程、成長結晶のＥｇは大きく
なる。

【００４３】（３） （１，０，０）面成長結晶と
（１，０，０）面より［０，１，１］方向へθ度傾斜し
た成長結晶ではII族元素のVI族元素の取り込まれ率が異
なること、前者はII族元素が小くVI族元素が大きい。逆
に後者ではII族元素が大きく、VI族元素が小さい。

【００４４】Ｉｎ_0.5 （Ｇａ_0.3 Ａｌ_0.7 ）_0.5 Ｐ電流
狭窄層１０５は、成長温度７５０℃に設定してＶ／III
比＝４４０で、ＺｎとＯを同時にド―ピングする。この
場合、ＺｎとＯを同時にド―ピングしている為、（３）
の効果により傾斜面１１４上では、Ｚｎの取り込まれ率
が大きくＯの取り込まれ率が小さくなり、ｐ型Ｉｎ_0.5
（Ｇａ_0.3 Ａｌ_0.7 ）_0.5 Ｐ層が得られる。それに
対して主面上では逆にＺｎの取り込まれ率が小さく、Ｏ
の取り込まれ率が大きくなり高抵抗層が得られる。

【００４５】従ってｐ型ＧａＡｓ基板１０２から注入さ
れる電流は、主面１１２および１１３の部分では通過を
阻止され、傾斜面１１４の部分では通過し、注入電流を
傾斜面１１４の部分に集中させることができる。

【００４６】Ｉｎ_0.5 Ｇａ_0.5 Ｐ活性層１０６は、成長
温度７５０℃に設定してＶ／III 比＝６２で成長させ
る。この場合、上記（１）の効果により、同層の主面部
分（１，０，０）面では、傾斜面部分（１，１，１）Ａ
面より、Ｅｇは小さくなるが、Ｖ／III 比＝６２の為、
２の効果の為、主面と傾斜面のＥｇの差はなくなり、最
大値Ｅｇ＝１．９２ｅＶになる。

【００４７】Ｉｎ_0.48Ｇａ_0.52Ｐ光導波層１０８は、成
長温度７５０℃に設定してＶ／III比＝４４０で成長さ
せる。この場合、上記（１）の効果のため、（１，０，
０）のＥｇより（１，１，１）面のＥｇは大きくなる。

【００４８】以上まとめると、 （１）禁制帯幅の関係は、Ｅｇ_act1＝Ｅｇ_act2，Ｅｇ₂
＜Ｅｇ_act1＜Ｅｇ₁ となっている。

【００４９】（２）電流狭窄層の傾斜面はｐ導電型とな
っており、主面は高抵抗となっている。

【００５０】ただし、 （１）Ｉｎ_0.5 Ｇａ_0.5 Ｐ活性層のＶ／III 比が６２で
あるから、傾斜面、主面の禁制帯幅は次の関係になって
いる。

【００５１】Ｅｇ_act1：傾斜面上における禁制帯幅（＝
１．９２ｅＶ） Ｅｇ_act2：主面上における禁制帯幅 （＝１．９２ｅ
Ｖ） （２）Ｉｎ_0.48Ｇａ_0.52Ｐ光導波層のＶ／III 比が４４
０であるから、傾斜面、主面の禁制帯幅は次の関係にな
っている。

【００５２】 Ｅｇ₁ ：傾斜面上における禁制帯幅（＝１．９３ｅＶ） Ｅｇ₂ ：主面上における禁制帯幅 （＝１．８９ｅＶ） この事により、本発明の半導体レ―ザ素子は、内部電流
狭窄と屈折率ガイド構造になる条件を満足していること
になる。

【００５３】上記実施例により説明した半導体レ−ザ素
子によれば、活性層１０６に沿って導波される光は、ｎ
型光導波層１０８，ｎ型クラッド層１０７および１０９
に拡がったすそをもっている。そして、上記半導体レ−
ザ素子では、Ｅｇ₂ ＜Ｅｇ_{ac t1}＜Ｅｇ₁ の関係があるの
で、光導波層１０８の主面部分１１５では光吸収係数が
大きく光吸収を受け、傾斜面部分１１６では光吸収係数
が小さいために、従来の屈折率ガイド型半導体レ―ザ素
子の場合と同様の光導波の効果を得ることができる。

【００５４】また、電流狭窄層の傾斜面１１４の部分で
は、ｐ導電型であり、電流狭窄層の主面１１２および１
１３の部分では、高抵抗である。よって、従来の半導体
レ―ザ素子の電流狭窄構造と等価な効果を得ることがで
きる。

【００５５】さらに、上記半導体レ―ザ素子のウェ―ハ
は、加工されたＧａＡｓ基板１０２を、ＭＯＣＶＤ反応
炉に一回投入して結晶成長するだけで作製することがで
きる。結晶成長したウェ―ハを反応炉から取り出してエ
ッチングなどの加工を行い、再度反応炉に投入して結晶
成長をおこなう工程はまったくない。

【００５６】以上、上記実施例に係る半導体レ―ザ素子
は、従来の屈折率ガイド型半導体レ―ザ素子と等価の効
果を持つ構造であるにもかかわらず、その製造方法は極
めて簡単で１回の結晶成長で作製することができる。

【００５７】このため、半導体レ―ザ素子の電流狭窄構
造と屈折率ガイド構造作製のためのエッチング工程が省
略することができ、全製造工程時間が大幅に短縮され
る。また、ストライプ形成時に高い技術が必要ないので
製造が容易となる。

【００５８】上記実施例では、II，VI族元素としてＺ
ｎ，Ｏを用いたが、他の元素の組み合わせでも勿論良
い。また、同一素子内に複数の発光領域を有するレ―ザ
も容易に作成可能である。

【００５９】又、上記実施例では、ｐ型ＧａＡｓ基板を
使用している。このようにｐ型ＧａＡｓ基板を使用する
ことにより、上記実施例では、レ―ザ素子で発生した熱
を、効率よく放熱できる、という利点もある。

【００６０】

【発明の効果】以上説明したように、この発明によれ
ば、１回の結晶成長で、内部電流狭窄構造と屈折率ガイ
ド構造を得ることができ、かつ動作電流が低く、信頼性
の高い廉価な半導体レ―ザ素子を提供できる。

【図面の簡単な説明】

【図１】図１はこの発明の一実施例に係る半導体レ−ザ
素子の斜視図。

【図２】図２はＰＬピ−クエネルギと傾斜角度との関係
を示す図。

【図３】図３はＰＬピ−クエネルギと成長温度との関係
を示す図。

【図４】図４はキャリア濃度と傾斜角度との関係を示す
図。

【図５】図５はこの発明の一実施例に係る半導体レ−ザ
素子の製法を説明するための図で、（ａ）図および
（ｂ）図はそれぞれ主要な工程における断面図。

【図６】図６はこの発明の一実施例に係る半導体レ−ザ
素子における面方位を説明するための図。

【図７】図７は従来の半導体レ−ザ素子の斜視図。

【図８】図８は従来の半導体レ−ザ素子の製法を説明す
るための図で、（ａ）図ないし（ｄ）図はそれぞれ主要
な工程における断面図。

【符号の説明】

１０１…ｐ側電極、１０２…ｐ型ＧａＡｓ基板、１０３
…ｐ型ＧａＡｓバッファ層、１０４…ｐ型Ｉｎ_0.5 Ｇａ
_0.5 Ｐ通電容易層、１０５…ｐ型Ｉｎ_0.5 （Ｇａ_0.3 Ａ
ｌ_0.7 ）_0.5 Ｐ電流狭窄形クラッド層、１０６…Ｉｎ
_0.5 Ｇａ_0.5 Ｐ活性層、１０７…ｎ型Ｉｎ_0.5 （Ｇａ
_0.3 Ａｌ_0.7 ）_0.5 Ｐクラッド層、１０８…ｎ型Ｉｎ
_0.48Ｇａ_0.52Ｐ光導波層、１０９…ｎ型Ｉｎ_0.5 （Ｇａ
_0.3 Ａｌ_0.7）_0.5 Ｐクラッド層、１１０…ｎ型ＧａＡ
ｓコンタクト層、１１１…ｎ側電極、１１２…ＧａＡｓ
基板の（０，０，１）面、１１３…ＧａＡｓ基板の
（０，０，１）面、１１４…ＧａＡｓ基板の（１，１，
１）面、１１５…Ｉｎ_0.5 Ｇａ_0.5Ｐ活性層の主面部
分、１１６…Ｉｎ_0.5 Ｇａ_0.5 Ｐ活性層の斜面部分。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 （１，０，０）結晶面を含む等価な結晶
   面にほぼ一致する高低二つの主面と、これら二つの主面
   をつなぎ、（１，０，０）結晶面を含む等価な結晶面か
   ら［０，１，１］方向を含む等価な方向に傾いた傾斜面
   とを有する基板と、 前記基板上に順次形成された複数の結晶層と、 （０，１，−１）結晶面を含む等価な結晶面にほぼ一致
   する一対の共振器端面とを具備し、 前記複数の結晶層が、前記主面上方では電流を通し難
   く、前記傾斜面上方では電流を通し易い性質を有する内
   部電流狭窄形の第１の結晶層と、 前記基板上方に設けられた、前記主面上方での屈折率と
   前記傾斜面上方での屈折率とが互いに異なる屈折率ガイ
   ド形の第２の結晶層とを含むことを特徴とする半導体レ
   −ザ素子。
2. 【請求項２】 （１，０，０）結晶面を含む等価な結晶
   面にほぼ一致する高低二つの主面と、これら二つの主面
   をつなぎ、（１，０，０）結晶面を含む等価な結晶面か
   ら［０，１，１］方向を含む等価な方向に傾いた傾斜面
   とを有する第１導電型の半導体基板と、 前記第１導電型の半導体基板表面上に設けられた通電容
   易層と、 前記通電容易層上に設けられ、前記主面上方では電流を
   通し難く、前記傾斜面上方では電流を通し易い性質を有
   する電流狭窄形の第１のクラッド層と、 前記第１のクラッド層上に設けられた活性層と、 前記活性層上に設けられた第２のクラッド層と、 前記第２のクラッド層上に設けられ、前記主面上方での
   屈折率と前記傾斜面上方での屈折率とが互いに異なる屈
   折率ガイド形の光導波層と、 前記光導波層上に設けられた第３のクラッド層と、 前記第３のクラッド層上に設けられた第２導電型の半導
   体層と、 （０，１，−１）結晶面を含む等価な結晶面にほぼ一致
   する一対の共振器端面とを具備することを特徴とする半
   導体レ−ザ素子。
3. 【請求項３】 前記第１のクラッド層を、ド―パントと
   してII族とVI族元素を同時に添加し、主面ではII族より
   IV族の取り込まれ率が大きく、傾斜面ではII族よりIV族
   の取り込まれ率が小さい性質を利用して電流狭窄形とし
   たことを特徴とする請求項１に記載の半導体レ―ザ素
   子。