JPH0719881B2 - 光電変換装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、制御電極領域に光生成キャリアを蓄積する光
電変換装置に関する。

［従来技術およびその問題点］ 第７図は、特開昭60−12759号公報〜特開昭60−12765号
公報に記載されている光電変換装置の概略的断面図であ
る。

同図において、ｎシリコン基板101上に光センサセルが
形成され配列されており、各光センサセルはSiO₂等より
成る素子分離領域102によって隣接する光センサセルか
ら電気的に絶縁されている。

各光センサセルは次のような構成を有する。

エピタキシャル技術等で形成される不純物濃度の低いn^-
領域103上にはｐタイプの不純物をドーピングすること
でｐ領域104が形成され、ｐ領域104には不純物拡散技術
又はイオン注入技術等によってn⁺領域105が形成されて
いる。ｐ領域104およびn⁺領域105は、各々バイポーラト
ランジスタのベースおよびエミッタである。

このように各領域が形成されたn^-領域103上には酸化膜1
06が形成され、酸化膜106上に所定の面積を有するキャ
パシタ電極107が形成されている。キャパシタ電極107は
酸化膜106を挟んでｐ領域104と対向し、キャパシタ電極
107にパルス電圧を印加することで浮遊状態にされたｐ
領域104の電位を制御する。

その他に、n⁺領域105に接続されたエミッタ電極108、基
板101の裏面に不純物濃度の高いn⁺領域を介してバイポ
ーラトランジスタのコレクタに電位を与えるための電極
等がそれぞれ形成されている。

次に、基本的な動作を説明する。光はバイポーラトラン
ジスタのベースであるｐ領域104へ入射し、光量に対応
した電荷がｐ領域104に蓄積される（蓄積動作）。蓄積
された電荷によってベース電位は変化し、その電位変化
を浮遊状態にしたエミッタ電極108から続出すことで、
入射光量に対応した電気信号を得ることができる（読出
し動作）。また、ｐ領域104に蓄積された電荷を除去す
るには、エミッタ電極108を接地し、キャパシタ電極107
に正電圧のパルスを印加する（リフレッシュ動作）。こ
の正電圧を印加することでｐ領域104はn⁺領域105に対し
て順方向にバイアスされ、蓄積された電荷が除去され
る。以後上記の蓄積、読出し、リフレッシュという各動
作が繰り返される。

要するに、ここで提案されている方式は、光入射により
発生した電荷を、ベースであるｐ領域104に蓄積し、そ
の蓄積電荷量によってエミッタとコレクタとの間に流れ
る電流をコントロールするものである。したがって、蓄
積された電荷を、各セルの増幅機能により電荷増幅して
から読出すわけであり、高出力、高感度、さらに低雑音
を達成できる。

上記光電変換装置では、各光センサセルの空乏層の横方
向の広がりを阻止するために、絶縁材より成る素子分離
領域102が設けられている。このような素子分離領域102
を形成する方法には、n^-層103を所定の深さまでエッチ
ングして凹部を形成し絶縁材を満たす方法と、選択エピ
タキシャル法（SEG法）を利用する方法とがある。

しかし、凹部を形成する前者の方法は、エッチング工程
によって、n^-層103にダメージや欠陥を与え、さらに溝
部分にエッチングガスとフォトレジストの反応によって
残さ物を形成し、この汚染等により素子の電気的特性が
悪化し、特に素子間のリーク電流や暗電流の増大をもた
らす。

選択エピタキシャル法を利用する方法は、予め酸化物を
熱酸化、CVD法等によって形成し、エッチング工程によ
って素子分離領域102の部分だけを残し、続いて、その
側壁部分にポリシリコン、窒化シリコン等をLPCVD法等
によって形成し、素子分離領域間隙にエピタキシャル成
長法によってn^-層103を堆積させるものである。

しかしながら、エッチングによって形成される素子分離
領域の形状や、その側壁部に形成した薄膜の影響によ
り、素子領域であるn^-層103と、素子分離領域102との境
界付近の結晶性が悪くなり、リーク電流が増大するとい
う問題点を有している。

第８図は、不純物拡散によって素子分離領域が形成され
た光電変換装置の概略的断面図である。

同図に示すようなn⁺素子分離領域111を形成するには、
所定の深さまで不純物を拡散させればよく、製造が容易
となる。しかし、この方法では、不純物拡散は横方向に
も進行し、素子分離領域111の幅が拡散の深さの1.5〜２
倍以上になるために、素子の微細化に限界が生じるとい
う問題点を有している。

第９図（Ａ）は、選択酸化法を利用して素子分離領域が
形成された光電変換装置の概略的断面図であり、第９図
（Ｂ）は、その電位分布図である。

ここでは、LOCOS法によって選択的に成長させた酸化膜1
09と、その直下に形成されたn⁺領域110とで素子分離領
域が構成されている。

しかしながら、選択酸化法では、シリコン表面から１μ
ｍ以上の深さまで酸化することは困難であり、そのため
に電気的分離が不十分になるという問題点を有してい
る。第９図（Ｂ）に示すように、5.0Voltの等電位線がn
⁺領域110とn^-層103側で分断され、隣接する素子の空乏
層がつながるため、光によって発生したキャリアの一部
が他の素子のベース領域に蓄積されてしまうので分解能
が低下する。

さらに、選択酸化法では、特有のバーズビークと呼ばれ
る酸化膜の横方向への広がりの問題があり、それによっ
て素子分離幅が広くなり高集積化に十分対応できないと
いう問題点も有している。

［問題点を解決するための手段］ 上記従来の問題点を解決するために、本発明による光電
変換装置は、 第一導電型の半導体からなる制御電極領域と前記第一導
電型とは異なる第二導電型の半導体からなる第一及び第
二の主電極領域とを有し、光エネルギーを受けることに
より生成されるキャリアを前記制御電極領域に蓄積可能
なトランジスタの複数と、絶縁領域を含む素子分離領域
と、を具備し、 前記制御電極領域を浮遊状態として蓄積動作を行い、前
記第一の主電極領域を浮遊状態として読み出し動作を行
い、前記第一の主電極領域を所定の電位に保持してリフ
レッシュ動作を行う光電変換装置であって、 前記制御電極領域が、前記複数のトランジスタに共通の
第二導電型の第１共通領域上に設けられた該第１共通領
域よりも不純物濃度の低い第二導電型の第２共通領域を
備えた前記第二の主電極領域の表面内に形成され、 第二導電型の半導体からなり前記第２共通領域よりも不
純物濃度の高い半導体領域が前記素子分離領域として前
記絶縁領域の下部の前記第２共通領域内に形成されてお
り、 前記第１共通領域と前記半導体領域とを夫々同電位に保
持する手段を備えていることを特徴とする。

［作用］ このように絶縁領域の下に高濃度の半導体領域が形成さ
れているために、少ないエッチング量で分離幅が狭く、
しかも深い分離を達成できる。さらに、エッチング量が
少ないことで半導体に与えるダメージを軽減できる。ま
た半導体基体の裏面と高濃度半導体領域とを同電位に保
持することで、深い素子分離領域を設けたと同等の分離
効果を得ることができる。

また、本発明によれば、第１共通領域と素子分離領域と
しての同じ導電型の半導体領域とに独立的に同電位を与
えることで、十分な電気的分離が行え、しかも空乏層を
第２共通領域内に大きく広げることができるので、各セ
ルが安定して良好に動作し、蓄積・読み出し・リフレッ
シュを繰り返し行っても大きなノイズが現われにくく、
高S/N比が得られる。よって、セルを高集積化でき、し
かも良好な動作を保証できる。

［実施例］ 以下、本発明の実施例を図面を用いて詳細に説明する。

第１図は、本発明による光電変換装置の第一実施例にお
ける一セルの断面図である。

本実施例の構成は、素子分離領域を除いて第７図〜第９
図に示す従来例とほぼ同様である。すなわち、ｎシリコ
ン基板１上にn^-エピタキシャル層４が形成され、その中
にｐベース領域10、n⁺エミッタ領域12、キャパシタ電極
11等が形成されている。また、図示されていないが、基
板１の裏面にはコレクタ電極が形成されている。

素子分離領域は、絶縁領域８と、その直下に形成された
n⁺領域７とで構成されている。ただし、本実施例におい
て、絶縁領域８は、後述するようにエッチングによって
形成された凹部に酸化物を埋込んで形成される。また、
n⁺領域７は、素子分離制御用電極14によって適当な電圧
が印加されている。

第２図（Ａ）および（Ｂ）は、本実施例の電位分布図で
ある。ただし、第２図（Ａ）は、エッチングによって形
成される凹部の深さが１μｍ程度の場合、第２図（Ｂ）
は、その深さが1.5μｍ程度の場合を各々示している。
また、n^-層４およびn⁺領域７には、5Vの電圧が印加さ
れ、ｐベース領域10は接地されている。

このように、エッチングの深さが１μｍ程度であって
も、素子分離領域およびその下方部の電位は5Vに維持さ
れており、第７図および第８図に示すような深い素子分
離領域の場合と同等の分離効果を示していることがわか
る。さらにエッチングの深さを1.5μｍ程度にした場合
には、ｐベース領域10とコレクタ領域であるn^-層４との
接合容量も減少させることができ、出力低下を防止する
効果も有している。

次に、本実施例の製造工程を説明する。

第３図（Ａ）〜（Ｋ）は、本実施例の製造工程図であ
る。

まず、第３図（Ａ）に示されるように、不純物濃度１×
10¹⁵〜１×10¹⁷cm^-3のｎ型シリコン基板１の裏面に、不
純物濃度１×10¹⁷〜１×10²⁰cm^-3のオーミックコンタク
ト用のn⁺層２をＰ、As又はSbの拡散によって形成する。
続いて、n⁺層２上に厚さ3000〜7000Åの酸化膜３（たと
えばSiO₂膜）をCVD法によって形成する。

酸化膜３はバックコートと呼ばれ、基板１が熱処理され
る際の不純物蒸気の発生を防止するものである。

次に、基板１の表面を、温度1000℃、HCIを2l/min、H₂
を60l/minの条件で約1.5分間エッチングした後、例えば
ソースガスSiH₂Cl₂（100％）を1.2l/min、ドーピングガ
ス（H₂希釈PH₃、20PPM）を100cc流し、成長温度1000
℃、120〜180Torrの減圧下において、n^-エピタキシャル
層４（以下、n^-層４とする。）を形成する。この時の単
結晶成長速度は0.5μm/min、厚さは２〜10μｍ、そして
不純物濃度は１×10¹²〜10¹⁶cm^-3、好ましくは10¹²〜10
¹⁴cm^-3である。［第３図（Ｂ）］。

なお、n^-層４の品質を向上させるためには、基板をまず
1150〜1250℃の高温処理で表面近傍から酸素を除去し、
その後800℃程度の長時間熱処理により基板内部にマイ
クロディフェクトを多数発生させ、デヌーデットゾーン
を有するイントリンシックゲッタリングの行える基板に
しておくことも極めて有効である。

続いて、n^-層４上に厚さ500〜1500Åのパッド用の酸化
膜５をパイロジェネック酸化（H₂＋O₂）、ウエット酸化
（O₂＋H₂Ｏ）スチーム酸化（N₂＋H₂Ｏ）又はドライ酸化
により形成する。更に、積層欠陥等のない良好な酸化膜
を得るには、800〜1000℃の温度での高圧酸化が適して
いる。さらに、500〜2000Åのシリコン窒化膜（Si₃N₄）
６をLPCVD法又はＰ−CVD法によって堆積する［同図
（Ｃ）］。

なお、ここではLPCVD法を用い、堆積温度750〜850℃、
堆積圧力0.2〜0.4Torr、SiH₂Cl₂を20〜50SCCM、NH₃を70
〜150SCCMの条件で良好な窒化膜６が得られた。

次に、プラズマエッチング法、反応性イオンエッチング
法等のドライエッチング法によって、素子分離領域とな
るべき部分の窒化膜６および酸化膜５を除去する。続い
て、窒化膜６をマスクとして、反応性イオンエッチング
によりn^-層４を0.5〜1.5μｍの深さエッチング除去し、
凹部を形成する。この時、エッチングガスを選択するこ
とにより、異方性をもたせて横方向のエッチングを抑制
することが望ましい。続いて、同じく窒化膜６をマスク
として、ｎ型不純物であるAsをイオン注入法により上記
凹部の底部に打込む［同図（Ｄ）］。

ここでは、エッチングガスとしてCl₂＋N₂、真空度２〜3
Pa、RFパワー0.2〜0.4W/cm²の条件でエッチングを行
い、良い結果を得た。

次に、N₂雰囲気で注入されたAsイオンを活性化させて、
続いてN₂＋H₂Ｏ雰囲気又はH₂＋O₂雰囲気で、上記凹部に
シリコン酸化物を満たして絶縁領域８を形成するととも
に、n⁺領域７を形成する［同図（Ｅ）］。

次に、窒化膜６およびパッド酸化膜５を除去する［同図
（Ｆ）］。

次に、n_-層４表面を酸化し、酸化膜９を形成する［同図
（Ｇ）］。

次に、ｐ型不純物のイオンをイオン注入法によって打込
み、熱処理によって所定の深さのｐベース領域10を形成
する［同図（Ｈ）］。

次に、酸化膜９上にポリシリコンをCVD法等によって堆
積させ、パターニングによってキャパシタ電極としての
ポリシリコン電極11を形成する。続いて、イオン注入法
等によりn⁺エミッタ領域12を形成する［同図（Ｉ）］。

ここでは、堆積温度600〜640℃、堆積圧力0.2〜0.4Tor
r、SiH₄流量20〜100SCCMにて良好なポリシリコンを堆積
できた。

次に、CVD法等により層間絶縁膜13を形成した後、n⁺領
域７、エミッタ領域12およびポリシリコン電極11の各上
部にコンタクトホールを設け、Alを蒸着し、パターニン
グによって素子分離制御電極14、エミッタ電極15、およ
びポリシリコン電極11に接続された電極16をそれぞれ形
成する［同図（Ｊ）］。

次に、CVD法又はＰ−CVD法等により、リンドープSiO₂や
Si₃N₄等の表面保護膜17を形成して光電変換装置が完成
する［同図（Ｋ）］。

なお、第３図（Ｄ）以降の工程は、次にようにすること
もできる。

第４図（Ａ）〜（Ｄ）は、本実施例の第二の製造工程図
である。

まず、第３図（Ｄ）の工程が終了した後、酸化を行い、
凹部に厚さ500〜2000Åの酸化膜18を形成する［第４図
（Ａ）］。

次に、LPCVD法等を用いてシリコン窒化膜19を厚さ500〜
2000Å形成する［同図（Ｂ）］。

次に、反応性イオンエッチングを用いて、凹部の底部分
のシリコン窒化膜19を除去し、凹部の側面部の窒化膜19
を残存させる［同図（Ｃ）］。

次に、選択酸化により凹部のシリコン酸化物で満たして
絶縁領域８を形成するとともに、すでにイオン注入した
不純物Asを拡散させることによりn⁺領域７を形成する
［同図（Ｄ）］。

次に、窒化膜６および酸化膜５を除去し、以下第３図
（Ｆ）〜第３図（Ｋ）と同様の工程によって光電変換装
置を製造する。

この第二製造法は、凹部の側面部に窒化膜19を残して選
択酸化を行うために、分離領域の横広がりを抑制するこ
とができ、より詳細な素子分離領域を形成できる。

また、第３図（Ｄ）以降の工程は、n^-層４からの酸化膜
成長によるものばかりでなく、次に示すように誘電体又
はポリシリコンを埋込むことも可能である。

第５図（Ａ）および（Ｂ）は、本実施例の第三の製造工
程図である。

第３図（Ｄ）に示す工程が終了した後、窒化膜６および
酸化膜５を除去する。続いて、酸化を行い、厚さ200〜2
000Åの酸化膜20を形成するとともに、注入したAsを拡
散させn⁺領域７を形成する［第５図（Ａ）］。

次に、LPCVD法、CVD法、スピンオングラス法、バイアス
スパッタ法等により、酸化膜20で囲まれた凹部にポリシ
リコン（又は誘電体）21を満たす。

LPCVD法によりポリシリコン21を形成する場合の条件
は、例えば温度580〜650℃、真空度20〜100Pa、Si流量2
0〜100SCCMである。また、同方法によってシリコン窒化
膜を形成する場合の条件は、たとえば温度750〜850℃、
真空度20〜100Pa、SiH₂Cl₂流量20〜100SCCM。NH₃流量50
〜500SCCMである。

CVD法の場合、たとえば成長温度350〜450℃、４％SiH₄
流量500〜2000SCCM、O₂流量500〜1500SCCMの条件で凹部
にシリコン酸化膜を満たすことができる。

スピンオングラス法の場合、たとえばSiO₂濃度３〜６％
のシリカフィルムソースを用い、回転数1000〜3000rpm
の条件によって凹部にシリコン酸化膜等の誘電体を満た
すことができる。

また、バイアススパッタ法によれば、シリコン酸化膜を
凹部に満たすことができる。この場合の条件としては、
たとえば基板バイアス−50〜−200V、加速電圧800〜140
0V、真空度３〜７×10^-1Paである。

以上のような方法によって、凹部を誘電体又はポリシリ
コン21で満たし、続いてエッチバック法によって凹部以
外の誘電体又はポリシリコンを除去する［同図
（Ｂ）］。ここでは、酸化膜20および酸化膜20によって
囲まれた領域が絶縁領域８となり、内側にポリシリコン
21を埋込んだ場合は、ポリシリコン21をはn⁺領域７に電
位を与えるための電極又は配線とすることができる。以
下、第３図（Ｆ）〜第３図（Ｋ）と同様の工程によって
光電変換装置を製造する。

なお、誘電体21を平坦化するには、エッチンバック法の
外に、次に示すリフトオフ法もある。

第３図（Ｄ）以降の工程は、次に示すようにリフトオフ
法によっても可能である。

第６図（Ａ）〜（Ｃ）は、本実施例の第四の製造工程図
である。

第３図（Ｄ）の工程においてエッチングにより凹部を形
成し、Asイオンを注入した後、フォトレジスト22を除去
せずに残す［第６図（Ａ）］。

次に、ECRプラズマCVD法、スピンオングラス法等によっ
て、誘電体23（たとえばシリコン酸化膜又はシリコン窒
化膜）を凹部およびレジスト22上に堆積させる［同図
（Ｂ）］。

ECDプラズマ法によってシリコン酸化膜を形成する場合
は、たとえばRFパワー500W、SiH₄流量５〜50SCCM、N₂流
量５〜50SCCM、真空度３×10^-2〜１×10^-1Paの条件下
で、堆積速度50〜600Å/minであった。

また、上述したように、スピンオングラス法によってシ
リコン酸化膜を形成してもよい。

次に、レジスト22を除去することで凹部の誘電体23のみ
を残し、続いてイオン注入したAsをN₂雰囲気中で熱拡散
させてn₊領域７を形成する。したがつて、ここでは誘電
体23が絶縁領域８を形成している。続いて、窒化膜６お
よび酸化膜５を除去する［同図（Ｃ）］。

以下、第３図（Ｆ）〜第３図（Ｋ）と同様の工程によっ
て光電変換装置を製造する。

なお、本実施例では、絶縁領域８の直下の半導体領域に
n₊半導体を用いたが、勿論これに限定されるものではな
く、PNPバイポーラトランジスタであればp⁺半導体を用
いればよい。

［発明の効果］ 以上詳細に説明したように、本発明による光電変換装置
は、絶縁領域の下に高濃度の半導体領域が形成されてい
るために、少ないエッチング量で分離幅が狭く、しかも
深い分離を達成できる。

エッチング量が少ないことで半導体に与えるダメージを
軽減でき、結晶欠陥の発生および素子間リーク電流を抑
制できるために、セル間のクロストークを最小限に抑え
ることができ、高解像度化に対応することができる。

また半導体基体の裏面と高濃度半導体領域とを同電位に
保持することで、深い素子分離領域を設けたと同等の分
離効果を得ることができる。

また、分離領域の横幅を小さく形成でき、しかも十分な
素子分離を達成できるために、従来より高集積化及び高
解像度化に適している。

また、本発明によれば、第１共通領域と素子分離領域と
しての同じ導電型の半導体領域とに独立的に同電位を与
えることで、十分な電気的分離が行え、しかも空乏層を
第２共通領域内に大きく広げることができるので、各セ
ルが安定して良好に動作し、蓄積・読み出し・リフレッ
シュを繰り返し行っても大きなノイズが現われにくく、
高S/N比が得られる。よって、セルを高集積化でき、し
かも良好な動作を保証できる。

【図面の簡単な説明】

第１図は、本発明による光電変換装置の一実施例の一セ
ルの断面図、 第２図（Ａ）および（Ｂ）は、本実施例の電位分布図、 第３図（Ａ）〜（Ｋ）は、本実施例の製造工程図、 第４図（Ａ）〜（Ｄ）は、本実施例の第二の製造工程
図、 第５図（Ａ）および（Ｂ）は、本実施例の第三の製造工
程図、 第６図（Ａ）〜（Ｃ）は、本実施例の第四の製造工程
図、 第７図は、特開昭60−12759号公報〜特開昭60−12765号
公報に記載されている光電変換装置の概略的断面図、 第８図は、不純物拡散によって素子分離領域が形成され
た従来の光電変換装置の概略的断面図、 第９図（Ａ）は、選択酸化法を利用して素子分離領域が
形成された従来の光電変換装置の概略的断面図であり、
第９図（Ｂ）は、その電位分布図である。 １……ｎシリコン基板 ４……n^-エピタキシャル層 7,8……素子分離領域 （7;n⁺領域、8;絶縁領域） 10……ｐベース領域 11……ポリシリコン（キャパシタ電極） 12……n⁺エミッタ領域

Claims (1)

【特許請求の範囲】
1. 【請求項１】第一導電型の半導体からなる制御電極領域
   と前記第一導電型とは異なる第二導電型の半導体からな
   る第一及び第二の主電極領域とを有し、光エネルギーを
   受けることにより生成されるキャリアを前記制御電極領
   域に蓄積可能なトランジスタの複数と、絶縁領域を含む
   素子分離領域と、を具備し、 前記制御電極領域を浮遊状態として蓄積動作を行い、前
   記第一の主電極領域を浮遊状態として読み出し動作を行
   い、前記第一の主電極領域を所定の電位に保持してリフ
   レッシュ動作を行う光電変換装置であって、 前記制御電極領域が、前記複数のトランジスタに共通の
   第二導電型の第１共通領域上に設けられた該第１共通領
   域よりも不純物濃度の低い第二導電型の第２共通領域を
   備えた前記第二の主電極領域の表面内に形成され、 第二導電型の半導体からなり前記第２共通領域よりも不
   純物濃度の高い半導体領域が前記素子分離領域として前
   記絶縁領域の下部の前記第２共通領域内に形成されてお
   り、 前記第１共通領域と前記半導体領域とを夫々同電位に保
   持する手段を備えていることを特徴とする光電変換装
   置。