JPS6199373A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6199373A
JPS6199373A JP59220410A JP22041084A JPS6199373A JP S6199373 A JPS6199373 A JP S6199373A JP 59220410 A JP59220410 A JP 59220410A JP 22041084 A JP22041084 A JP 22041084A JP S6199373 A JPS6199373 A JP S6199373A
Authority
JP
Japan
Prior art keywords
layer
type
substrate
type doped
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59220410A
Other languages
English (en)
Other versions
JPH0638478B2 (ja
Inventor
Kazuhiko Sagara
和彦 相良
Toru Nakamura
徹 中村
Kazuo Nakazato
和郎 中里
Tokuo Kure
久礼　得男
Seiji Ikeda
池田　清治
Noriyuki Honma
本間　紀之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59220410A priority Critical patent/JPH0638478B2/ja
Priority to EP85112753A priority patent/EP0182067B1/en
Priority to DE8585112753T priority patent/DE3585208D1/de
Publication of JPS6199373A publication Critical patent/JPS6199373A/ja
Priority to US07/120,921 priority patent/US4829361A/en
Publication of JPH0638478B2 publication Critical patent/JPH0638478B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/10—SRAM devices comprising bipolar components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W15/00—Highly-doped buried regions of integrated devices
    • H10W15/01—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate

Landscapes

  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用公爵〕 本発明は、半導体装置に関し詳しくは耐α線や外部雑音
に対する耐性の大きな半導体装置に関する。
〔発明の背景〕
従来の半導体装置においては、たとえば特開昭５６−１
５５６号に記載されているように、ｐ型基板にｎ型の埋
込層を設け、さらに、エピタキシャル層を成長させて、
この中にトランジスタを形成していた６しかしながら、
このようにして形成されたトランジスタでは、外部より
α線が侵入してｐ型基板内で電子正孔対が発生すると、
電子が埋込層。
エピタキシャル層内に吸い込まれ、電位変動がおきるの
で、このトランジスタを用いたメモリセルでは情報が破
壊されやすいという問題があり解決が望まれていた。
〔発明の目的〕
本発明の目的は、上記従来の問題を解決し、外部雑音に
対する耐性が大きく、α線によるソフトエラー発生の恐
れが極めて少ない半導体装置を提供することにある。
〔発明の概要〕
上記目的を達成するため１本発明は第１導電型半導体基
板の表面領域内に形成された第２導電型埋込層と該埋込
層上に形成され、絶縁膜によって層を介在させる。これ
により、活性領域である上記第２導電型エピタキシャル
層への基板からの電子の侵入を防止するものである。
すなわち、従来は：セラミックパッケージからのα線な
どにより第２導電型基板内に発生した電子は、活性領域
である第２導電型エピタキシャル層内に入り、いわゆる
ソフトエラーが発生し、大きな問題となついていた。
しかし、本発明によれば、第２導電型エピタキシャル層
と第２導電型埋込み暦の間には、第１導電型ドープ層が
介在し、しかも、上記エピタキシャル層と上記ドープ層
は、いずれも絶縁膜によって包囲されているため、基板
からエピタキシャル層への電子の流入は効果的に防止さ
れる。
その結果、活性領域である上記エピタキシャル層内に各
種メモリデバイスを形成することにより、α線によるソ
フトエラーの発生する恐れがほとんどない、極めて信頼
性の高いデバイスが得られる。
、　　　　　　〔発明の実施例〕 以下、実施例にもとづいて本発明の詳細な説明する。
まず、第２図に示したように、ｐ型Ｓｉ基板１の表面領
域の所望部分に周知の気相拡散技術を用いてｓｂを選択
的にドープして、ｎ型埋込層２を形成した。さらに、イ
オン注入技術によってＢを選択的にドープして、ｐ型ド
ープ層３を形成した。
周知の気相成長法によってエピタキシャル層４を成長し
、このエピタキシャル層４の上に、第３図に示すように
、二酸化シリコンＷＡ５と窒化シリコン膜６を設けた６ 次に、第４図に示すように周知の選択酸化法を用いて素
子間分離用の二酸化シリコン領域７を形成した。二の時
、活性領域下のｐ型ドープ層３の側面が、上記二酸化シ
リコン膜７で囲まれているようにした。この後、ｐ型ド
ープ層８とｎ型ドープＭ９を設け、基板表面から電位を
印加できるようにした。
この後、上記二酸化シリコン膜７で包囲されたエピタキ
シャル層４（活性領域）内に１種々のデバイス、例えば
、バイポーラトランジスタや、ＭＯＳトランジスタを作
成する。
第５図に、その−例を示す。同図は、上記エピタキシャ
ル層４内に、ｐ型ドープＭ１０．および、ｎ型ドープ層
１１を設は−て形成されたラテラルＰＮＰｉＷ造のバイ
ポーラトランジスタの断面構造を示す、同図において記
号１２，１３，１４゜１５および１６は、それぞれ周知
の方法によって形成し八Ωからなる電極である。
また、第６図は他の実施例を示し、エピタキシャル層４
の表面にシリサイド層１９（本実施例でリア・ダイオー
ドを作成した。
第１図は、基板の側壁から多結晶シリコンで電極を取り
出す構造のデバイスに本発明を適用した例を示す、同図
において、ＡＱ電極１５は、ショットキーバリアダイオ
ードのアノードであり、Ａｆｌ電極１６は、カソードで
ある。また、ｐ型ドープ層３は、ｐ型ドープｍ２２．お
よびホウ素をドープしたＰ型多結晶シリコン２１を介し
て、ＡＱ電極１７に接続される。
実際の動作時には、このＡｆｉ電極１７とＡＱ電極１８
の間に逆バイアスを印加（電極１７には負、電極１８は
正）して、ｐ型ドープ暦３とｎ型ドープＭ２の間に空乏
層を設け、外部からのα線を防止する。この構造では、
第６図に示した実施例と比較して、活性領域を著しく小
さくできるので、高集積化が可能であり、また、容量を
小さくできるので、素子の特性をさらに向上できる。
〔発明の効果〕
上記の実施例で説明したように１本発明を超高速バイポ
ーラトランジスタを用いた高集積メモリＬＳＩの製造に
適用した結果、外部雑音、および、α線によるソフトエ
ラーに強い半導体装置を実現できた。
本発明において、上記エピタキシャル層と埋込み層の間
に介在する第２導電型半導体層の厚さと不純物濃度は半
導体デバイスの種類によって異なることはいうまでもな
いが、たと、えばそれぞれ約０．４　μｍ以上、および
約Ｉ　Ｘ　１０１７０−１以上あれば好ましい効果を得
ることができる６すなわち、たとえば本発明によって２
　Ｋｂｉｔバイポーラメモリを試作した結果、最大雑音
電荷量は４．８　　Ｘｌ０−ｉ″Ｃ（従来の約−）とな
り、また、この結果、エラービット数が１０″Ｓ／秒（
従来１０−１／秒）となり、従来のメモリセルよりも、
耐α線強度が約４桁向上するなど極めて顕著な効果が認
められた。
【図面の簡単な説明】
第１図、第５図および第６図は、それぞれ本発明の異な
る実施例を示す断面図、第２図乃至第４図は本発明の半
導体装置の製造方法を説明するための工程図である。 １・・・ｐ型Ｓｉ基板、２・・・Ｄ型埋込層、３，８゜
１０．２２・・・ｐ型拡散層、４・・・ｎ型エピタキシ
ャル層、５，７．２０・・・二酸化シリコン、６・・・
窒化シリコン、９，１１・・・ｎ型拡散層、１２・・・
エミッタ電極、１３・・・コレクタ電極、１４・・・ベ
ース電極、１５．１６，１７，１８−ＡＱｆａ極、１９
−Ｐｔ。 不　１　　□□□ ノ“ １°０６ 冨　４　巳 蔓　５Ｉ￥ｌ

Claims (1)

    【特許請求の範囲】
  1. １、第１導電型半導体基板の表面領域内に形成された第
    ２導電型埋込層と、該埋込層上に形成され、絶縁膜によ
    つて、包囲された第２導電型半導体層を少なくともそな
    え、上記埋込層と上記半導体層の間には、上記絶縁膜に
    よつて包囲された第１導電型半導体層が介在されている
    ことを特徴とする半導体装置。
JP59220410A 1984-10-22 1984-10-22 半導体装置 Expired - Lifetime JPH0638478B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP59220410A JPH0638478B2 (ja) 1984-10-22 1984-10-22 半導体装置
EP85112753A EP0182067B1 (en) 1984-10-22 1985-10-08 Semiconductor device having increased immunity against alpha-particles and external noise
DE8585112753T DE3585208D1 (de) 1984-10-22 1985-10-08 Halbleiteranordnung mit schutz gegen alpha-teilchen und externes rauschen.
US07/120,921 US4829361A (en) 1984-10-22 1987-11-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59220410A JPH0638478B2 (ja) 1984-10-22 1984-10-22 半導体装置

Publications (2)

Publication Number Publication Date
JPS6199373A true JPS6199373A (ja) 1986-05-17
JPH0638478B2 JPH0638478B2 (ja) 1994-05-18

Family

ID=16750678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59220410A Expired - Lifetime JPH0638478B2 (ja) 1984-10-22 1984-10-22 半導体装置

Country Status (4)

Country Link
US (1) US4829361A (ja)
EP (1) EP0182067B1 (ja)
JP (1) JPH0638478B2 (ja)
DE (1) DE3585208D1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03173126A (ja) * 1989-11-30 1991-07-26 Mitsubishi Electric Corp 多層膜構造の半導体装置およびその製造方法
JP3363502B2 (ja) * 1993-02-01 2003-01-08 三菱電機株式会社 半導体記憶装置の製造方法
US8368166B2 (en) * 2007-05-30 2013-02-05 Intersil Americas Inc. Junction barrier Schottky diode
TW200847448A (en) * 2007-05-30 2008-12-01 Intersil Inc Junction barrier schottky diode
US7750426B2 (en) 2007-05-30 2010-07-06 Intersil Americas, Inc. Junction barrier Schottky diode with dual silicides
CN114883213A (zh) * 2022-07-11 2022-08-09 广州粤芯半导体技术有限公司 半导体工艺的集成化监测方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4214315A (en) * 1979-03-16 1980-07-22 International Business Machines Corporation Method for fabricating vertical NPN and PNP structures and the resulting product
US4338138A (en) * 1980-03-03 1982-07-06 International Business Machines Corporation Process for fabricating a bipolar transistor
JPS5730359A (en) * 1980-07-30 1982-02-18 Nec Corp Semiconductor device
US4424526A (en) * 1981-05-29 1984-01-03 International Business Machines Corporation Structure for collection of ionization-induced excess minority carriers in a semiconductor substrate and method for the fabrication thereof
US4573064A (en) * 1981-11-02 1986-02-25 Texas Instruments Incorporated GaAs/GaAlAs Heterojunction bipolar integrated circuit devices

Also Published As

Publication number Publication date
DE3585208D1 (de) 1992-02-27
EP0182067A3 (en) 1987-08-12
EP0182067A2 (en) 1986-05-28
EP0182067B1 (en) 1992-01-15
US4829361A (en) 1989-05-09
JPH0638478B2 (ja) 1994-05-18

Similar Documents

Publication Publication Date Title
JP3127455B2 (ja) 半導体装置の製法
US4408387A (en) Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask
US5309013A (en) Photoelectric conversion device
KR940008566B1 (ko) 반도체장치의 제조방법
US4983534A (en) Semiconductor device and method of manufacturing the same
JPH07202166A (ja) 半導体装置
JPH0638478B2 (ja) 半導体装置
US6525401B2 (en) Semiconductor device for integrated injection logic cell and process for fabricating the same
JPH10294321A (ja) ラテラルｐｎｐトランジスタおよびその製造方法
KR960005569B1 (ko) 집적주입논리소자의제조방법
JP2888652B2 (ja) 半導体集積回路装置及びその製造方法
JP3302742B2 (ja) 横形ｐｎｐトランジスタの製造方法
JPH02265247A (ja) 半導体装置
JP2523489B2 (ja) 半導体装置
JPS61248464A (ja) 半導体装置の製造方法
JPH0629306A (ja) 半導体装置およびその製造方法
JPS61212062A (ja) 半導体装置
JPS584454B2 (ja) ハンドウタイソウチノセイゾウホウホウ
US20020063309A1 (en) Method of making a bipolar transistor having a reduced base transit time
JPH05166820A (ja) 半導体装置およびその製造方法
JPS63164356A (ja) 半導体集積回路の製造方法
JPS6020555A (ja) 半導体装置
JPH0834214B2 (ja) 半導体装置の製造方法
JPH05283624A (ja) ＢｉＭＯＳ半導体装置
JPS6353712B2 (ja)