JPH07199149A

JPH07199149A - 画像表示装置及びその駆動方法

Info

Publication number: JPH07199149A
Application number: JP33588993A
Authority: JP
Inventors: Ichiro Shiraki; 一郎白木; Manabu Matsuura; 学松浦; Yasushi Kubota; 靖久保田; Yutaka Yoneda; 裕米田; Yoshitaka Yamamoto; 良高山元
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1993-12-28
Filing date: 1993-12-28
Publication date: 1995-08-04

Abstract

(57)【要約】【目的】アクティブマトリクス型画像表示装置におい
て、１フレーム期間内に複数回の同一データを画素に書
き込む事により、表示用データ保持率を改善し、補助容
量を廃止、開口率の向上を図る。【構成】画像表示装置はタイミングコントロール回路
１４、Ａ／Ｄコンバータ１１、フィールドメモリＡ１
２、フィールドメモリＢ１３、Ｄ／Ａコンバータ１５、
極性反転回路１６、データドライバ２、走査ドライバ
３、表示用画素アレイ（ｘ×ｙマトリクス）１７を具備
し画素回路としては補助容量Ｃｓの値が表示用データ保
持率が９９％未満となるような値をとる構成、もしくは
補助容量Ｃｓを除去した構成とし、データドライバ２及
び走査ドライバ３に接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マトリクス状に表示用
画素を有する画像表示装置とその駆動方法に関する。

【０００２】

【従来の技術】本願明細書における「フィールド」と
「フレーム」とを次の通り定義する。フレーム：画像表示装置に表示される単一の完結した
画像。フィールド：「フレーム」の構成要素である画像。液晶表示装置に代表される、マトリクス状に画素を配し
た画像表示装置においてアクティブマトリクス駆動方式
が知られている。ここではアクティブマトリクス型液晶
表示装置について説明する。

【０００３】まず画像表示部分の構造について説明す
る。図１１において複数のデータ信号線４と複数の走査
信号線５とをデータ信号線と複数の走査信号線とが交差
する状態で備え、隣接する２本のデータ信号線と２本の
走査信号線とで包囲された部分に画素６がマトリクス状
に設けられており、各画素はアクティブ素子としてのＴ
ＦＴ（薄膜トランジスタ）等のトランジスタＴＲと、液
晶容量Ｃｐと、必要に応じて補助容量Ｃｓとによって構
成される。同図においてトランジスタＴＲのドレイン、
ソースを介してデータ信号線４と液晶容量Ｃｐ及び補助
容量Ｃｓの一方の電極とが接続され、トランジスタＴＲ
のゲートは走査信号線５に接続され、液晶容量Ｃｐの他
方の電極（コモン電極）はコモン電源線に、補助容量Ｃ
ｓの他方の電極（コモン電極）はコモン電源線もしくは
前段の走査信号線に接続されている。（図１１ではコモ
ン電極に接続されている。）尚、データ信号線４はデー
タドライバ２に、走査信号線５は走査ドライバ３に接続
されている。

【０００４】同図においてタイミングコントロール部１
で各画素６に表示すべき表示用データの電圧、及び表示
を行う際の位置決めを行う為の水平及び垂直同期信号を
発生させ、これらの信号を基準にしてデータドライバ２
（ソースドライバとも呼称される）、走査ドライバ３
（ゲートドライバとも呼称される）の駆動タイミングを
決定するタイミング信号（スタートパルス、クロック
等）を発生させる。これらの信号をもとに、データドラ
イバ２において１水平走査期間分の表示用データをサン
プリングし、更にサンプリングされた上記信号をタイミ
ングコントロール部１で生成された転送信号によりデー
タ信号線４に出力する。一方、走査ドライバ３ではデー
タ信号線４上に出力された表示用データの格納画素を指
定する走査信号を走査信号線５に出力し、走査信号線５
がアクティブ状態である時にデータ信号線４上を送られ
る表示用データがトランジスタＴＲを介して液晶容量Ｃ
ｐに書き込まれる。

【０００５】液晶容量Ｃｐに書き込まれた電荷により液
晶層の透過率、或いは反射率が変調され表示が維持され
ることになるが、実際には液晶容量Ｃｐには比較的高抵
抗ではあるが容量成分と並列に抵抗成分（リーク抵抗）
が、またアクティブ素子、トランジスタＴＲのオフ抵抗
が存在するため、蓄積された電荷がこの抵抗を介して漏
れ出し、次のフィールドで再びこの画素にデータが書き
込まれるまでの間に画素電極の電圧が減衰し、表示品位
を低下させる事になる。そこで、このリーク電流による
画素電極の電位変動を小さくするために液晶容量Ｃｐと
並列に補助容量Ｃｓを設ける事が行われている。

【０００６】図１２に補助容量Ｃｓを有した場合の画素
の構造図（補助容量Ｃｓは前段の走査信号線に接続され
ている。）を示す。同図において、４がデータ信号線、
５が走査信号線、７がＴＦＴ（薄膜トランジスタ）、８
が画素部分（開口部）であり、走査信号線と画素の重っ
た部分１３が補助容量Ｃｓとなっており、補助容量が配
置された領域分だけ開口率が低下している。

【０００７】また液晶層に一定方向のみの電界を印加し
ていると液晶容量Ｃｐの劣化、つまり液晶の劣化が著し
いため、これを防ぐために交流駆動を行う必要がある。
この交流駆動（反転駆動）には１フィールド毎に極性を
反転させるフィールド反転、及び１水平ライン毎に反転
させる１Ｈライン反転とがあるが、前者と後者を合わせ
た「フィールド＋１Ｈライン反転駆動」が通例となって
いる。

【０００８】また図１３に示すようにＴＦＴ（薄膜トラ
ンジスタ）ＴＲのゲート−ソース間には寄生容量Ｃｇｓ
が存在するため画素容量（液晶容量Ｃｐと補助容量Ｃｓ
の和）と寄生容量Ｃｇｓとの容量分割により画素電極に
おいて電圧シフトが発生する。この電圧シフトはデータ
信号線上に送られている表示用データの電圧をＶ、走査
信号線の振幅をＶ０とすると画素に書き込まれる電圧は
（Ｖ−△Ｖ）となる等の不具合が発生していた。（ここ
で△Ｖ＝Ｖ０・Ｃｇｓ／（Ｃｐ＋Ｃｓ＋Ｃｇｓ）であ
る）これはフリッカーの発生要因の一つでもあった。

【０００９】ここで、上述したアクティブマトリクス駆
動方式の液晶表示装置に一般的に用いられているＴＮ型
液晶より高速動作が可能で、データ保持率の低い（リー
ク抵抗の小さい）液晶を用いて、バッファ回路により該
液晶のデータ保持率を維持するフィールド順次走査方式
の液晶表示装置が提案されている。

【００１０】ここで言うフィールド順次走査方式とは、
２色以上の色を時分割で表示することによって、眼の残
像効果を利用した時間継続的な加法混色を行うカラー技
術であり、図１６のタイミングチャートに示す様に画素
表示部への表示用データの転送を極めて短い時間τで行
い、残りの時間（ＴＲ、ＴＧ、ＴＢ）で表示するもので
ある。

【００１１】フィールド順次走査方式における画素回路
としては図１１に示す構成でも動作可能であるが、他の
画素回路構成として特願平３一７７９８３（特開平４−
３１０９２５）で２つの方式が提案されている。

【００１２】この第１の提案では、画素回路を図１４の
様に保持容量Ｃｈとバッファアンプ回路９とを備えた構
成とし、図１６のタイミングチャートの様に画素表示部
への表示用データの転送を極めて短い転送時間τで行
い、残りの時間（ＴＲ、ＴＧ、ＴＢ）で表示する方法で
ある。このバッファアンプ回路９の高入力インピーダン
スは、転送された表示用データを保持容量Ｃｈで確実に
保持し、次の表示用データが転送されるまでの期間、つ
まり保持期間ＴＲ、ＴＧ、ＴＢの期間、液晶容量Ｃｐに
電荷を維持する働きをする。

【００１３】第２の例では、画素回路を図１５に示す構
成としている。即ち、バッファアンプ回路１０と保持容
量Ｃｈａ、Ｃｈｂを設ける構成とし、保持容量Ｃｈａ、
Ｃｈｂの一方に保持している電圧を表示している間に保
持容量Ｃｈａ、Ｃｈｂの他方に電荷を蓄える構成であ
る。これによって、保持容量Ｃｈａ、Ｃｈｂへの表示用
データの転送と液晶容量Ｃｐへの書き込みを交互に行う
ことが可能となる為に図１７に示すタイミングチャート
の様に転送時間τを１／３フィールドに伸ばすことが可
能となる、等が提示されている。

【００１４】

【発明が解決しようとする課題】従来技術では表示用デ
ータを保持するために補助容量Ｃｓが必要であったが、
これが存在することにより開口率が低下していた。しか
しながら補助容量Ｃｓを廃止した画素回路構成で従来の
駆動方法を用いたのではフリッカーの発生要因となるだ
けでなく、表示用データ保持率の低下を招き表示品位も
低下するという問題が生ずる。図１８に補助容量Ｃｓを
有した場合と有さない場合とのある画素における表示用
データの保持率を示す。また図１４、及び図１５に示し
た回路構成の場合、画素部の素子数増加による画素サイ
ズの拡大（高精細化の妨げ）、及び歩留りの低下を招い
ていた。

【００１５】また図１３に示すようにアクティブマトリ
クス駆動方式におけるアクティブ素子としてＴＦＴ（薄
膜トランジスタ）を用いた場合、これの寄生容量Ｃｇｓ
と画素容量との容量分割によって画素電極の電圧シフト
が発生し、表示用データが正確に書き込めないという不
具合をひきおこしていた。またこれがフリッカーの発生
要因の一つでもあった。

【００１６】

【課題を解決するための手段】本発明の画像表示装置
は、上記の課題を解決するため、行方向（水平方向）及
び列方向（垂直方向）にマトリクス状に表示用の画素部
を有し、該画素部に表示用データ保持用の補助容量をも
つ画像表示装置において、前記補助容量の値が表示用デ
ータの１フレームにおける保持率が９９％未満となるよ
うな値を取ることを特徴とする。

【００１７】また本発明の他の画像表示装置は、行方向
（水平方向）及び列方向（垂直方向）にマトリクス状に
表示用の画素部を有し、該画素部に表示用データ保持用
の補助容量を有さないことを特徴とする。

【００１８】また本発明の画像表示装置の駆動方法は、
行方向（水平方向）及び列方向（垂直方向）にマトリク
ス状に表示用の画素部を有する上記画像表示装置におい
て、１フレーム期間内で該同一画素部に、複数回の同一
表示用データを書き込むことを特徴とする。

【００１９】また画像表示装置がアクティブマトリクス
方式で駆動され、画素のスイッチング機能をなすアクテ
ィブ素子に、アクティブ素子の１／２の大きさのソー
ス、ドレイン間を直結したＭＯＳＦＥＴを画素電極に接
続する構成とし、上記アクティブ素子に対応する走査信
号とは逆位相となる走査信号をＭＯＳＦＥＴに印加す
る。また画像表示装置がアクティブマトリクス方式で
駆動され、画素のスイッチング機能をなすアクティブ素
子を、ＣＭＯＳアナログスイッチで構成し、上記ＣＭＯ
Ｓアナログスイッチを構成する２つのＭＯＳＦＥＴにお
互いが逆位相となる走査信号を印加する構成にする。

【００２０】また本発明は、画像表示装置が液晶表示装
置である場合にも適用できる。

【００２１】また本発明の画像装置のアクティブ素子
は、キャリア移動度μをμ≧５cm²/V・secとする。

【００２２】

【作用】従来技術では、補助容量Ｃｓはコモン電極また
は前段の走査信号線に接続されていたが、本発明ではこ
れを廃止することが可能となることから構造が容易とな
り開口率が向上する。また上記補助容量Ｃｓを廃止する
には至らないまでも補助容量Ｃｓの値を小さくすること
により開口率を向上することができる。さらに表示用デ
ータ保持率の改善も可能となる。フィールド順次走査方
式を行う場合においても、図１４、及び図１５に示され
るような複雑な回路構成を必要としないために画素回路
規模の縮小（画素サイズの縮小）が図られ、歩留り向上
及び高精細化が可能となる。

【００２３】また、補助容量Ｃｓを低くした場合のみな
らず、データドライバ中のサンプリング回路、ホールド
回路等や画素部の各種回路を形成するトランジスタのＯ
ＦＦ電流が大きい場合、或いは所謂サンプリングコンデ
ンサ、データホールドコンデンサ、他のコンデンサの並
列抵抗成分が小さい場合に発生するデータ変動を抑える
ことができる。

【００２４】更に、アクティブ素子としてＴＦＴ（薄膜
トランジスタ）を用いている場合、これのゲート−ソー
ス間の寄生容量Ｃｇｓと画素容量との容量分割によって
発生する画素電極の電圧シフトに起因するフリッカー等
を抑制することができる。

【００２５】

【実施例】

［実施例１］本実施例では白黒表示（単色表示）の場合
において１フレーム期間内に、画素部に複数回表示用デ
ータを書き込む場合を説明する。

【００２６】本発明の駆動法を実施する上での周辺回路
構成と画素回路構成の例を図２（ｘ×ｙマトリクスの場
合）に示す。同図において１４はタイミングコントロー
ル回路、１１はＡ／Ｄコンバータ、１２はフィールドメ
モリＡ、１３はフィールドメモリＢ、１５はＤ／Ａコン
バータ、１６は極性反転回路、２はデータドライバ、３
は走査ドライバ、１７は表示用画素アレイ（ｘ×ｙマト
リクス）である。画素回路構成の例としては図１１にお
ける構成で補助容量Ｃｓの値が表示用データ保持率が９
９％以下となるような値をとる構成、もしくは補助容量
Ｃｓを除去した構成とする。なお、１２のフィールドメ
モリＡと１３のフィールドメモリＢは書き込みと読み出
しを１フィールド毎に交互に行うものである。

【００２７】次に動作について説明する。まずＡ／Ｄコ
ンバータ１１に表示用データを入力し、フィールドメモ
リに記憶するためにアナログ信号からデジタル信号に変
換後、変換された信号をフィールドメモリＡ１２で１フ
レーム期間分記憶する。これと同時に１フレーム期間前
の表示用データを１フレーム期間分、既に記憶している
フィールドメモリＢ１３から、この記憶されているデー
タをタイミングコントロール部１４で生成されたタイミ
ング信号により１フレーム期間内にシリアルにｎ回、１
フィールド分すべての表示用データの読み出しを１６．
６７／ｎ［ｍｓｅｃ］内（フレーム周波数が６０Ｈｚの
場合。以下同じ）で行う。フィールドメモリＢ１３から
読み出された表示用データをＤ／Ａコンバータ１５にて
デジタル信号からアナログ信号に変換し、次に極性反転
回路１６でタイミングコントロール部１４で生成された
極性反転信号により表示用データの極性を反転（１Ｈラ
イン反転、１フィールド反転もしくはフィールド＋１Ｈ
ライン反転等）を行った後、データドライバ２に入力
し、これをデータドライバ２においてサンプリングしデ
ータ信号線に出力することにより、所定の各画素に書き
込む。

【００２８】このときの書き込みのタイミングは、従来
の一般的な走査法の一例を示す図１９に対し、図１に示
すようにフィールドメモリＢ１３からのｎ回の１フレー
ム期間分の表示用データ読み出しと合わせたタイミング
（１６．６７／ｎ［ｍｓｅｃ］内でｙ本分の走査信号を
出力できるようなタイミング）で走査ドライバ３を動作
させ、それぞれの走査信号のパルス幅内でｘ個（１水平
ライン画素数）の表示用データのサンプリング、及び書
き込みを行えるような周波数でデータドライバ２も動作
させる。即ち、ある画素において１フレーム期間内にｎ
回、同一表示用データが書き込まれることになる。以上
の動作を行った場合のある画素における表示用データ保
持率のグラフを図３に示す。この時のデータドライバ
２、及び走査ドライバ３の動作周波数（クロック、スタ
ートパルス等）は通常動作の場合をｆ［Ｈｚ］としたと
き、データの読み出し回数をｎ回とすると、ｎ×ｆ［Ｈ
ｚ］となる。

【００２９】上述のように、１フレーム期間内で、各々
の画素に対応した表示用データがｎ回所定の画素に書き
込まれる駆動方法を用いることにより、補助容量Ｃｓの
値が表示用データ保持率９９％未満となるような値をと
る場合の画素回路構成、また完全に除去した場合の画素
回路構成において、開口率の向上だけではなく高表示用
データ保持率の実現、及び画素回路規模の縮小（画素サ
イズの縮小）による歩留り向上、高精細化が可能であ
る。

【００３０】以上のように各画素に対して１フレーム期
間に複数回の書き込みを行うには画素内のアクティブ素
子（トランジスタＴＲ）の駆動能力が大きいことが望ま
しく、キャリア移動度μが少なくとも５cm²/V・sec以上
の素子、例えば多結晶シリコンＴＦＴ等を用いることが
望ましい。

【００３１】ここで表示用データ保持率の９９％という
数字の根拠は、従来の駆動法では自然画表示の実用レベ
ルに相当する６４階調の表示用データを１フレーム期間
にわたって安定して表示するにはマージンを含めて９９
％以上のデータ保持率を必要としていたことによる。

【００３２】なお以上の説明では、原信号がＴＶ信号の
ようなインタレス信号を隣接する２水平ライン（走査線
とも呼称）に書き込むノンインタレス走査であったが、
回路構成をこれに限定するものではなく原信号がインタ
レス信号であり、１フレーム期間内に２フィールド映像
信号分を表示する場合においても、適用できることは勿
論のことである。しかし、この場合、周辺回路の構成が
複雑化、或いはメモリの容量が増加するのは当然の事で
ある。またカラーフィルタを用いた２色以上の空間的加
法混色の場合は、回路構成が色の数に応じて増加するこ
とは言うまでもない。

【００３３】［実施例２］次にフィールド順次走査方式
におけるカラー化の第１の実施例について説明する。

【００３４】画素回路構成としては、例えば図１１にお
ける構成で補助容量Ｃｓの値が表示用データ保持率が９
９％未満となるような値をとる構成、もしくは補助容量
Ｃｓを完全に除去した構成とする。駆動回路の基本構成
例は図４（ｘ×ｙマトリクスの場合）に示す。フィール
ドメモリＡ１２、Ｂ１３の内部を１フレーム期間分の赤
画面表示用データ、緑画面表示用データ、青画面表示用
データを各々記憶するブロック１８〜２３に分け、また
タイミングコントロール部１４に赤、緑、青画面用表示
用データをそれぞれ読み出すタイミング信号を生成する
機能をもった構成とする。

【００３５】次に動作について説明する。フィールド順
次表示用データをＡ／Ｄコンバータ１１（表示用データ
がフィールド順次表示用ＲＧＢ信号の場合は１個のＡ／
Ｄコンバータからなり、一般のＲＧＢ信号の場合は３個
のＡ／Ｄコンバータからなる）に入力し、フィールドメ
モリに記憶するためにアナログ信号からデジタル信号に
変換後、変換された信号をフィールドメモリＡ１２で１
フレーム期間分の赤、緑、青画面表示用データそれぞれ
１８、１９、２０で記憶する。これと同時に１フレーム
前の赤、緑、青画面表示用データを２１、２２、２３に
それぞれ１フレーム期間分を既に記憶しているフィール
ドメモリＢ１３より、この記憶されているデータをタイ
ミングコントロール部１４で生成された読み出し信号に
より１フレーム期間（１６．６７［ｍｓｅｃ］）内に１
フレーム期間分の赤、緑、青画面表示用データを一定の
順序でｎ回シリアルに読み出す。即ち図５に示すように
赤、緑、青画面表示用データ３つで１セットとし１フレ
ーム期間内にｎセットの読み出しを行うことになる（表
示用データ読み出し順序はいかなる順序でも良い）。次
にＤ／Ａコンバータ１５にてフィールドメモリＢ１３か
ら読み出された表示用データをデジタル信号からアナロ
グ信号に変換後、次に極性反転回路１６にてタイミング
コントロール部１４で生成された極性反転信号により表
示用データの極性を反転（１Ｈライン反転、１フィール
ド反転もしくはフィールド＋１Ｈライン反転等）を行っ
た後、データドライバ２に入力し、これをデータドライ
バ２においてサンプリングしデータ信号線に出力するこ
とで、所定の各画素に書き込む。

【００３６】このときの書き込みのタイミングは、図５
に示すようにフィールドメモリＢからのｎ回の１フレー
ム期間分の表示用データ読み出しと合わせたタイミング
（１６．６７／ｎ［ｍｓｅｃ］以内でｙ本分の走査信号
を出力できるようなタイミング）で走査ドライバを動作
させ、それぞれの走査信号のパルス幅内でｘ個（１水平
ライン画素数）の表示用データのサンプリング、及び書
き込みを行えるような周波数でデータドライバ２も動作
させる。

【００３７】以上の動作を行うことで、色の時間的混色
の周期が高速となり人間の視覚感度に対し異和感を感じ
ず、特願平３−７７９８３（特開平４−３１０９２５）
で表示用データの保持率を高めるために提案された図１
４、図１５に示す複雑な画素回路構成とせずとも、高開
口率が得られる１トランジスタ構成で、高表示用データ
保持率の実現及び画素回路規模の縮小（画素サイズの縮
小）による歩留り向上、高精細化が可能である。

【００３８】［実施例３］次に同じフィールド順次走査
方式におけるカラー化の第２の実施例について説明す
る。

【００３９】画素回路構成及び駆動回路構成は実施例２
と同様とする。動作については、図４におけるタイミン
グコントロール１４で生成される読み出し信号のタイミ
ングを変化させることで、例えば図６に示すように１フ
レーム期間を３等分し、最初の１／３の期間内でｎ回、
赤画面表示用データを、次の１／３の期間内でｎ回、緑
画面表示用データを、最後の１／３の期間内でｎ回、青
画面表示用データを読み出し、所定の画素に書き込む
（これに限らず、他のいかなる表示用データの組み合わ
せでもかまわない）。以上の回路構成及び駆動方法によ
り、高開口率の得られる１トランジスタ構成で、高表示
用データ保持率の実現及び画素回路規模の縮小（画素サ
イズの縮小）による歩留り向上、高精細化が可能であ
る。

【００４０】［実施例４］また図７に示すシステム構成
例、これに対応した図８のタイミングチャートにおいて
動作させることでも１垂直走査期間内で、各々の画素に
対応した表示用データをｎ回所定の画素に書き込むこと
ができる。

【００４１】まず構成について説明する。図７（ｘ×ｙ
マトリクスの場合）において１４はタイミングコントロ
ール、２４は走査ドライバ１、２５は走査ドライバ２
（走査ドライバは水平走査本数の数だけあるものとす
る。この場合だとｙ個の走査ドライバが必要。）とし、
それぞれの走査ドライバにはｎ本の走査信号線が、デー
タドライバ２にはｘ本のデータ信号線が接続されてい
る。走査信号線、データ信号線の各交点に図７に示すよ
うな形で画素回路２６を形成する。画素回路においては
データ信号線とサンプリング信号線との交点にｎ個のサ
ンプリング用素子ＴＲＳを接続し、これの出力にそれぞ
れ１対のサンプリング容量Ｃｈ、とアクティブ素子とし
てのＴＲを介して最終的には１つの画素容量Ｃｐに接続
されている。

【００４２】動作について図８に示すタイミングチャー
トを基に説明する。データドライバはタイミングコント
ロール回路１４で生成されるサンプリング信号１のパル
ス幅内に１水平期間分の表示用データをデータ信号線に
出力、順次ｙ本分の表示用データをデータ信号線に出力
する。即ち同図においてＡの期間内で１フィールド分の
表示用データをサンプリングし、出力することになる。
次にサンプリング信号１〜ｙによりＴＲＳを介して、デ
ータ信号線上の表示用データを各水平ライン毎に順次サ
ンプリング容量Ｃｈに書き込み、走査信号線を同図に示
す順序１−１、２−１、・・・ｙ−１、（同図における
Ａの期間）１−２、２−２・・・ｙ−２、（同図におけ
るＢの期間）１−ｎ、２−ｎ、ｙ−ｎ（同図におけるＮ
の期間）となる順序で走査することにより、１フレーム
期間内にｎ回、サンプリング容量Ｃｈから画素容量へ表
示用データを書き込む。

【００４３】以上の動作を行うことでデータドライバ２
のサンプリング回数を１回で済ませることができ、デー
タドライバ２の負担を軽減させつつ表示用データ保持率
を低下させる事なく補助容量Ｃｓを減少、或いは廃止す
ることができる。

【００４４】［実施例５］今までの画素回路構成は例と
して図１１における構成で補助容量Ｃｓの値が表示用デ
ータ保持率が９９％以下となるような値をとる構成、も
しくは補助容量Ｃｓを完全に除去した構成としていた
が、更にアクティブ素子の寄生容量Ｃｇｓ（Ｃｇｄ）に
よる影響を抑制するための画素回路構成例として図９、
図１０に示す。

【００４５】図９において、図１１における画素回路構
成から補助容量Ｃｓを完全に除去し、ＭＯＳＦＥＴであ
るＴＲ２、走査信号線２を追加している。ＴＲ２のドレ
イン、ソース、を画素電極に、ゲートを走査信号線２に
接続した構成とする。尚、Ｃｇｓ１はＴＲ１のゲート、
ソース間の寄生容量、Ｃｇｓ２はＴＲ２のゲート、ソー
ス間、Ｃｇｄ２はゲート、ドレイン間の寄生容量であ
り、ＴＲ２は「Ｃｇｓ２＋Ｃｇｄ２＝Ｃｇｓ１」となる
トランジスタサイズである。

【００４６】走査信号線１には各々の画素に対応した通
常の走査信号を印加、走査信号線２にはこれとは逆位相
の波形を印加する。こうすることによりＣｇｓ１と画素
容量Ｃｐによって発生する画素電極の電圧シフトとＣｇ
ｓ２、Ｃｇｄ２により発生する画素電極の電圧シフトと
のシフト方向がそれぞれ異なるために相殺しあい、これ
による影響を抑制することができる。

【００４７】図１０においても、図１１における画素回
路構成から補助容量Ｃｓを完全に除去し、ＭＯＳＦＥＴ
であるＴＲ２、走査信号線２を追加する。ＴＲ２をＴＲ
１とでアナログスイッチを形成する相補型の構成とし、
ＴＲ１のゲート、ソース間の寄生容量であるＣｇｓ１
と、ＴＲ２のゲート、ソース間の寄生容量であるＣｇｓ
２との静電容量が等しくなるトランジスタサイズとす
る。

【００４８】走査信号線１には各々の画素に対応した通
常の走査信号を印加、走査信号線２にはこれとは逆位相
の波形を印加することで図９に示す画素回路と同様の効
果を得ることができる。

【００４９】

【発明の効果】従来、補助容量Ｃｓはコモン電極または
前段の走査信号線に接続されていたが、本発明ではこれ
を廃止することが可能となることから構造が容易となり
開口率が向上する。また上記補助容量Ｃｓを廃止するに
は至らないまでも補助容量Ｃｓの値を小さくすることに
より開口率を向上することができる。さらに表示用デー
タ保持率の改善も可能となる。フィールド順次走査方式
を行う場合においても、図１４、及び図１５に示される
ような複雑な回路構成を必要としないために画素回路規
膜の縮小（画素サイズの縮小）が図られ、歩留り向上及
び高精細化が可能となる。

【００５０】更に述べるなら、補助容量Ｃｓを低くした
場合のみならず、データドライバ中のサンプリング回
路、ホールド回路等や画素部の各種回路を形成するトラ
ンジスタのＯＦＦ電流が大きい場合、或いは所謂サンプ
リングコンデンサ、データホールドコンデンサ、他のコ
ンデンサの並列抵抗成分が小さい場合に発生するデータ
変動を抑えることができる。

【００５１】更に、アクティブ素子としてＴＦＴ（薄膜
トランジスタ）を用いている場合、これのゲート−ソー
ス間あるいはドレイン間の寄生容量Ｃｇｄ、Ｃｇｓと画
素容量との容量分割によって発生する画素電極の電圧シ
フトを相殺することにより、これに起因するフリッカー
等を抑制することができる。

【図面の簡単な説明】

【図１】本発明の駆動方法における走査ドライバの出力
波形及び表示電圧を示す図である。

【図２】本発明の一実施例を説明する為のブロック図で
ある。

【図３】本発明を実施した場合の表示用データ保持率の
グラフである。

【図４】本発明をフィールド順次走査方式で実施した場
合の一実施例のブロック図である。

【図５】本発明をフィールド順次走査方式で実施した場
合のタイミングチャート例である。

【図６】本発明をフィールド順次走査方式で実施した場
合の他のタイミングチャート例である。

【図７】本発明の他の実施例を説明する為のブロック図
である。

【図８】図７の動作を説明するためのタイミングチャー
トである。

【図９】本発明の画素回路構成の他の例を説明する図で
ある。

【図１０】本発明の他の画素回路構成例を説明する図で
ある。

【図１１】従来の画素回路構成を説明する図である。

【図１２】従来の画素回路の要部の構造を説明する図で
ある。

【図１３】従来の画素回路の動作を説明するための図で
ある。

【図１４】従来の画素回路構成の他の例を説明するため
の図である。

【図１５】従来の画素回路構成の更に他の例を説明する
ための図である。

【図１６】従来のフィールド順次走査方式を説明するタ
イミングチャートである。

【図１７】従来のフィールド順次走査方式の他の例を説
明するタイミングチャートである。

【図１８】補助容量Ｃｓが有る場合と無い場合との表示
用データ保持率の説明図である。

【図１９】従来の駆動方法における走査ドライバの出力
波形を示す図である。

【符号の説明】

１７表示用画素アレイ（ｘ×ｙマトリクス）Ｃｓ補助容量

フロントページの続き (72)発明者米田裕大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内 (72)発明者山元良高大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内

Claims

【特許請求の範囲】

【請求項１】行方向（水平方向）及び列方向（垂直方
向）にマトリクス状に表示用の画素部を有し、該画素部
に表示用データ保持用の補助容量をもつ画像表示装置に
おいて、前記補助容量の値が表示用データの１フレーム
における保持率が９９％未満となるような値を取ること
を特徴とする画像表示装置。
【請求項２】行方向（水平方向）及び列方向（垂直方
向）にマトリクス状に表示用の画素部を有し、該画素部
に表示用データ保持用の補助容量を有さないことを特徴
とする画像表示装置。
【請求項３】行方向（水平方向）及び列方向（垂直方
向）にマトリクス状に表示用の画素部を有する画像表示
装置において、１フレーム期間内で該同一画素部に、複
数回の同一表示用データを書き込むことを特徴とする請
求項１又は２のいずれかに記載の画像表示装置の駆動方
法。
【請求項４】画像表示装置がアクティブマトリクス方
式で駆動され、画素のスイッチング機能をなすアクティ
ブ素子に、アクティブ素子の１／２の大きさのソース、
ドレイン間を直結したＭＯＳＦＥＴを画素電極に接続す
る構成とし、上記アクティブ素子に対応する走査信号と
は逆位相となる走査信号をＭＯＳＦＥＴに印加すること
を特徴とする画像表示装置。
【請求項５】画像表示装置がアクティブマトリクス方
式で駆動され、画素のスイッチング機能をなすアクティ
ブ素子を、ＣＭＯＳアナログスイッチで構成し、上記Ｃ
ＭＯＳアナログスイッチを構成する２つのＭＯＳＦＥＴ
にお互いが逆位相となる走査信号を印加することを特徴
とする画像表示装置。
【請求項６】画像表示装置が液晶表示装置である請求
項１〜５のいずれかに記載の画像表示装置。
【請求項７】アクティブ素子がキャリア移動度μがμ
≧５cm²/V・secなる素子であることを特徴とする請求項
１〜６のいずれかに記載の画像表示装置。