JPH0719935B2 - オプトエレクトロニック半導体装置の製造方法 - Google Patents
オプトエレクトロニック半導体装置の製造方法Info
- Publication number
- JPH0719935B2 JPH0719935B2 JP4334229A JP33422992A JPH0719935B2 JP H0719935 B2 JPH0719935 B2 JP H0719935B2 JP 4334229 A JP4334229 A JP 4334229A JP 33422992 A JP33422992 A JP 33422992A JP H0719935 B2 JPH0719935 B2 JP H0719935B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plasma
- gas mixture
- inp
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/246—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group III-V materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【技術分野】本発明は、表面に隣接するGaAsの上層およ
びInP からなる下層を有する半導体基体上にエピタキシ
アル的に成長させた多数の半導体材料層から形成した半
導体本体の上記表面に、エッチング マスクを設け、し
かる後に上記上層および上記下層をSiCl4 およびArから
なるガス混合物中において発生させたプラズマ中で局部
的に腐食除去するオプトエレクトロニック半導体装置の
製造方法に関する。
びInP からなる下層を有する半導体基体上にエピタキシ
アル的に成長させた多数の半導体材料層から形成した半
導体本体の上記表面に、エッチング マスクを設け、し
かる後に上記上層および上記下層をSiCl4 およびArから
なるガス混合物中において発生させたプラズマ中で局部
的に腐食除去するオプトエレクトロニック半導体装置の
製造方法に関する。
【０００２】
【背景技術】上記オプトエレクトロニック半導体装置と
しては、例えばダイオードレーザーがある。この場合、
例えば厚さ約１μｍの（Alx Ga1-x ) y In1-y P のInP
からなる層を、厚さ約0.3 μｍのGaAsの上層の下に存在
させている。さらに、このInP 層の下に、厚さ約0.1 μ
ｍのGa0.5In0.5P の層（活性層と称する）および厚さ約
１μｍの（Alx Ga1-x ) y In1-y P の層を存在させてい
る。約3.65の屈折率を有する活性層を約3.44の低い屈折
率を有する２つの層間に存在させている（0.5＜ｘ＜0.8
および0.4 ＜ｙ＜0.6 の場合）。活性層において発生
させた約670 ｎｍの波長を有する光をかかる層パッケー
ジの活性層に制限している。GaAsの上層は、実際問題と
して多量にドープし、電極を設けている。上層およびIn
P 含有の下層を局部的に腐食除去して隆起部をこれらの
層に形成している。上層には電極を設けている。操作
中、電流をこの電極を介して層に通し、光を隆起部のす
ぐ下に位置している活性層の部分で発生させている。隆
起部は、レーザーの場合、上層および下層に形成する。
また、この目的のために設計された層構造は導波管とし
て用いることができる。この場合、エッチングは、しば
しば、隆起部が活性層の下に位置する層に延びるまで、
継続している。次いで、活性層に案内した光を、レーザ
ーダイオードの場合、活性層に制限している。
しては、例えばダイオードレーザーがある。この場合、
例えば厚さ約１μｍの（Alx Ga1-x ) y In1-y P のInP
からなる層を、厚さ約0.3 μｍのGaAsの上層の下に存在
させている。さらに、このInP 層の下に、厚さ約0.1 μ
ｍのGa0.5In0.5P の層（活性層と称する）および厚さ約
１μｍの（Alx Ga1-x ) y In1-y P の層を存在させてい
る。約3.65の屈折率を有する活性層を約3.44の低い屈折
率を有する２つの層間に存在させている（0.5＜ｘ＜0.8
および0.4 ＜ｙ＜0.6 の場合）。活性層において発生
させた約670 ｎｍの波長を有する光をかかる層パッケー
ジの活性層に制限している。GaAsの上層は、実際問題と
して多量にドープし、電極を設けている。上層およびIn
P 含有の下層を局部的に腐食除去して隆起部をこれらの
層に形成している。上層には電極を設けている。操作
中、電流をこの電極を介して層に通し、光を隆起部のす
ぐ下に位置している活性層の部分で発生させている。隆
起部は、レーザーの場合、上層および下層に形成する。
また、この目的のために設計された層構造は導波管とし
て用いることができる。この場合、エッチングは、しば
しば、隆起部が活性層の下に位置する層に延びるまで、
継続している。次いで、活性層に案内した光を、レーザ
ーダイオードの場合、活性層に制限している。
【０００３】Ｍ．Ｂ．スターンおよびＰ．Ｆ．リヤ氏
（題目：SiCl4 を用いるGaAsおよびInP の反応腐食）
「J.Vac.Sci.Technol.」Ｂ１（４）、1053〜1055、1983
年10〜12月には、NiCrのエッチング マスクをGaAs層お
よびInP 層の表面に設け、しかる後にこれらの層をSiCl
4 およびArを含むガス混合物中において発生させたプラ
ズマ中で腐食する方法が記載されている。Arをガス混合
物に加えることはプラズマから腐食すべき表面に材料が
再堆積するのを抑制する。さらに、Arを加えることは比
較的に急勾配の縁を有する腐食隆起部を形成する。
（題目：SiCl4 を用いるGaAsおよびInP の反応腐食）
「J.Vac.Sci.Technol.」Ｂ１（４）、1053〜1055、1983
年10〜12月には、NiCrのエッチング マスクをGaAs層お
よびInP 層の表面に設け、しかる後にこれらの層をSiCl
4 およびArを含むガス混合物中において発生させたプラ
ズマ中で腐食する方法が記載されている。Arをガス混合
物に加えることはプラズマから腐食すべき表面に材料が
再堆積するのを抑制する。さらに、Arを加えることは比
較的に急勾配の縁を有する腐食隆起部を形成する。
【０００４】本発明では、上述する隆起部をGaAsの上層
およびInP を含む下層に形成する場合、実際問題とし
て、既知のエッチング プロセスでは満足できないこと
を確かめた。特に、InP を含む層のエッチング中、極め
て粗い表面がこの層に形成した隆起部それ自体と同じ高
さに位置する頂部および溝に生ずる。また、層に形成し
た隆起部の壁が粗くなる。上述する所望の光制限(light
confinement) を示すオプトエレクトロニック半導体装
置は上述する既知の方法では実現することはできない。
およびInP を含む下層に形成する場合、実際問題とし
て、既知のエッチング プロセスでは満足できないこと
を確かめた。特に、InP を含む層のエッチング中、極め
て粗い表面がこの層に形成した隆起部それ自体と同じ高
さに位置する頂部および溝に生ずる。また、層に形成し
た隆起部の壁が粗くなる。上述する所望の光制限(light
confinement) を示すオプトエレクトロニック半導体装
置は上述する既知の方法では実現することはできない。
【０００５】
【発明の開示】本発明の目的は、特に上述する欠点を除
去する方法を提供することである。この目的を達成する
ために、本発明はプラズマを発生するガス混合物に、CH
4 を添加することに特徴を有している。平坦な表面が、
この手段のために、両層のエッチング中に、特にInP か
らなる層のエッチング中に生ずることを確かめた。ま
た、層に形成した隆起部の壁はなめらかで、かつ急勾配
である。この手段の結果として、上述する所望の光制限
を示すオプトエレクトロニック装置が得られる。InP か
らなる腐食層の表面の粗さは、既知の方法を用いる場合
に、InP 沈澱物により生ずるものと思われている。これ
らの沈澱物はInP からなる層のエッチング中に後方に定
着し、この層のエッチング中に極めて小さいスケールの
マスクとして作用するものと思われる。CH4 をガス混合
物に加えることは、インジウム沈澱物を腐食除去するプ
ラズマに水素ラジカルを形成するようにする。
去する方法を提供することである。この目的を達成する
ために、本発明はプラズマを発生するガス混合物に、CH
4 を添加することに特徴を有している。平坦な表面が、
この手段のために、両層のエッチング中に、特にInP か
らなる層のエッチング中に生ずることを確かめた。ま
た、層に形成した隆起部の壁はなめらかで、かつ急勾配
である。この手段の結果として、上述する所望の光制限
を示すオプトエレクトロニック装置が得られる。InP か
らなる腐食層の表面の粗さは、既知の方法を用いる場合
に、InP 沈澱物により生ずるものと思われている。これ
らの沈澱物はInP からなる層のエッチング中に後方に定
着し、この層のエッチング中に極めて小さいスケールの
マスクとして作用するものと思われる。CH4 をガス混合
物に加えることは、インジウム沈澱物を腐食除去するプ
ラズマに水素ラジカルを形成するようにする。
【０００６】特に、平坦な表面は、本発明により、InP
からなる層を（Alx Ga1-x ) y In1- y P (0.5＜ｘ＜0.8
および0.4 ＜ｙ＜0.6 ）の層により形成する場合に得ら
れる。この事は、特に10〜40容量％のCH4 をプラズマを
発生するガス混合物に加える場合に達成される。10容量
％以下のCH4 をプラズマに加える場合には、幾分粗い腐
食表面が生ずるが、これに対して40容量％以上のCH4 を
ガス混合物に加える場合には、表面に有機材料の望まし
くない堆積が生ずる。この有機材料は非制御手段におい
てエッチング プロセスを局部的に抑制する。
からなる層を（Alx Ga1-x ) y In1- y P (0.5＜ｘ＜0.8
および0.4 ＜ｙ＜0.6 ）の層により形成する場合に得ら
れる。この事は、特に10〜40容量％のCH4 をプラズマを
発生するガス混合物に加える場合に達成される。10容量
％以下のCH4 をプラズマに加える場合には、幾分粗い腐
食表面が生ずるが、これに対して40容量％以上のCH4 を
ガス混合物に加える場合には、表面に有機材料の望まし
くない堆積が生ずる。この有機材料は非制御手段におい
てエッチング プロセスを局部的に抑制する。
【０００７】
【実施例】次に、本発明を添付図面に基づいて、例を示
して説明する。図１〜３はオプトエレクトロニック半導
体装置、この場合ダイオード レーザーを製造する数段
階における構造の断面を示しており、半導体本体２はそ
の表面１に隣接するGaAsの上層４およびInP を含む下層
５を有する、半導体基体３上にエピタキシアル的に成長
した多数の半導体材料層４，５，６および７から構成
し、上記表面１にはフォトレジスのエッチング マスク
８を普通の手段で設ける。
して説明する。図１〜３はオプトエレクトロニック半導
体装置、この場合ダイオード レーザーを製造する数段
階における構造の断面を示しており、半導体本体２はそ
の表面１に隣接するGaAsの上層４およびInP を含む下層
５を有する、半導体基体３上にエピタキシアル的に成長
した多数の半導体材料層４，５，６および７から構成
し、上記表面１にはフォトレジスのエッチング マスク
８を普通の手段で設ける。
【０００８】1019Zn原子／ccのｐ−型ドープ剤を有し、
かつ約0.3 μｍ厚さを有するGaAs上層の下に、例えば約
３・1017原子／ccのｐ−型ドープ剤を有し、かつ約１μ
ｍ厚さを有する（Alx Ga1-x ) y In1-y P のInP からな
る層５を設ける。このInP 含有層５の下に、活性層と称
するGa0.5In0.5P の約0.1 μｍの厚さの非ドープ層６、
および（Alx Ga1-x ) y In1-y P の約１μｍ厚さのｎ−
型ドープ層７を存在させる。これらの層はｎ−型ドープ
GaAsの基体３上に、MOVPE プロセスにより普通のように
してエピタキシアル的に成長させる。
かつ約0.3 μｍ厚さを有するGaAs上層の下に、例えば約
３・1017原子／ccのｐ−型ドープ剤を有し、かつ約１μ
ｍ厚さを有する（Alx Ga1-x ) y In1-y P のInP からな
る層５を設ける。このInP 含有層５の下に、活性層と称
するGa0.5In0.5P の約0.1 μｍの厚さの非ドープ層６、
および（Alx Ga1-x ) y In1-y P の約１μｍ厚さのｎ−
型ドープ層７を存在させる。これらの層はｎ−型ドープ
GaAsの基体３上に、MOVPE プロセスにより普通のように
してエピタキシアル的に成長させる。
【０００９】約3.6 の屈折率を有する活性層６は約3.3
の低い屈折率（0.5 ＜ｘ＜0.8 および0.4 ＜ｙ＜0.6 の
場合）を有する層５と層７との間に存在させる。活性層
において発生する約650 ｎｍの波長を有する光を活性層
６において垂直方向に制限する。
の低い屈折率（0.5 ＜ｘ＜0.8 および0.4 ＜ｙ＜0.6 の
場合）を有する層５と層７との間に存在させる。活性層
において発生する約650 ｎｍの波長を有する光を活性層
６において垂直方向に制限する。
【００１０】上層４およびInP からなる下層５を局部的
に腐食除去して、隆起部９を上層４および下層５に形成
する。エッチング マスク８を除去した後、多量にドー
プしたGaAs上層４に白金電極11を普通のようにして設け
る。この操作中、電流を層に電極11を介して通して、光
を隆起部９のすぐ下に存在する活性層６の部分に発生さ
せる。
に腐食除去して、隆起部９を上層４および下層５に形成
する。エッチング マスク８を除去した後、多量にドー
プしたGaAs上層４に白金電極11を普通のようにして設け
る。この操作中、電流を層に電極11を介して通して、光
を隆起部９のすぐ下に存在する活性層６の部分に発生さ
せる。
【００１１】上層４および下層５のエッチングは、本発
明においてCH4 を添加するSiCl4 およびArを含むガス混
合物において発生させたプラズマ中で行う。CH4 の添加
は層４および５のエッチング中、特にInP からなる層５
のエッチング中、平坦な面が形成することを確かめた。
また、層４および５に形成した隆起部９の壁10もなめら
かで、かつ急勾配になる。この壁10は、半導体本体２を
エッチング中、水−冷却支持体に配置する場合に、最初
の表面１に対して70〜80°の角度を有している。しかし
ながら、半導体本体２はエッチング中100 〜150 ℃の範
囲の温度に加熱するのが好ましい。この場合、隆起部９
の壁10は最初の表面１に対してほぼ90°の角度を有して
いる。
明においてCH4 を添加するSiCl4 およびArを含むガス混
合物において発生させたプラズマ中で行う。CH4 の添加
は層４および５のエッチング中、特にInP からなる層５
のエッチング中、平坦な面が形成することを確かめた。
また、層４および５に形成した隆起部９の壁10もなめら
かで、かつ急勾配になる。この壁10は、半導体本体２を
エッチング中、水−冷却支持体に配置する場合に、最初
の表面１に対して70〜80°の角度を有している。しかし
ながら、半導体本体２はエッチング中100 〜150 ℃の範
囲の温度に加熱するのが好ましい。この場合、隆起部９
の壁10は最初の表面１に対してほぼ90°の角度を有して
いる。
【００１２】プラズマを形成するガス混合物にCH4 を加
えることによって、上述する所望の光制限を示すオプト
エレクトロニック装置を作ることができる。InP からな
る腐食層５の表面の粗さは、InP からなる層５のエッチ
ング中、後方に残留するIn沈殿物によって生ずるものと
思われる。これらの沈殿物はこの層５のエッチング中、
極めて小さいスケールのマスクとして作用する。CH4 の
ガス混合物への添加はインジウム沈殿物を腐食除去する
プラズマ中に水素ラジカルを形成する。
えることによって、上述する所望の光制限を示すオプト
エレクトロニック装置を作ることができる。InP からな
る腐食層５の表面の粗さは、InP からなる層５のエッチ
ング中、後方に残留するIn沈殿物によって生ずるものと
思われる。これらの沈殿物はこの層５のエッチング中、
極めて小さいスケールのマスクとして作用する。CH4 の
ガス混合物への添加はインジウム沈殿物を腐食除去する
プラズマ中に水素ラジカルを形成する。
【００１３】本発明によりInP からなる層５を（Alx Ga
1-x ) y In1-y P (0.5＜ｘ＜0.8 および0.4 ＜ｙ＜0.6
）の層で形成する場合に、特に平坦な面を得ることが
できる。この事は、10〜40容量％のCH4 をプラズマを発
生するガス混合物に加える場合に、特によく達成するこ
とができる。10容量％より少量のCH4 をプラズマに加え
る場合には、幾分粗い腐食面が得られるが、これに対し
て40容量％より多量のCH 4 をガス混合物に加える場合に
は、表面に有機材料の望ましくない堆積が生ずる。この
有機材料は非制御手段においてエッチングを減速する。
1-x ) y In1-y P (0.5＜ｘ＜0.8 および0.4 ＜ｙ＜0.6
）の層で形成する場合に、特に平坦な面を得ることが
できる。この事は、10〜40容量％のCH4 をプラズマを発
生するガス混合物に加える場合に、特によく達成するこ
とができる。10容量％より少量のCH4 をプラズマに加え
る場合には、幾分粗い腐食面が得られるが、これに対し
て40容量％より多量のCH 4 をガス混合物に加える場合に
は、表面に有機材料の望ましくない堆積が生ずる。この
有機材料は非制御手段においてエッチングを減速する。
【００１４】実施例 1019Zn原子／ccのｐ−型ドープ剤を含む厚さ約0.3 μｍ
のGaAs上層および約10 17原子／ccのｐ−型ドープ剤を含
む厚さ約１μｍの（Alx Ga1-x ) y In1-y P （ｘ＝0.6
およびｙ＝0.5 ）を含む上述する半導体本体を、28容量
％のSiCl4 、22容量％のCH4 および50容量％のArを含有
するガス混合物において発生させたプラズマ中で腐食し
た。プラズマを約７cmの相互間隔で配列し、かつ約200
cm2 の表面積を有する２個の平行プレート間に発生させ
た。このプラズマは13.57 MHz の周波数の電流を供給す
る電源により発生させた。エッチング中、100 Ｗのエネ
ルギーをプラズマ中に放散した。半導体本体を一方のプ
レート上の石英板上に配置した。この石英板はエッチン
グ水で冷却した。他方のプレートは黒鉛から作った。通
常のフォトレジスから作った幅1.5 μｍのストリップ形
成のマスクを上層に設けた。エッチングを、約１μｍの
高さの隆起部が形成した後に停止した。隆起部は最初の
表面に対して70〜80°の角度の平坦な壁を有していた。
（Alx Ga1-x) y In1-y P 層の腐食面はなめらかであっ
た。
のGaAs上層および約10 17原子／ccのｐ−型ドープ剤を含
む厚さ約１μｍの（Alx Ga1-x ) y In1-y P （ｘ＝0.6
およびｙ＝0.5 ）を含む上述する半導体本体を、28容量
％のSiCl4 、22容量％のCH4 および50容量％のArを含有
するガス混合物において発生させたプラズマ中で腐食し
た。プラズマを約７cmの相互間隔で配列し、かつ約200
cm2 の表面積を有する２個の平行プレート間に発生させ
た。このプラズマは13.57 MHz の周波数の電流を供給す
る電源により発生させた。エッチング中、100 Ｗのエネ
ルギーをプラズマ中に放散した。半導体本体を一方のプ
レート上の石英板上に配置した。この石英板はエッチン
グ水で冷却した。他方のプレートは黒鉛から作った。通
常のフォトレジスから作った幅1.5 μｍのストリップ形
成のマスクを上層に設けた。エッチングを、約１μｍの
高さの隆起部が形成した後に停止した。隆起部は最初の
表面に対して70〜80°の角度の平坦な壁を有していた。
（Alx Ga1-x) y In1-y P 層の腐食面はなめらかであっ
た。
【００１５】半導体本体をエッチング中100 〜150 ℃の
範囲の温度で加熱した場合、隆起部９の壁10は、実際
上、最初の表面１に対して90°であった。同様の良好な
結果を、ｉ容量％のSiCl4 、ｊ容量％のCH4 および100
−ｉ−ｊ容量％のArのガス混合物（ｉ＝25〜30およびｊ
＝20〜25）において発生したプラズマ中で得た。
範囲の温度で加熱した場合、隆起部９の壁10は、実際
上、最初の表面１に対して90°であった。同様の良好な
結果を、ｉ容量％のSiCl4 、ｊ容量％のCH4 および100
−ｉ−ｊ容量％のArのガス混合物（ｉ＝25〜30およびｊ
＝20〜25）において発生したプラズマ中で得た。
【図１】本発明の方法により作ったオプトエレクトロニ
ック半導体装置の最初の製造段階の構造の断面図であ
る。
ック半導体装置の最初の製造段階の構造の断面図であ
る。
【図２】図１に示す構造に隆起部を設けた状態の構造の
断面図である。
断面図である。
【図３】図１に示す構造の最終状態の構造の断面図であ
る。
る。
１ 表面 ２ 半導体本体 ３ 半導体基体 ４ 上層 ５ 下層 ６，７ 層 ８ エッチング マスク ９ 隆起部 10 隆起部９の壁 11 白金電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−58836（ＪＰ，Ａ) 特開 昭59−177919（ＪＰ，Ａ) 米国特許5074955（ＵＳ，Ａ)
Claims (5)
- 【請求項１】 表面に隣接するGaAsの上層およびInP か
らなる下層を有する半導体基体上にエピタキシアル的に
成長させた多数の半導体材料層から形成した半導体本体
の前記表面に、エッチング マスクを設け、しかる後に
前記上層および前記下層をSiCl4 およびArを含むガス混
合物中において発生させたプラズマ中で局部的に腐食除
去するオプトエレクトロニック半導体装置の製造方法に
おいて、CH4 をプラズマを発生するガス混合物に添加す
ることを特徴とするオプトエレクトロニック半導体装置
の製造方法。 - 【請求項２】 InP からなる層を（Alx Ga1-x ) y In
1-y P (0.5＜ｘ＜0.8および0.4 ＜ｙ＜0.6 ）の層から
形成する請求項１記載の方法。 - 【請求項３】 10〜40容量％のCH4 を、プラズマを発生
するガス混合物に添加する請求項２記載の方法。 - 【請求項４】 プラズマを、ｉ容量％のSiCl4 、ｊ容量
％のCH4 および100−ｉ−ｊ容量％のArを含むガス混合
物（ｉ＝25〜30およびｊ＝20〜25）中で発生させる請求
項３記載の方法。 - 【請求項５】 半導体本体をエッチング中100 〜150 ℃
の範囲の温度に加熱する請求項１〜４のいずれか一つの
項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP91203349 | 1991-12-18 | ||
| NL91203349:5 | 1991-12-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243680A JPH05243680A (ja) | 1993-09-21 |
| JPH0719935B2 true JPH0719935B2 (ja) | 1995-03-06 |
Family
ID=8208084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4334229A Expired - Lifetime JPH0719935B2 (ja) | 1991-12-18 | 1992-12-15 | オプトエレクトロニック半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5300452A (ja) |
| EP (1) | EP0547694B1 (ja) |
| JP (1) | JPH0719935B2 (ja) |
| DE (1) | DE69209019T2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE1007661A3 (nl) * | 1993-10-18 | 1995-09-05 | Philips Electronics Nv | Werkwijze ter vervaardiging van een straling-emitterende halfgeleiderdiode. |
| GB2310755A (en) * | 1996-02-28 | 1997-09-03 | Sharp Kk | A method of etching a semiconductor structure |
| JPH09326298A (ja) * | 1996-04-01 | 1997-12-16 | Denso Corp | ドライエッチング方法及びｅｌ素子の製造方法 |
| WO1999025024A1 (en) | 1997-11-10 | 1999-05-20 | Kendall Don L | Quantum ridges and tips |
| US6509619B1 (en) | 1999-09-10 | 2003-01-21 | Starmega Corporation | Strongly textured atomic ridge and dot Mosfets, sensors and filters |
| US6461918B1 (en) | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
| US7132712B2 (en) * | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
| US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US7061066B2 (en) | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
| US7078296B2 (en) | 2002-01-16 | 2006-07-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFETs and methods for making the same |
| KR100859701B1 (ko) * | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
| US7576388B1 (en) * | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US7368777B2 (en) * | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| US7352036B2 (en) * | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| US7265415B2 (en) * | 2004-10-08 | 2007-09-04 | Fairchild Semiconductor Corporation | MOS-gated transistor with reduced miller capacitance |
| AT504998A2 (de) | 2005-04-06 | 2008-09-15 | Fairchild Semiconductor | Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben |
| US7385248B2 (en) * | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
| US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
| US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5074955A (en) | 1987-05-21 | 1991-12-24 | L'etat Francais Represente Par Le Ministre Des Postes, Des Telecommunications Et De L'espace (C.N.E.T.) | Process for the anisotropic etching of a iii-v material and application to the surface treatment for epitaxial growth |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5017511A (en) * | 1989-07-10 | 1991-05-21 | Texas Instruments Incorporated | Method for dry etching vias in integrated circuit layers |
| US5034092A (en) * | 1990-10-09 | 1991-07-23 | Motorola, Inc. | Plasma etching of semiconductor substrates |
-
1992
- 1992-10-27 US US07/966,797 patent/US5300452A/en not_active Expired - Fee Related
- 1992-12-10 EP EP92203865A patent/EP0547694B1/en not_active Expired - Lifetime
- 1992-12-10 DE DE69209019T patent/DE69209019T2/de not_active Expired - Fee Related
- 1992-12-15 JP JP4334229A patent/JPH0719935B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5074955A (en) | 1987-05-21 | 1991-12-24 | L'etat Francais Represente Par Le Ministre Des Postes, Des Telecommunications Et De L'espace (C.N.E.T.) | Process for the anisotropic etching of a iii-v material and application to the surface treatment for epitaxial growth |
Also Published As
| Publication number | Publication date |
|---|---|
| US5300452A (en) | 1994-04-05 |
| JPH05243680A (ja) | 1993-09-21 |
| EP0547694B1 (en) | 1996-03-13 |
| DE69209019D1 (de) | 1996-04-18 |
| EP0547694A1 (en) | 1993-06-23 |
| DE69209019T2 (de) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0719935B2 (ja) | オプトエレクトロニック半導体装置の製造方法 | |
| JP2935415B2 (ja) | 半導体構造 | |
| CN111181005B (zh) | 光通信用掩埋结构高线性dfb激光器芯片及其制备方法 | |
| US8675704B2 (en) | Single ridge N-P-N diode laser | |
| CN106711761A (zh) | 一种dfb半导体激光器制备方法及制得的激光器 | |
| EP0526128B1 (en) | A method for producing a distributed feedback semiconductor laser device | |
| JPH09186400A (ja) | サーフェスエミッション型半導体レーザの製造法 | |
| CN211670427U (zh) | 光通信用掩埋结构高线性dfb激光器芯片 | |
| TW449950B (en) | Buried ridge semiconductor laser with aluminum-free confinement layer | |
| US5723360A (en) | Method of processing an epitaxial wafer of InP or the like | |
| CN118299928A (zh) | 一种半导体激光器及其制备方法 | |
| JP2007019492A (ja) | 単一のステップｍｏｃｖｄによって製造される導波格子を組み込んだ埋め込みヘテロ構造デバイス | |
| JPH01501586A (ja) | 半導体構造およびその製造方法 | |
| US5748659A (en) | Semiconductor laser device | |
| Yoshikawa et al. | Smooth etching of various III/V and II/VI semiconductors by Cl2 reactive ion beam etching | |
| CN105895754A (zh) | 一种InGaAsP材料掩埋波导结构超辐射发光二极管芯片的制作方法 | |
| CN219086444U (zh) | 一种半导体激光器 | |
| TW200528576A (en) | Buried heterostructure device fabricated by single step MOCVD | |
| JP4985411B2 (ja) | 半導体光素子を作製する方法 | |
| JP2007299882A (ja) | 半導体光素子 | |
| KR100759808B1 (ko) | Ｉｉｉ－ｖ 족 반도체 다층구조의 식각 방법 및 이를이용한 수직공진형 표면방출 레이저 제조 방법 | |
| US20050169342A1 (en) | DFB grating with dopant induced refractive index change | |
| CN206412634U (zh) | 一种dfb半导体激光器 | |
| CN1043705C (zh) | 工字型垂直腔面发射激光器 | |
| US5394425A (en) | Method of manufacturing a semiconductor laser device |