JPH07200414A - 記憶内容の解読防止方法及び記憶内容の解読防止用基板 - Google Patents
記憶内容の解読防止方法及び記憶内容の解読防止用基板Info
- Publication number
- JPH07200414A JPH07200414A JP5349622A JP34962293A JPH07200414A JP H07200414 A JPH07200414 A JP H07200414A JP 5349622 A JP5349622 A JP 5349622A JP 34962293 A JP34962293 A JP 34962293A JP H07200414 A JPH07200414 A JP H07200414A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- contents
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】
【目的】 第三者がメモリの内容を解読してその記憶内
容及び関連する集積回路の内容を不正にコピーすること
を防止する。 【構成】 集積回路チップ２０の電源用の導線１６を、
基板１０上の実装領域１２全域にわたって曲折させて形
成する。集積回路チップは、その表側を基板表面に対向
するようにして実装領域にベアチップ実装され、その上
を樹脂などでモールドして保護する。こうして実装され
た集積回路チップは、直接その表側を見ることはでき
ず、また、集積回路チップを基板から剥がそうとすると
その瞬間に電源が遮断され、集積回路チップ内のメモリ
に記憶された内容は消失する。更に、基板の裏側から集
積回路チップに損傷を与えずに基板に穴を開けてメモリ
内容を解析しようとしても、電源用の導線が切断される
ので、この場合にも記憶内容が消失し、メモリ内容の解
読を防止できる。
容及び関連する集積回路の内容を不正にコピーすること
を防止する。 【構成】 集積回路チップ２０の電源用の導線１６を、
基板１０上の実装領域１２全域にわたって曲折させて形
成する。集積回路チップは、その表側を基板表面に対向
するようにして実装領域にベアチップ実装され、その上
を樹脂などでモールドして保護する。こうして実装され
た集積回路チップは、直接その表側を見ることはでき
ず、また、集積回路チップを基板から剥がそうとすると
その瞬間に電源が遮断され、集積回路チップ内のメモリ
に記憶された内容は消失する。更に、基板の裏側から集
積回路チップに損傷を与えずに基板に穴を開けてメモリ
内容を解析しようとしても、電源用の導線が切断される
ので、この場合にも記憶内容が消失し、メモリ内容の解
読を防止できる。
Description
【０００１】
【産業上の利用分野】本発明は、電源を供給することに
よって記憶内容を保持できるメモリや、このようなメモ
リが内蔵されている集積回路のための記憶内容の解読防
止方法及び記憶内容の解読防止用基板に関するものであ
る。
よって記憶内容を保持できるメモリや、このようなメモ
リが内蔵されている集積回路のための記憶内容の解読防
止方法及び記憶内容の解読防止用基板に関するものであ
る。
【０００２】
【従来の技術】ゲーム機器業界などにおいては、従来か
ら、人気の高いゲームに使用されている半導体集積回路
をリバースエンジニアリングによって解析し、同様の機
能を有するものをコピーし、これを低価格で販売して不
当な利益を上げるという行為が横行している。このよう
な行為を防止するために、集積回路チップにＳＲＡＭの
ような電源が供給されている間だけ記憶内容を保持でき
るメモリを付加し、これに出荷時点で何らかの暗号を記
憶させ、その内容を読み込まないと集積回路が動作しな
いというようにして、不正なコピーを防止するという措
置が採られている。このＳＲＡＭは、例えば基板上に設
けられた専用の電池からの電源によって記憶内容を保持
しており、メモリを基板から外すと電源が遮断されて記
憶内容は消滅する。しかしながら、このような方策を講
じても、基板上に実装された集積回路のプラスチックパ
ッケージを溶剤で溶かし、集積回路に電源が供給された
状態を維持しながらメモリの記憶内容を解析するという
方法で、最終的に半導体集積回路の内容がコピーされる
ことがある。
ら、人気の高いゲームに使用されている半導体集積回路
をリバースエンジニアリングによって解析し、同様の機
能を有するものをコピーし、これを低価格で販売して不
当な利益を上げるという行為が横行している。このよう
な行為を防止するために、集積回路チップにＳＲＡＭの
ような電源が供給されている間だけ記憶内容を保持でき
るメモリを付加し、これに出荷時点で何らかの暗号を記
憶させ、その内容を読み込まないと集積回路が動作しな
いというようにして、不正なコピーを防止するという措
置が採られている。このＳＲＡＭは、例えば基板上に設
けられた専用の電池からの電源によって記憶内容を保持
しており、メモリを基板から外すと電源が遮断されて記
憶内容は消滅する。しかしながら、このような方策を講
じても、基板上に実装された集積回路のプラスチックパ
ッケージを溶剤で溶かし、集積回路に電源が供給された
状態を維持しながらメモリの記憶内容を解析するという
方法で、最終的に半導体集積回路の内容がコピーされる
ことがある。
【０００３】
【発明が解決しようとする課題】かかる事態を防止する
ために、パッケージングされていない集積回路チップを
チップの表側が基板に対向するようにして直接基板に実
装し、その上から保護のための樹脂で覆う、いわゆるベ
アチップ実装という方法が採られることがある。この方
法だと、基板に実装する際の集積度が向上するだけでな
く、基板に実装されたチップの表側を見ることができな
いため、このままの状態ではメモリ内容の解析はできな
い。そして、チップを基板から外そうとすると、チップ
が基板から放れた時点で必然的にチップに供給される電
源が遮断されて記憶内容は消滅するので、メモリがＳＲ
ＡＭなどの場合は、その内容の解読を防止できる。
ために、パッケージングされていない集積回路チップを
チップの表側が基板に対向するようにして直接基板に実
装し、その上から保護のための樹脂で覆う、いわゆるベ
アチップ実装という方法が採られることがある。この方
法だと、基板に実装する際の集積度が向上するだけでな
く、基板に実装されたチップの表側を見ることができな
いため、このままの状態ではメモリ内容の解析はできな
い。そして、チップを基板から外そうとすると、チップ
が基板から放れた時点で必然的にチップに供給される電
源が遮断されて記憶内容は消滅するので、メモリがＳＲ
ＡＭなどの場合は、その内容の解読を防止できる。
【０００４】しかしながら、ベアチップ実装という方法
を採った場合であっても、チップを損傷させないように
して基板の裏側からドリル等で基板に穴を開け、チップ
に電源が供給された状態を維持したままメモリの表側を
見ることによって内容を読み取ることができる。このよ
うな方法で記憶内容の解析がなされると、やはり完全に
はメモリの記憶内容及びこれに関連する集積回路のコピ
ーを防止することはできない。
を採った場合であっても、チップを損傷させないように
して基板の裏側からドリル等で基板に穴を開け、チップ
に電源が供給された状態を維持したままメモリの表側を
見ることによって内容を読み取ることができる。このよ
うな方法で記憶内容の解析がなされると、やはり完全に
はメモリの記憶内容及びこれに関連する集積回路のコピ
ーを防止することはできない。
【０００５】本発明は上記事情に基づいてなされたもの
であり、第三者がメモリの内容を不正に解読することが
できない記憶内容の解読防止方法及び記憶内容の解読防
止用基板を提供することを目的とするものである。
であり、第三者がメモリの内容を不正に解読することが
できない記憶内容の解読防止方法及び記憶内容の解読防
止用基板を提供することを目的とするものである。
【０００６】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１記載の記憶内容の解読防止方法は、電源
の供給により記憶内容が保持される記憶手段を有する半
導体装置を実装する基板上の実装領域に、前記半導体装
置に電源を供給する導線を、前記実装領域全体にわたっ
て曲折させて配線するとともに、前記半導体装置の表側
を前記基板の表面に対向させて実装することを特徴とす
るものである。
めに、請求項１記載の記憶内容の解読防止方法は、電源
の供給により記憶内容が保持される記憶手段を有する半
導体装置を実装する基板上の実装領域に、前記半導体装
置に電源を供給する導線を、前記実装領域全体にわたっ
て曲折させて配線するとともに、前記半導体装置の表側
を前記基板の表面に対向させて実装することを特徴とす
るものである。
【０００７】上記の課題を解決するために、請求項２記
載の記憶内容の解読防止用基板は、半導体装置の表側を
基板表面に対向させて実装するときに前記半導体装置の
パッドと接続される接点を備え、かつ、前記半導体装置
に電源を供給するための導線を前記半導体装置の実装領
域全体にわたって曲折して配線したことを特徴とするも
のである。
載の記憶内容の解読防止用基板は、半導体装置の表側を
基板表面に対向させて実装するときに前記半導体装置の
パッドと接続される接点を備え、かつ、前記半導体装置
に電源を供給するための導線を前記半導体装置の実装領
域全体にわたって曲折して配線したことを特徴とするも
のである。
【０００８】
【作用】請求項１記載の発明は前記の構成により、半導
体装置の表側が基板に対向して実装されるので、基板の
上から見るだけでは記憶手段の内容を解析することはで
きない。また、基板上で半導体装置を実装する実装領域
全体にわたって電源用の導線を曲折させて配線すること
により、基板の裏側からドリルなどで穴を開けた場合に
電源用の導線も必然的に切断される。したがって、半導
体装置に内蔵された記憶手段がＳＲＡＭなどの場合に
は、その瞬間に記憶内容が消滅する。これにより、記憶
内容及びこれに関連する半導体装置の不正な解読を有効
に防止できる。
体装置の表側が基板に対向して実装されるので、基板の
上から見るだけでは記憶手段の内容を解析することはで
きない。また、基板上で半導体装置を実装する実装領域
全体にわたって電源用の導線を曲折させて配線すること
により、基板の裏側からドリルなどで穴を開けた場合に
電源用の導線も必然的に切断される。したがって、半導
体装置に内蔵された記憶手段がＳＲＡＭなどの場合に
は、その瞬間に記憶内容が消滅する。これにより、記憶
内容及びこれに関連する半導体装置の不正な解読を有効
に防止できる。
【０００９】請求項２記載の発明は前記の構成により、
電源用の導線を曲折させて配線した実装領域にＳＲＡＭ
などの記憶手段をその表側（回路形成面又は外部接続用
領域形成面）が基板面に対向するようにして実装すれ
ば、基板の裏から穴を開けて記憶手段の内容を解読しよ
うとしても、基板に穴を開けると同時に電源用の導線が
切断され、記憶手段の記憶内容が消失するので、記憶内
容及びそれに関連する半導体装置の不正な解読を有効に
防止することができる。
電源用の導線を曲折させて配線した実装領域にＳＲＡＭ
などの記憶手段をその表側（回路形成面又は外部接続用
領域形成面）が基板面に対向するようにして実装すれ
ば、基板の裏から穴を開けて記憶手段の内容を解読しよ
うとしても、基板に穴を開けると同時に電源用の導線が
切断され、記憶手段の記憶内容が消失するので、記憶内
容及びそれに関連する半導体装置の不正な解読を有効に
防止することができる。
【００１０】
【実施例】以下に図面を参照して本発明の一実施例につ
いて説明する。図１は集積回路チップ用の配線が形成さ
れた基板の一例の平面図、図２は基板に集積回路チップ
を実装する様子を示した斜視図である。
いて説明する。図１は集積回路チップ用の配線が形成さ
れた基板の一例の平面図、図２は基板に集積回路チップ
を実装する様子を示した斜視図である。
【００１１】図１の基板１０上に破線で示した実装領域
１２には、図２に示した半導体装置である集積回路チッ
プ２０が、この基板に表側を対向するようにしてベアチ
ップ実装される。実装領域１２の内側の周縁部には、集
積回路チップ２０のパッドとバンプを介して接続される
（いわゆるバンプ実装）接点が多数形成されている。ま
た、それぞれの接点には、集積回路チップを外部の回路
と接続するために形成された配線が図示したように接続
されている。なお、集積回路チップ２０は、記憶手段と
してＳＲＡＭを内蔵しているものとして説明する。
１２には、図２に示した半導体装置である集積回路チッ
プ２０が、この基板に表側を対向するようにしてベアチ
ップ実装される。実装領域１２の内側の周縁部には、集
積回路チップ２０のパッドとバンプを介して接続される
（いわゆるバンプ実装）接点が多数形成されている。ま
た、それぞれの接点には、集積回路チップを外部の回路
と接続するために形成された配線が図示したように接続
されている。なお、集積回路チップ２０は、記憶手段と
してＳＲＡＭを内蔵しているものとして説明する。
【００１２】ところで、上記多数の接点のうちの一つの
接点１４は、集積回路チップの電源パッド２２に接続さ
れる接点であり、接点１４に接続された導線１６は電源
用の配線である。導線１６は、基板１０上に設けられた
集積回路チップ２０専用の電池（図示せず）に接続され
ている。又、この導線１６は、他の導線とは異なり、実
装領域１２の内側において左右を往復するように曲折
し、実装領域のほぼ全体を覆うようにして通過したあ
と、実装領域１２の外側へ接続されるよう形成されてい
る。
接点１４は、集積回路チップの電源パッド２２に接続さ
れる接点であり、接点１４に接続された導線１６は電源
用の配線である。導線１６は、基板１０上に設けられた
集積回路チップ２０専用の電池（図示せず）に接続され
ている。又、この導線１６は、他の導線とは異なり、実
装領域１２の内側において左右を往復するように曲折
し、実装領域のほぼ全体を覆うようにして通過したあ
と、実装領域１２の外側へ接続されるよう形成されてい
る。
【００１３】集積回路２０は、図２に示すように、その
表側が基板表面に対向するように、すなわち下を向くよ
うに実装される。こうして実装されたあとは、その上を
保護のために樹脂などでモールドする。このようにする
と集積回路チップ２０の回路パターンが形成された表側
を見ることはできないので、そのままではＳＲＡＭの記
憶内容を解析することはできない。また、チップ２０の
電源パッド２２は基板に対向する側にあるので、この電
源パッドに外部から電源を接続することはできない。更
に、モールドされた樹脂を溶剤などで溶かしてチップ２
０を基板１０から剥がそうとすると、チップ２０が基板
から剥がされた瞬間に電源パッド２２が接点１４から離
れるので、その時点で電源が遮断されＳＲＡＭの記憶内
容は消失する。したがって、チップ２０を基板１０から
取り外してＳＲＡＭの内容を解析することはできない。
表側が基板表面に対向するように、すなわち下を向くよ
うに実装される。こうして実装されたあとは、その上を
保護のために樹脂などでモールドする。このようにする
と集積回路チップ２０の回路パターンが形成された表側
を見ることはできないので、そのままではＳＲＡＭの記
憶内容を解析することはできない。また、チップ２０の
電源パッド２２は基板に対向する側にあるので、この電
源パッドに外部から電源を接続することはできない。更
に、モールドされた樹脂を溶剤などで溶かしてチップ２
０を基板１０から剥がそうとすると、チップ２０が基板
から剥がされた瞬間に電源パッド２２が接点１４から離
れるので、その時点で電源が遮断されＳＲＡＭの記憶内
容は消失する。したがって、チップ２０を基板１０から
取り外してＳＲＡＭの内容を解析することはできない。
【００１４】ところで従来は、このようにチップ２０を
その表側を基板１０に対向させて実装してあっても、チ
ップに損傷を与えないようにして基板の裏側からドリル
などで基板に穴を開けたり、何らかの方法で基板だけを
破壊することにより、チップに電源が供給された状態を
維持したままＳＲＡＭの記憶内容を解析するという方法
で、違法なコピーが行われることがあった。そこで本実
施例では、図１及び図２に示すように、電源配線となる
導線１６を実装領域１２を覆うよう形成したことによ
り、実装後にチップ２０の表側を見るために基板１０の
裏側からドリルなどで穴を開けた場合、導線１６は必然
的に切断され、したがってＳＲＡＭの記憶内容は消滅す
る。したがって、ＳＲＡＭの記憶内容を解析してチップ
２０を不正にコピーするという行為を有効に防止するこ
とができる。
その表側を基板１０に対向させて実装してあっても、チ
ップに損傷を与えないようにして基板の裏側からドリル
などで基板に穴を開けたり、何らかの方法で基板だけを
破壊することにより、チップに電源が供給された状態を
維持したままＳＲＡＭの記憶内容を解析するという方法
で、違法なコピーが行われることがあった。そこで本実
施例では、図１及び図２に示すように、電源配線となる
導線１６を実装領域１２を覆うよう形成したことによ
り、実装後にチップ２０の表側を見るために基板１０の
裏側からドリルなどで穴を開けた場合、導線１６は必然
的に切断され、したがってＳＲＡＭの記憶内容は消滅す
る。したがって、ＳＲＡＭの記憶内容を解析してチップ
２０を不正にコピーするという行為を有効に防止するこ
とができる。
【００１５】尚、本発明は上記実施例に限定されるもの
ではなく、その要旨の範囲内で種々の変形が可能であ
る。例えば、実装領域１２の内側における電源用の導線
１６の配線の仕方は、図１又は図２に示したようなもの
には限定されず、実装領域全体にわたって曲折させてあ
ればどのようなものでも同様の効果を奏することができ
る。たとえば、電源用の導線１６は渦巻状に形成しても
よい。また、上記実施例ではメモリがＳＲＡＭである場
合について説明したが、本発明は、電源の供給によって
記憶内容が保持されるメモリであればどのようなものに
ついても適用することができる。
ではなく、その要旨の範囲内で種々の変形が可能であ
る。例えば、実装領域１２の内側における電源用の導線
１６の配線の仕方は、図１又は図２に示したようなもの
には限定されず、実装領域全体にわたって曲折させてあ
ればどのようなものでも同様の効果を奏することができ
る。たとえば、電源用の導線１６は渦巻状に形成しても
よい。また、上記実施例ではメモリがＳＲＡＭである場
合について説明したが、本発明は、電源の供給によって
記憶内容が保持されるメモリであればどのようなものに
ついても適用することができる。
【００１６】尚、本実施例では、電源パッド２２と他の
パッド全てが集積回路チップ２０の同一面に形成された
場合についてのみ述べたが、少なくとも電源パッド２２
の形成された面が基板１０に対向して実装されれば、他
のパッドについては他の面に形成されていてもよい。
パッド全てが集積回路チップ２０の同一面に形成された
場合についてのみ述べたが、少なくとも電源パッド２２
の形成された面が基板１０に対向して実装されれば、他
のパッドについては他の面に形成されていてもよい。
【００１７】
【発明の効果】以上説明したように本発明によれば、基
板上の半導体装置の実装領域全体にわたって電源用の導
線を曲折させて形成することにより、半導体装置の表側
を基板表面に対向させてベアチップ実装すると、基板の
裏から基板を破壊したときに、電源用の導線も同時に切
断されて半導体装置への電源の供給が遮断され、半導体
装置内の記憶手段の記憶内容が消滅する。したがって、
半導体装置を解析してその記憶内容又は回路接続等を不
法にコピーする行為を有効に防止することができる記憶
内容の解読防止方法及び記憶内容の解読防止用基板を提
供することができる。
板上の半導体装置の実装領域全体にわたって電源用の導
線を曲折させて形成することにより、半導体装置の表側
を基板表面に対向させてベアチップ実装すると、基板の
裏から基板を破壊したときに、電源用の導線も同時に切
断されて半導体装置への電源の供給が遮断され、半導体
装置内の記憶手段の記憶内容が消滅する。したがって、
半導体装置を解析してその記憶内容又は回路接続等を不
法にコピーする行為を有効に防止することができる記憶
内容の解読防止方法及び記憶内容の解読防止用基板を提
供することができる。
【図１】本発明の一実施例である基板の一部を示した概
略平面図である。
略平面図である。
【図２】本発明の一実施例である基板に集積回路チップ
を実装する仕方を示した概略斜視図である。
を実装する仕方を示した概略斜視図である。
１０ 基板 １２ 実装領域 １４ 接点 １６ 電源用導線 ２０ 集積回路チップ ２２ 電源パッド
Claims (2)
- 【請求項１】 電源の供給により記憶内容が保持される
記憶手段を有する半導体装置を実装する基板上の実装領
域に、前記半導体装置に電源を供給する導線を、前記実
装領域全体にわたって曲折させて配線するとともに、前
記半導体装置の表側を前記基板の表面に対向させて実装
することを特徴とする記憶内容の解読防止方法。 - 【請求項２】 半導体装置の表側を基板表面に対向させ
て実装するときに前記半導体装置のパッドと接続される
接点を備え、かつ、前記半導体装置に電源を供給するた
めの導線を前記半導体装置の実装領域全体にわたって曲
折して配線したことを特徴とする記憶内容の解読防止用
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5349622A JPH07200414A (ja) | 1993-12-28 | 1993-12-28 | 記憶内容の解読防止方法及び記憶内容の解読防止用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5349622A JPH07200414A (ja) | 1993-12-28 | 1993-12-28 | 記憶内容の解読防止方法及び記憶内容の解読防止用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07200414A true JPH07200414A (ja) | 1995-08-04 |
Family
ID=18404987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5349622A Withdrawn JPH07200414A (ja) | 1993-12-28 | 1993-12-28 | 記憶内容の解読防止方法及び記憶内容の解読防止用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07200414A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072328A (en) * | 1997-09-25 | 2000-06-06 | Rohm, Co., Ltd. | IC devices with a built-in circuit for protecting internal information |
| KR100365726B1 (ko) * | 1999-12-23 | 2002-12-26 | 한국전자통신연구원 | 암호프로세서 패키지에서의 물리적인 해킹방지 장치 |
| EP2426616A1 (en) | 2010-09-02 | 2012-03-07 | Canon Kabushiki Kaisha | Semiconductor integrated circuit device |
-
1993
- 1993-12-28 JP JP5349622A patent/JPH07200414A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6072328A (en) * | 1997-09-25 | 2000-06-06 | Rohm, Co., Ltd. | IC devices with a built-in circuit for protecting internal information |
| KR100365726B1 (ko) * | 1999-12-23 | 2002-12-26 | 한국전자통신연구원 | 암호프로세서 패키지에서의 물리적인 해킹방지 장치 |
| EP2426616A1 (en) | 2010-09-02 | 2012-03-07 | Canon Kabushiki Kaisha | Semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5880523A (en) | Anti-tamper integrated circuit | |
| US6483038B2 (en) | Memory card | |
| US20080278217A1 (en) | Protection for circuit boards | |
| US6438825B1 (en) | Method to prevent intrusions into electronic circuitry | |
| CN1200570A (zh) | 用于集成电路的反篡改屏蔽连接线 | |
| CN102257516B (zh) | 用于使电子集成电路外壳免受物理或化学侵入的设备 | |
| US8198142B1 (en) | General purpose ball grid array security cap | |
| US20080251905A1 (en) | Package-on-package secure module having anti-tamper mesh in the substrate of the upper package | |
| CN101258552A (zh) | 用于数据保护的安全方法 | |
| US20120140929A1 (en) | Integrated circuits secure from invasion and methods of manufacturing the same | |
| JPH07200414A (ja) | 記憶内容の解読防止方法及び記憶内容の解読防止用基板 | |
| US20070016963A1 (en) | PIN entry terminal having security system | |
| JP4528593B2 (ja) | 回路基板 | |
| JPH11102324A (ja) | 内部情報保護回路付きｉｃ | |
| US20150050777A1 (en) | Integrated circuit package having surface-mount blocking elements | |
| JP4690561B2 (ja) | 半導体チップ | |
| JP3315768B2 (ja) | 半導体装置 | |
| US7389542B2 (en) | Authentication system having a semiconductor device containing data which are difficult to analyze through illegitimate access, and semiconductor device therefor | |
| KR19980020175A (ko) | 릴(reel)형 인쇄회로기판 | |
| JP4836995B2 (ja) | 集積回路モジュール | |
| JP2006086360A (ja) | 半導体装置及びその製造方法 | |
| JP4181068B2 (ja) | 集積回路モジュール | |
| JP4555426B2 (ja) | 遊技機 | |
| JPH0229736Y2 (ja) | ||
| JP2003006605A (ja) | 電子部品およびその認証装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |