JPH07200495A - 負荷分散型マルチプロセッサ方式に於ける負荷平準化方 式 - Google Patents
負荷分散型マルチプロセッサ方式に於ける負荷平準化方 式Info
- Publication number
- JPH07200495A JPH07200495A JP5336926A JP33692693A JPH07200495A JP H07200495 A JPH07200495 A JP H07200495A JP 5336926 A JP5336926 A JP 5336926A JP 33692693 A JP33692693 A JP 33692693A JP H07200495 A JPH07200495 A JP H07200495A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- communication
- load
- use rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000001174 ascending effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】特定のＣＰＵだけ常に負荷がかかるシステムに
おいて、負荷の上昇によりこのＣＰＵの能力が先に限界
となり、他のＣＰＵに能力の余裕があってもシステムと
しての能力の上限となる事を防ぐ事を目的とする。 【構成】相手ＣＰＵを指定しないでＣＰＵ間通信を実行
する通信と、ＣＰＵ各々で負荷をＣＰＵの空き時間を測
定して使用率を求める手段と、ＣＰＵの使用率の測定結
果をＣＰＵ間の通信を制御する装置へ通知する手段と、
ＣＰＵ各々のＣＰＵの使用率を記憶する手段と、ＣＰＵ
間の通信で着信側のＣＰＵを指定しない通信の時、ＣＰ
Ｕの使用率が複数存在するＣＰＵの中で最も高いＣＰＵ
を除く複数のＣＰＵ対して着信ＣＰＵとして順番に選択
する手段を備えることで負荷分散形マルチプロセッサ方
式に於いて負荷平準化を行う。
おいて、負荷の上昇によりこのＣＰＵの能力が先に限界
となり、他のＣＰＵに能力の余裕があってもシステムと
しての能力の上限となる事を防ぐ事を目的とする。 【構成】相手ＣＰＵを指定しないでＣＰＵ間通信を実行
する通信と、ＣＰＵ各々で負荷をＣＰＵの空き時間を測
定して使用率を求める手段と、ＣＰＵの使用率の測定結
果をＣＰＵ間の通信を制御する装置へ通知する手段と、
ＣＰＵ各々のＣＰＵの使用率を記憶する手段と、ＣＰＵ
間の通信で着信側のＣＰＵを指定しない通信の時、ＣＰ
Ｕの使用率が複数存在するＣＰＵの中で最も高いＣＰＵ
を除く複数のＣＰＵ対して着信ＣＰＵとして順番に選択
する手段を備えることで負荷分散形マルチプロセッサ方
式に於いて負荷平準化を行う。
Description
【０００１】
【産業上の利用分野】複数のプロセッサーを有し、複数
のプロセッサーで負荷分散を図っている装置において、
各プロセッサー間の負荷分散方式に関する。
のプロセッサーで負荷分散を図っている装置において、
各プロセッサー間の負荷分散方式に関する。
【０００２】
【従来の技術】従来のマルチプロセッサーの負荷を平準
化する手段は、プロセッサー間の通信制御装置で着信側
のプロセッサーを決定する際、プロセッサーに個別の番
号を昇順に付与しておき、プロセッサー間の通信の度に
着信側のプロセッサーの番号をプロセッサーの個別の番
号の小さいプロセッサーから大きいプロセッサーへ逐次
更新する方法がある。
化する手段は、プロセッサー間の通信制御装置で着信側
のプロセッサーを決定する際、プロセッサーに個別の番
号を昇順に付与しておき、プロセッサー間の通信の度に
着信側のプロセッサーの番号をプロセッサーの個別の番
号の小さいプロセッサーから大きいプロセッサーへ逐次
更新する方法がある。
【０００３】
【発明が解決しようとする課題】従来のマルチプロセッ
サー方式に装置による負荷の平準化する手段は、着信プ
ロセッサーを指定しないプロセッサー間通信で着信側の
プロセッサーの負荷状態にかかわらずどのプロセッサー
にも同じ通信量を分配するため、コマンド制御や周期プ
ログラムの実行の為、他のプロセッサーよりプロセッサ
ーの使用率が常に高いプロセッサーがある時このプロセ
ッサーのプロセッサー使用率が他のプロセッサーより先
に１００％となり、他のプロセッサーが１００％以下で
も装置全体として処理が出来なくなる問題がある。
サー方式に装置による負荷の平準化する手段は、着信プ
ロセッサーを指定しないプロセッサー間通信で着信側の
プロセッサーの負荷状態にかかわらずどのプロセッサー
にも同じ通信量を分配するため、コマンド制御や周期プ
ログラムの実行の為、他のプロセッサーよりプロセッサ
ーの使用率が常に高いプロセッサーがある時このプロセ
ッサーのプロセッサー使用率が他のプロセッサーより先
に１００％となり、他のプロセッサーが１００％以下で
も装置全体として処理が出来なくなる問題がある。
【０００４】
【課題を解決するための手段】本発明の負荷分散形マル
チプロセッサ方式における負荷平準化方式は、複数のプ
ロセッサーと、各プロセッサー間の通信を実行する為の
バスと、相手プロセッサーを指定してプロセッサー間通
信を実行する通信と、相手プロセッサーを指定しないで
プロセッサー間通信を実行する通信と、プロセッサー各
々で負荷をプロセッサーの空き時間を測定して使用率を
求める手段と、プロセッサーの使用率の測定結果をプロ
セッサー間の通信を制御する装置へ通知する手段と、プ
ロセッサー各々プロセッサーの使用率を記憶する手段
と、プロセッサー間の通信で着信側のプロセッサーを指
定しない通信の時、プロセッサーの使用率が複数存在す
るプロセッサーの中で最も高いプロセッサーを除く複数
のプロセッサー対して着信プロセッサーとして順番に選
択する手段を備える。
チプロセッサ方式における負荷平準化方式は、複数のプ
ロセッサーと、各プロセッサー間の通信を実行する為の
バスと、相手プロセッサーを指定してプロセッサー間通
信を実行する通信と、相手プロセッサーを指定しないで
プロセッサー間通信を実行する通信と、プロセッサー各
々で負荷をプロセッサーの空き時間を測定して使用率を
求める手段と、プロセッサーの使用率の測定結果をプロ
セッサー間の通信を制御する装置へ通知する手段と、プ
ロセッサー各々プロセッサーの使用率を記憶する手段
と、プロセッサー間の通信で着信側のプロセッサーを指
定しない通信の時、プロセッサーの使用率が複数存在す
るプロセッサーの中で最も高いプロセッサーを除く複数
のプロセッサー対して着信プロセッサーとして順番に選
択する手段を備える。
【０００５】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００６】図１は本発明の一実施例のマルチプロセッ
サー方式の構成図である。プロセッサーＡ１からプロセ
ッサーＤ４および信号制御プロセッサーＡ５、Ｂ６は負
荷分散で使用しているプロセッサーであり、これらプロ
セッサーＡ１からＤ４とプロセッサーＡ５，Ｂ６とはバ
ス８、９を介してプロセッサー間通信制御装置７で各プ
ロセッサー間の通信が実行される。なお、プロセッサー
間の通信を制御する機能を各プロセッサーに設ければプ
ロセッサー間通信制御装置７を特に設ける必要はない。
サー方式の構成図である。プロセッサーＡ１からプロセ
ッサーＤ４および信号制御プロセッサーＡ５、Ｂ６は負
荷分散で使用しているプロセッサーであり、これらプロ
セッサーＡ１からＤ４とプロセッサーＡ５，Ｂ６とはバ
ス８、９を介してプロセッサー間通信制御装置７で各プ
ロセッサー間の通信が実行される。なお、プロセッサー
間の通信を制御する機能を各プロセッサーに設ければプ
ロセッサー間通信制御装置７を特に設ける必要はない。
【０００７】図２は、上記実施例の動作を説明するため
の機能ブロック図である。なお、ここでは図１における
プロセッサー１、プロセッサー間通信制御装置７および
信号制御プロセッサー５、７とを図示して説明する。
の機能ブロック図である。なお、ここでは図１における
プロセッサー１、プロセッサー間通信制御装置７および
信号制御プロセッサー５、７とを図示して説明する。
【０００８】プロセッサー１のプロセッサー使用率測定
手段１０は、プロセッサー１の使用率を測定し、その結
果をプロセッサー使用率通知手段１１によりプロセッサ
ー間通信制御装置７のプロセッサー使用率受取手段７１
へ通知する。プロセッサー使用率受取手段７１は受け取
ったデータをプロセッサー使用率記憶手段７２へ送り、
プロセッサー使用率記憶手段７２はそのデータに基づき
記憶されているデータを更新する。図１のプロセッサー
１〜４でも、同様に図２のＣＰＵ使用率測定手段１０で
測定したプロセッサーのプロセッサー使用率をプロセッ
サー使用率通知手段１１を用いてマルチプロセッサー間
通信制御装置７へ通知し、プロセッサー使用率受取手段
７１で受取りプロセッサー使用率記憶手段７２に記憶す
る。信号制御プロセッサー６の着信プロセッサーを指定
しない通信要求手段６１からプロセッサー間通信制御装
置７の着信プロセッサーを指定しない通信受取手段７４
へ着信プロセッサーを指定しない通信が渡され、着信プ
ロセッサー選択手段７３で、プロセッサー使用率記憶手
段７２に記憶されているプロセッサー使用率を基に、プ
ロセッサーの使用率が最も高いプロセッサーを除く複数
のプロセッサー対して着信側のプロセッサーとして順番
に選択し、着信プロセッサーを指定しない通信送信手段
７５からプロセッサー１へ送信し、着信プロセッサーを
指定しない通信受信手段１３で受信する。図３は着信プ
ロセッサー選択の一例であり、図３の３０から３３まで
は着信プロセッサーの使用率を示している。信号制御プ
ロセッサー３４からプロセッサー３０〜３３の何れかに
着信プロセッサーを指定しない通信を行う時、最もプロ
セッサー使用率が高いプロセッサー３０は着信プロセッ
サーの対象外となり、プロセッサー３１〜３３の中から
着信プロセッサーを順番に選択する。
手段１０は、プロセッサー１の使用率を測定し、その結
果をプロセッサー使用率通知手段１１によりプロセッサ
ー間通信制御装置７のプロセッサー使用率受取手段７１
へ通知する。プロセッサー使用率受取手段７１は受け取
ったデータをプロセッサー使用率記憶手段７２へ送り、
プロセッサー使用率記憶手段７２はそのデータに基づき
記憶されているデータを更新する。図１のプロセッサー
１〜４でも、同様に図２のＣＰＵ使用率測定手段１０で
測定したプロセッサーのプロセッサー使用率をプロセッ
サー使用率通知手段１１を用いてマルチプロセッサー間
通信制御装置７へ通知し、プロセッサー使用率受取手段
７１で受取りプロセッサー使用率記憶手段７２に記憶す
る。信号制御プロセッサー６の着信プロセッサーを指定
しない通信要求手段６１からプロセッサー間通信制御装
置７の着信プロセッサーを指定しない通信受取手段７４
へ着信プロセッサーを指定しない通信が渡され、着信プ
ロセッサー選択手段７３で、プロセッサー使用率記憶手
段７２に記憶されているプロセッサー使用率を基に、プ
ロセッサーの使用率が最も高いプロセッサーを除く複数
のプロセッサー対して着信側のプロセッサーとして順番
に選択し、着信プロセッサーを指定しない通信送信手段
７５からプロセッサー１へ送信し、着信プロセッサーを
指定しない通信受信手段１３で受信する。図３は着信プ
ロセッサー選択の一例であり、図３の３０から３３まで
は着信プロセッサーの使用率を示している。信号制御プ
ロセッサー３４からプロセッサー３０〜３３の何れかに
着信プロセッサーを指定しない通信を行う時、最もプロ
セッサー使用率が高いプロセッサー３０は着信プロセッ
サーの対象外となり、プロセッサー３１〜３３の中から
着信プロセッサーを順番に選択する。
【０００９】図４は図３の時の着信プロセッサーの選択
の一例を示した図であり、最もプロセッサー使用率が高
い項番１のプロセッサー０は着信対象外とし、残りの項
番２から項番３のプロセッサー３台で順番に着信プロセ
ッサーとして選択し負荷の平準化を図る。
の一例を示した図であり、最もプロセッサー使用率が高
い項番１のプロセッサー０は着信対象外とし、残りの項
番２から項番３のプロセッサー３台で順番に着信プロセ
ッサーとして選択し負荷の平準化を図る。
【００１０】
【発明の効果】負荷分散型のマルチプロセッサーの装置
においてプロセッサーの使用率が複数存在するプロセッ
サーの中で最も高いプロセッサーを除く複数のプロセッ
サー対して着信プロセッサーとして順番に選択する事に
より負荷の平準化を図れ、マルチプロセッサーの能力全
体を有効活用する事ができる。
においてプロセッサーの使用率が複数存在するプロセッ
サーの中で最も高いプロセッサーを除く複数のプロセッ
サー対して着信プロセッサーとして順番に選択する事に
より負荷の平準化を図れ、マルチプロセッサーの能力全
体を有効活用する事ができる。
【図１】本発明の一実施例の装置構成のブロック図
【図２】本発明の実施例を示す機能ブロック図
【図３】本発明の実施例を示すプロセッサ使用率の図
【図４】図３の実施例におけるプロセッサ選択順番を示
す図
す図
１〜４ 負荷分散のプロセッサー ５，６ 信号制御プロセッサー ７ プロセッサー間通信制御装置 ８，９ バス １０ プロセッサー使用率測定手段 １１ プロセッサー使用率通知手段 １３ 着信プロセッサーを指定しない通信受信手段 ５１ 着信プロセッサーを指定しない通信要求手段 ６１ 着信プロセッサーを指定しない通信要求手段 ７１ プロセッサー使用率受取手段 ７２ プロセッサー使用率記憶手段 ７３ 着信プロセッサー選択手段 ７４ 着信プロセッサーを指定しない通信受付手段 ７５ 着信プロセッサーを指定しない通信送信手段
Claims (1)
- 【請求項１】 複数のプロセッサーと、各プロセッサー
間の通信を実行する為のバスとを有する装置において、
相手プロセッサーを指定してプロセッサー間通信を実行
する通信と、相手プロセッサーを指定しないでプロセッ
サー間通信を実行する通信と、プロセッサー各々で負荷
をプロセッサーの空き時間を測定して使用率を求める手
段と、プロセッサーの使用率の測定結果をプロセッサー
間の通信を制御する装置へ通知する手段と、プロセッサ
ー各々プロセッサーの使用率を記憶する手段と、プロセ
ッサー間の通信で着信側のプロセッサーを指定しない通
信の時、プロセッサーの使用率が複数存在するプロセッ
サーの中で最も高いプロセッサーを除く複数のプロセッ
サー対して着信プロセッサーとして順番に選択する手段
を備えることを特徴とする負荷分散形マルチプロセッサ
方式に於ける負荷平準化方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5336926A JPH07200495A (ja) | 1993-12-28 | 1993-12-28 | 負荷分散型マルチプロセッサ方式に於ける負荷平準化方 式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5336926A JPH07200495A (ja) | 1993-12-28 | 1993-12-28 | 負荷分散型マルチプロセッサ方式に於ける負荷平準化方 式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07200495A true JPH07200495A (ja) | 1995-08-04 |
Family
ID=18303912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5336926A Pending JPH07200495A (ja) | 1993-12-28 | 1993-12-28 | 負荷分散型マルチプロセッサ方式に於ける負荷平準化方 式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07200495A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293852A (ja) * | 2005-04-13 | 2006-10-26 | Hitachi Ltd | 情報処理装置、情報処理装置の制御方法、及びプログラム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04223548A (ja) * | 1990-12-25 | 1992-08-13 | Nippon Telegr & Teleph Corp <Ntt> | 並列処理システムの負荷配分方法 |
-
1993
- 1993-12-28 JP JP5336926A patent/JPH07200495A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04223548A (ja) * | 1990-12-25 | 1992-08-13 | Nippon Telegr & Teleph Corp <Ntt> | 並列処理システムの負荷配分方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006293852A (ja) * | 2005-04-13 | 2006-10-26 | Hitachi Ltd | 情報処理装置、情報処理装置の制御方法、及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2940450B2 (ja) | クラスタ型コンピュータのジョブスケジュール方法及び装置 | |
| US6738839B2 (en) | Method and system for allocating logical paths between a host and a controller in a virtual data storage system | |
| US11876731B2 (en) | System and methods for sharing memory subsystem resources among datacenter applications | |
| JPH04232558A (ja) | マルチプロセッサシステム | |
| US10733022B2 (en) | Method of managing dedicated processing resources, server system and computer program product | |
| KR20140044596A (ko) | 멀티 코어 프로세서를 구비한 컴퓨팅 시스템 및 그것의 로드 밸런싱 방법 | |
| JPS5833586B2 (ja) | 情報処理システム | |
| US20180039520A1 (en) | Methods and Nodes for Scheduling Data Processing | |
| US20160055037A1 (en) | Analysis controller, analysis control method and computer-readable medium | |
| CN107102966B (zh) | 多核处理器芯片、中断控制方法及控制器 | |
| JPH07200495A (ja) | 負荷分散型マルチプロセッサ方式に於ける負荷平準化方 式 | |
| JP2000035954A (ja) | マルチプロセッサおよびそのバス調停方法 | |
| JPH1124949A (ja) | 並列処理制御装置 | |
| JPH0668052A (ja) | ジョブ自動割当機能を有する疎結合マルチプロセッサシステム | |
| KR100717216B1 (ko) | 클러스터 시스템을 제어하는 방법 | |
| US20220182440A1 (en) | Power optimization of microserver loads | |
| CN109964206A (zh) | 用于处理任务的设备和方法 | |
| JPH0855091A (ja) | 分散処理システムおよび分散処理システムにおける負荷分散方法 | |
| JP2825850B2 (ja) | プロセッサ間の自動負荷配分方式 | |
| JPS638833A (ja) | 資源割当て制御方式 | |
| US8365171B2 (en) | I/O agent assignment for jobs using an MPI library | |
| JP2638314B2 (ja) | 仮想記憶システムにおけるスワッピング用外部記憶装置の自動変更方式 | |
| JP2675026B2 (ja) | 計算機システムにおけるファイルの実行方法 | |
| JPH08241290A (ja) | 分散リアルタイムスケジュール方法及びスケジューラ | |
| CN121050844A (zh) | 任务处理方法、装置、电子设备和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980414 |