JPH0720069B2 - 可変信号濾波回路網 - Google Patents

Description

【発明の詳細な説明】 ［発明の利用分野］ この発明は、第２オーディオプログラム（SAP）または
ステレオテレビジョン音声（Ｌ−Ｒ）信号チャンネルに
おいて雑音抑制のために圧縮／伸張を行う可変のプリエ
ンファシス／デエンファシス回路を含む音声信号処理方
式に関するものである。

［発明の背景］ 1984年、EIA（Electronic Industries Asso−ciatio
n）の放送テレビジョン方式委員会（BTSC−Broadcast
Television System Committee）の勧告により、米国
連邦通信委員会（FCC）はマルチチャンネル・テレビジ
ョン音声（MTS）に関する標準規格を選択した。FCC・オ
フィス・オブ・サイエンス・アンド・テクノロジ・ブリ
テイン（FCC Office of Science and Technology Bull
etin）」のOET 60（改訂Ａ、1986年２月）には、現在の
テレビジョン伝送標準規格と両立させてステレオ及びSA
P信号を伝送するためのBTSC方式について述べている。
必要な信号対雑音比（S/N比）を得るために、この方式
では雑音低減装置が用いられている。BTSC雑音低減方式
の一部には、SAPとして伝送されるオーディオ信号の高
周波数帯に対する可変の圧縮／伸張処理ステップ（スペ
クトル・コンパンダ（スペクトル圧縮／伸張器）と呼ば
れる）がある。

「IEEE Transactions on Consumer Electronics」CE
−30巻、４号、1984年11月に記載のタイラー（L.B.Tyle
r）氏外による論文「マルチチャンネルTV音声用コンパ
ンディング方式（Ａ Companding System for Multicha
nnel TV Sound）」には、FCCによって認められた雑音低
減方式の一部を具体化した回路がより詳細に記載されて
いる。特に、スペクトル圧縮器及びスペクトル伸張器と
称される圧縮処理回路と伸張処理回路が詳細に記述され
ている。

これらの回路は双方共、可変プリエンファシス／デエン
ファシス回路網を含んでいる。この回路網は、電圧制御
の下にプリエンファシス特性からデエンファシス特性へ
連続的に変化し得る伝達特性を呈する適応回路網であ
る。上述の論文に記載の回路は、０から非常に大きな数
まで変化する可変利得ｂを有する電圧制御される増幅器
（VCA）、プリエンファシス伝達特性I/H（ｆ）＝H
^-1（ｆ）（但し、ｆは周波数）を有する第１の信号フィ
ルタ、この第１のフィルタの伝達特性に対して相補的応
答を有するデエンファシス複合伝達特性Ｈ（ｆ）を有す
る第２の信号フィルタ及び加算回路と減算回路とを備え
ている。スペクトル伸張器の結果として得られる伝達特
性は、 である。この式は、ｂ＝０の時には完全にデエンファシ
ス特性Ｈ（ｆ）となり、ｂ＝∞の時は完全にエンファシ
ス特性H^-1（ｆ）となる一群の伝達特性を表わしてい
る。この一群の伝達特性は、互いに逆数の関係にある制
御信号に応答して相補的な応答性が呈されるようなもの
である。即ちＱ（ｆ、ｂ）＝Q^-1（ｆ、1/b）である。値
ｂを有する電圧制御信号が高周波数帯のオーディオ信号
のRMS値から取出される。

即ち、Ｈ（ｆ）は２つの区切点を持つデエンファシス伝
達関数で、次のような伝達特性を持つ。

但し、ｐ＝jf/fp、ｆはKHzで表わした周波数、fp＝20.1
KHz、ｃ＝51である。従って、区切点周波数は、20.1KHz
及びfp/c＝394Hzである。式（２）を式（１）に代入す
ると、スペクトル伸張器に関する関係式が得られる。

式（３）の関数Ｑ（ｆ、ｂ）はスペクトル伸張器につい
てのBTSC方式伝達関数である。

前述の論文に示された回路の主な欠点の１つは、伝達特
性Ｈ（ｆ）を持つフィルタと、その相補的伝達性、即
ち、H^-1（ｆ）を持つフィルタの２つの信号フィルタを
用いねばならないことである。これらの２つの信号フィ
ルタは、回路を適切に動作させるために、振幅及び位相
の双方に関して互いに正確に整合（マッチ）していなけ
ればならない。そこて、BTSC伝達特性を実現し、しか
も、２個の緊密に整合した信号フィルタを必要としない
ような可変プリエンファシス／デエンファシス回路網を
得ることが望まれている。

［発明の概要］ この発明の原理によれば、可変プリエンファシス／デエ
ンファシス回路網はオーディオ入力及び出力端子間に接
続される。この回路網は、制御信号に応答して完全なデ
エンファシス特性Ｈ（ｆ）と完全なエンファシス特性1/
H（ｆ）との間で変化する一群の伝達関数応答特性を呈
し、かつ、逆数値を有する制御信号に応答して相補的な
伝達関数応答特性を呈する。この回路網は伝達関数応答
特性の形を決定する信号フィルタと、制御信号に応答し
て上記一群の伝達関数応答特性の中のどの特性が呈され
るかを決定する利得制御される増幅器とを含んでいる。

［実施例の説明］ 第1A図は、例えば、テレビジョン送信機のＬ−Ｒまたは
SAPオーディオ信号路中のBTSC雑音低減回路の一部とし
て使用されるような従来のスペクトル圧縮器を示す。ま
た、第1B図はテレビジョン受像機のSAPまたはＬ−Ｒオ
ーディオ信号路中のBTSC雑音低減回路の一部として使用
されるような従来のスペクトル伸張器を示している。

第1A図において、オーディオ入力端子１は、例えば、SA
Pオーディオ信号発生器、あるいは、Ｌ−Ｒ信号を発生
する左（Ｌ）及び（Ｒ）オーディオ信号源に結合された
マトリクスなどのオーディオ信号源（図示せず）に対し
（恐らくは他の処理回路を通して）結合されている。入
力端子１は可変プリエンファシス／デエンファシス回路
網２の入力端子５に結合されている。可変プリエンファ
シス／デエンファシス回路網２の出力端子15はオーディ
オ出力端子９に結合されている。例えば、オーディオ出
力端子９は、圧縮されたSAP信号または圧縮されたＬ−
Ｒ信号で変調され、その後で、マトリクスされたＬ＋Ｒ
オーディオ信号と合成されて複合ビデオ信号の音声成分
として送信される副搬送波を発生する副搬送波変調器に
対し（恐らくは他の処理回路を介して）結合されてい
る。

可変プリエンファシス／デエンファシス回路網２の出力
端子15は帯域通過フィルタ６とRMS検出器４との直列接
続体にも結合されている。この直列接続体は、オーディ
オ出力信号の高域周波数部分のRMSレベルを表わす信号
ｂを発生する。RMS検出器４にはこの信号ｂの逆数1/bを
コンパンション（コンパンダ機能）制御信号として発生
する回路が設けられている。このRMS検出器４の出力端
子からのコンパンション制御信号1/bは可変プリエンフ
ァシス／デエンファシス回路網２の制御入力端子25に供
給される。

動作を説明すると、第1A図に示すスペクトル圧縮器は比
較的低い高周波数エネルギを持つオーディオ信号の高域
周波数を増強し、比較的高い高周波エネルギを持つオー
ディオ信号の高域周波数に減衰を与える。その結果得ら
れるオーディオ信号には充分な量の高周波エネルギが含
まれている。このようにして、チャンネル雑音がマスク
される可能性が増す。

第1B図において、オーディオ入力端子１′は、例えば、
受信された複合ビデオ信号の音声成分を処理するように
されているSAPまたはＬ−Ｒ副搬送波復調器の出力等の
圧縮されたオーディオ信号の信号源（図示せず）に対し
て（他の処理回路を介して、あるいは介さずに）結合さ
れている。オーディオ入力端子１′は可変プリエンファ
シス／デエンフアシス回路網２の入力端子５に結合され
ている。可変プリエンファシス／デエンファシス回路網
２の出力端子15はオーディオ出力端子９′に結合されて
いる。例えば、オーディオ出力端子９′はSAPオーディ
オプログラム処理装置、または、Ｌ＋Ｒ信号とＬ−Ｒ信
号から分離した左のＬ信号と右のＲ信号を発生するステ
レオマトリクスに対して（通常は、他の処理回路を介し
て）結合されている。

入力端子１′はまた帯域通過フィルタ６とRMS検出器
４′の直列接続体に結合されている。RMS検出器４′の
出力端子には、オーディオ出力信号の高域周波数部分の
RMSレベルを表わすコンパンション制御信号ｂが生成さ
れる。この場合、RMS検出器４′は制御信号ｂをそのま
ゝ可変プリエンファシス／デエンファシス回路網２の制
御入力端子25に供給する。

第1A図のスペクトル圧縮器中に示したプリエンファシス
／デエンファシス回路網２及び帯域通過フィルタ６は第
1B図のスペクトル伸張器中に示したものと同じである。
RMS検出器４と４′は、RMS検出器４に、高域周波数オー
ディオ信号のRMSレベルを表わす信号ｂから信号1/bを生
成するために別の回路が付加されている点だけが異な
る。帯域通過フィルタ６とRMS検出器4,4′が第1A図及び
第1B図におけるコンパンション制御信号発生器を形成し
ている。

動作を説明すると、第1B図のスペクトル伸張器は第1A図
のスペクトル圧縮器と逆の動作をする。オーディオ出力
端子９′の信号はオーディオ入力端子１における信号の
近似であるが、バックグランド高周波雑音が低減されて
おり、また、雑音は信号によってマスクされた信号と混
合されたものとなっている。可変プリエンファシス／デ
エンファシス回路網２を以下、第1B図に示したスペクト
ル伸張器について説明する。

第２図は第1B図に示したスペクトル伸張器の周波数応答
を示す。これには、可変プリエンファシス／デエンファ
シス回路網２の伝達関数応答特性を示す一群のスペクト
ル応答曲線を示されている。これらの曲線は下限が、前
に述べた式（２）で与えられる数学的にＨ（ｆ）で表わ
すことのできる完全デエンファシス応答特性104で、上
限が数学的に1/H（ｆ）またはH^-1（ｆ）で表わすことの
できる完全プリエンファシス応答特性102である。曲線
の形状は伝達関数Ｈ（ｆ）によって決まる。コンパンシ
ョン制御信号ｂが、一群のスペクトル応答曲線中のどの
曲線がスペクトル伸張器の伝達関数応答特性を表わすか
を決める。ｂ＝０の時は、伝達応答特性は完全デエンフ
ァシス応答特性104によって表わされ、ｂ＝１の時は、
平坦な応答特性106によって表わされる、また、ｂ＝∞
の時は、完全プリエンファシス応答特性102によって表
わされる。

第３図は第1B図のスペクトル伸張器（または第1A図のス
ペクトル圧縮器）で用いることのできる、この発明の原
理に基づく可変プリエンファシス／デエンファシス回路
網の一実施を示す。第３図において、オーディオ入力端
子５は、フーリエ変換Ｘ（ｆ）で示される圧縮されたオ
ーディオ信号の信号源（図示せず）に結合されている。
オーディオ入力端子５は加算器140と20のそれぞれの入
力端子に結合されている。加算器20の出力端子は伝達関
数特性Ｈ（ｆ）を有する信号フィルタ160の入力端子に
結合されている。Ｈ（ｆ）は、例えば、前述した式
（２）で与えられたBTSC雑音低減伝達関数とすることが
できる。信号フィルタ160の出力端子は減算器80の被減
数入力端子に結合されている。減算器80の出力端子はオ
ーディオ出力端子15と加算器140の第２の入力端子とに
結合されている。

加算器140の出力端子は、端子25に加えられる利得制御
信号によって決まる０と非常に大きな値との間で変化す
る利得ｂを有する利得制御される反転増幅器150の入力
に結合されている。この利得制御増幅器150の出力端子
は加算器20の第２の入力端子、加算器140の第３の入力
端子及び減算器80の減数入力端子に結合されている。

動作を説明すると、伸張されたオーディオ信号（そのフ
ーリェ変換Ｗ（ｆ、ｂ）で表わされている）が出力端子
15に生成される。この信号は数学的に、次のように表わ
すことができる。

ここで、Ｈ（ｆ）は前述の式（２）に示した同様であ
る。ｂ＝０の時、出力信号は第２図に応答曲線104とし
て示すように、Ｗ（ｆ、ｂ）＝Ｈ（ｆ）Ｘ（ｆ）であ
る。ｂが非常に大きい時は、出力信号は第２図に応答曲
線102として示すように、 となる。そして、ｂ＝１の時は、出力信号は、Ｗ（ｆ、
ｂ）＝Ｘ（ｆ）となり、平坦な伝達関数応答特性が回路
網から得られる。可変プリエンファシス／デエンファシ
ス回路網２は逆数の値を持った制御信号に応答して相補
的な周波数応答特性を与える。即ち、Ｑ（ｆ、ｂ）＝Q
^-1（ｆ、1/b）である。

第４図は第1B図のスペクトル伸張器（または第1A図のス
ペクトル圧縮器）に使用し得る可変プリエンファシス／
デエンファシス回路網２の別の実施例を示す。第３図に
示すものと同じ素子は、同じ参照符号が付されており、
同様の操作をするので、詳細な説明は省略する。オーデ
ィオ入力端子５は、信号値ダブラ（２倍器）10及び加算
器20と30のそれぞれの入力端子に結合されている。加算
器30の出力端子はオーディオ出力端子15に結合されてい
る。

信号ダブラ10の出力端子は別の加算器40の第１の入力端
子に結合されている。加算器40の出力端子は利得制御さ
れる反転増幅器50の信号入力端子に結合されている。増
幅器50は端子25に供給される利得制御信号によって決ま
る０と非常に大きな値の間で変化する利得ｂを持ってい
る。この利得制御増幅器50の出力端子は加算器20の第２
の入力端子と加算器40の第２の入力端子とに結合されて
いる。加算器20の出力端子は伝達特性Ｈ（ｆ）−１を持
つ信号フィルタ60の入力端子に結合されている。Ｈ
（ｆ）は前に述べた式（２）で与えられたBTSC雑音低減
伝達関数とすることができる。信号フィルタ60の出力端
子は加算器30の第２の入力端子と加算器40の第３の入力
端子とに結合されている。

第４図に示した可変プリエンファシス／デエンファシス
回路網２の伝達特性は第３図に示した可変プリエンファ
シス／デエンファシス回路網２の伝達特性と同じであ
る。

第５図は可変プリエンファシス／デエンファシス回路網
の別の実施例を示す。第３図及び第４図に示したものと
同じ素子は同じ参照符号が付してあり、同様の動作をす
るので、その詳細は述べない。

第５図において、オーディオ入力端子５は信号値ダブラ
10と加算器30の第１の入力端子とに結合されている。加
算器30の出力端子またはオーディオ出力端子15に結合さ
れており、この端子15にフーリュ変換Ｕ（ｆ、ｂ）で示
した信号が生成される。

信号値ダブラ10の出力端子は加算器240と20のそれぞれ
の第１の入力端子に結合されている。加算器240の出力
端子は利得ａを有する反転利得制御増幅器250の入力端
子に結合されている。利得制御増幅器250の出力端子は
加算器20の第２の入力端子に結合されている。加算器20
の出力端子は、後述するような伝達関数Ｋ（ｆ）を有す
る信号フィルタ260の入力端子に結合されている。信号
フィルタ260の出力端子は加算器30と240のそれぞれの第
２の入力端子に結合されている。

値ｂを持つ制御信号を受取る制御入力端子25が制御信号
ｂの関数ａ（後述する）を発生する関数発生器270の入
力端子に結合されている。関数発生器270の出力端子は
値ａ（ｂ）を有する信号を発生し、利得制御増幅器250
の利得制御端子に結合されている。

動作を説明すると、第５図の可変プリエンファシス／デ
エンファシス回路網２は、次の式（７）で規定される応
答特性を呈すると同時に、利得関数ａ（ｂ）とフィルタ
伝達関数特性Ｋ（ｆ）の選択に付加的な融通性を提供す
る。この回路網２の伝達関数特性は、 このように、式（１）で表わされる動作を達成するため
に、フィルタ伝達特性Ｋ（ｆ）及び利得関数ａ（ｂ）の
選択範囲が広くなる。式（５）中の関数ａ（ｂ）と伝達
特性Ｋ（ｆ）とは、式（１）の制御信号値ｂと伝達特性
Ｈ（ｆ）に対し次のような関係をもっている。

ここで、ｍは０を除く定数である。式（６）及び（７）
のａ（ｂ）もＫ（ｆ）も共に定数ｍの関数であるから、
ｍの変化による伝達特性Ｋ（ｆ）の変化は関数ａ（ｂ）
の変化により補償される。従って、ｍは回路網の性能動
作を変えることなく任意に選択できる。

別の実施例が第５図の点線によって示されている。この
実施例においては、加算器30が省略される。その代りと
して、減算器30′が用いられ、その被減数端子がオーデ
ィオ入力端子５に、減数入力端子が加算器20の出力端子
に、さらに、出力端子がオーディオ出力端子15′に結合
されている。オーディオ出力端子15′はフーリェ変換Ｖ
（ｆ、ｂ）で表わされている信号を発生する。

第５図に点線で示した回路網の伝達関数特性は、 式（８）において、利得関数ａ（ｂ）と伝達特性ｋ
（ｆ）は式（１）の制御信号ｂと伝達特性Ｈ（ｆ）に対
し次のように関係する。

式（２）で与えられるＨ（ｆ）を有するBTSC回路網に対
し、種々のｍを選択できる。例えば、もし （但し、前述の式（２）の場合と同様、ｃ＝51）であれ
ば、第５図に点線で示した実施例のオーディオ出力信号
Ｖ（ａ、ｂ）についてのＫ（ｆ）とａ（ｂ）は、 但し、ｆはKHzで表わした周波数である。この場合、Ｋ
（ｆ）は簡単な積分器を表わし、一方、ａ（ｂ）はｂの
より複雑な関数である。

第５図の実線で表わした実施例のオーディオ出力信号の
Ｕ（ｆ、ｂ）に関しては、 但し、ｆはKHzで表わした周波数である。この場合、Ｋ
（ｆ）は簡単な微分器を表わしている。

別のｍの選択としては、 ｍ＝−１ （16） である。第５図の点線で表わした実施例の出力Ｖ（ｆ、
ｂ）について、関数ａ（ｂ）と伝達特性Ｋ（ｆ）は 但し、式（２）の場合と同様、ｐ＝jf/fp、ｆはKHzで表
わした周波数、fp＝20.1KHz、ｃ＝51である。この方法
はａ（ｂ）もＫ（ｆ）も共に比較的簡単に実施し得る装
置を得るための折衷案である。

第５図に実線で示した実施例における加算器240、20及
び30の代りに減算器を用い、反転利得制御増幅器250に
かえて非反転増幅器を用いた場合、可変プリエンファシ
ス／デエンファシス回路網２の伝達特性は式（１）に示
したものと同じで変らない。一方、第５図の点線で示し
た実施例において、上述の変更に加えて、減算器30′の
代りに加算器を用いると、同じ伝達特性が保持される。

第６図は、式（12）の伝達関数 を実現するために用いることのできる信号フィルタ260
のサンプルデータ用の実施例を示す。この伝達関数は第
５図に点線で示した可変プリエンファシス／デエンファ
シス回路網２で信号Ｖ（ｆ、ｂ）を得るために用いるこ
とができる。

第６図において、入力端子は第５図の加算器20の出力に
結合されている。この入力端子は加算器262の第１の入
力端子に結合されている。加算器262の出力端子は遅延
素子264の入力端子に結合されている。遅延素子264は、
その入力信号に対して１サンプル期間遅延した出力信号
を生成する。遅延素子264の出力は加算器262の第２の入
力端子と出力端子に結合されている。この出力端子は第
５図の加算器240の入力端子に結合されている。

動作を説明すると、第６図の信号フィルタ260は、数学
的にｚ領域において、 と表わすことができる伝達関数を呈する。これを周波数
（ｆ）領域へ数学的に変換すると、 となる。公知のやり方でスケーリング係数を適用する
と、式（12）に示すような伝達関数、 が得られる。

第３図、第４図及び第５図に示した可変プリエンファシ
ス／デエンファシス回路網２の各々は、単一の信号フィ
ルタを備えている。第３図においては、信号フィルタの
応答特性はＨ（ｆ）で、第４図においてＨ（ｆ）−１で
あり、第５図においては、信号フィルタの応答特性は
（式（７）と（10）に示したように）Ｋ（ｆ）である。
Ｈ（ｆ）は式（２）に示すBTSCデエンファシス伝達関数
であり、Ｋ（ｆ）はBTSCデエンファシス伝達関数Ｈ
（ｆ）に対して定数ｍをもって関係している。

以上、可変プリエンファシス／デエンファシス回路網の
３つの実施例を示したが、この発明の原理に基づいて他
の実施例も想到することが可能であり、そのような実施
例もこの発明の範囲内にある。

例示した実施例は連続アナログ関数で実施される。フィ
ルタは連続データ型及びサンプルデータ型のいずれの形
式でも実施できる。サンプルデータ用実施例はアナログ
形式及びデジタル形式のいずれも実施できる。

上述した実施例においては、ある特定の回路相互間に、
整合遅延及び同期ラッチを必要とすることもあるが、こ
れら当業者には公知である。説明を簡単にするために、
これらの回路素子を示さなかった。さらに、オーバフロ
ーやアンダフローによって生じる演算誤差に対する対策
も必要となる場合もあろう。その１つに、ある信号路に
おいて信号のプリスケーリングを施し、他の信号路にお
いて、これを補償する等化用スケーリングを施すという
ことがある。このような演算誤差対策も、当業者には公
知であり、説明の簡素化のために示さなかった。

【図面の簡単な説明】

第1A図と第1B図は、それぞれ、従来のスペクトル圧縮器
とスペクトル伸張器のブロック回路図、第２図は第1Bに
示すスペクトル伸張器の周波数応答を示す図、第３図、
第４図及び第５図は第1A図または第1B図に示すスペクト
ル圧縮器またはスペクトル伸張器に使用することができ
る、この発明の原理に基づく可変プリエンファシス／デ
エンファシス回路網の各実施例のブロック回路図、第６
図は第５図に示す可変プリエンファシス／デエンファシ
ス回路網に使用することのできるサンプルされたデータ
用信号フィルタのブロック回路図である。 １……回路網入力端子、２……可変信号濾波回路網、
４、６……制御信号源、５……信号フィルタ入力端子、
９……回路網出力端子、15……信号フィルタ出力端子、
50……利得制御増幅器、270……関数発生器。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−144607（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】回路網入力端子と回路網出力端子および制
   御信号の信号源とに結合された可変信号濾波回路網であ
   って； 信号入力端子と信号出力端子を有し、所定の伝達関数を
   持った単一の信号フィルタと、 増幅器信号入力端子と、増幅器信号出力端子と、上記制
   御信号に応答する制御入力端子とを有する利得制御増幅
   器と、 上記回路網入力端子と回路網出力端子との間に少なくと
   も上記利得制御増幅器と上記信号フィルタの直列接続を
   形成する手段であって、上記利得制御増幅器の上記増幅
   器信号出力端子からの信号と上記増幅器信号入力端子へ
   の信号とを加算して合成することによって合成信号を形
   成し、上記合成信号を上記信号フィルタの信号入力端子
   に結合して上記可変信号濾波回路網が上記制御信号に応
   答してエンファシス特性と相補的なデエンファシス特性
   との間で変化する一群の伝達特性の一つを呈し、また上
   記制御信号の値に逆数的に関係する値に応答して相補的
   な伝達関数特性を呈するように、上記制御信号に応答し
   て調整する手段を含む手段と、を具備してなり、上記可
   変信号濾波回路網が呈する一群の伝達特性の一つが上記
   制御信号に応じて上記利得制御増幅器によってのみ制御
   されるものである、可変信号濾波回路網。