JPH0720071B2 - デイジタル平衡回路を有するｐｃｍ符号復号器 - Google Patents
デイジタル平衡回路を有するｐｃｍ符号復号器Info
- Publication number
- JPH0720071B2 JPH0720071B2 JP20786986A JP20786986A JPH0720071B2 JP H0720071 B2 JPH0720071 B2 JP H0720071B2 JP 20786986 A JP20786986 A JP 20786986A JP 20786986 A JP20786986 A JP 20786986A JP H0720071 B2 JPH0720071 B2 JP H0720071B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- converter
- digital
- analog
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はPCM符号復号器、更に詳しく言えば電話音声の
交換伝送に使用される２線アナログと４線デイジタル信
号との変換部で生じる反響信号を抑圧する回路を持つPC
M符号復号器に係り、特にLSI化に好適なデイジタル平衡
回路を有するPCM符号復号器に関する。
交換伝送に使用される２線アナログと４線デイジタル信
号との変換部で生じる反響信号を抑圧する回路を持つPC
M符号復号器に係り、特にLSI化に好適なデイジタル平衡
回路を有するPCM符号復号器に関する。
電話交換器の加入者回路として、各加入者毎に２線・４
線変換回路（ハイブリツド回路等）を介して得たアナロ
グ信号をPCM符号化すると共に、PCM符号信号を復号化し
てアナログ信号として上記変換回路を介して２線式線路
に加える回路が用いられる。この場合ハイブリツド回路
等の不平衡によつて、復号化されたアナログ信号が上記
PCM符号化の回路にまわり込み信号（エコー信号等）の
原因となる。これを除くために、PCM復号器の入力を入
力とし、かつPCM復号器−２線４線変換回路−PCM符号器
の経路の特性とを近似した特性を持つデイジタルフイル
タ（デイジタル平衡回路と呼ぶ）を設け、そのフイルタ
の出力を上記PCM符号器の出力から差引くことによつて
上記まわり込み信号を除去する。
線変換回路（ハイブリツド回路等）を介して得たアナロ
グ信号をPCM符号化すると共に、PCM符号信号を復号化し
てアナログ信号として上記変換回路を介して２線式線路
に加える回路が用いられる。この場合ハイブリツド回路
等の不平衡によつて、復号化されたアナログ信号が上記
PCM符号化の回路にまわり込み信号（エコー信号等）の
原因となる。これを除くために、PCM復号器の入力を入
力とし、かつPCM復号器−２線４線変換回路−PCM符号器
の経路の特性とを近似した特性を持つデイジタルフイル
タ（デイジタル平衡回路と呼ぶ）を設け、そのフイルタ
の出力を上記PCM符号器の出力から差引くことによつて
上記まわり込み信号を除去する。
本発明者等は上記デイジタル平衡回路の設計、構成を簡
易にするため、上記デイジタル平衡回路を、上記PCM符
号復号器等の回路的に固定した部分の特性を補正するた
めの第１平衡回路と、上記PCM符号復号器の外部の回
路、例えば２線,4線変換回路、２線式線路等に対応した
特性を補正するための第２平衡回路とを従続する構成と
した（特願昭60−177564）。
易にするため、上記デイジタル平衡回路を、上記PCM符
号復号器等の回路的に固定した部分の特性を補正するた
めの第１平衡回路と、上記PCM符号復号器の外部の回
路、例えば２線,4線変換回路、２線式線路等に対応した
特性を補正するための第２平衡回路とを従続する構成と
した（特願昭60−177564）。
上記従来技術のデイジタル平衡回路を有するPCM符号復
号器は、製造や実装の場合にデイジタル平衡回路が反響
信号をどれだけ抑圧するかを試験する必要がある。その
場合PCM符号復号器のD/A変換器出力端子とA/D変換器入
力端子の間に実物又は実物相当の２線４線変換回路を設
けなければならなかつた。デイジタル平衡回路は、ある
設定された２線４線変換回路の伝達関数を近似するよう
に設計されているので、その伝達関数をもつ外部回路を
PCM符号復号器のD/A変換器出力端子とA/D変換器入力端
子間に設ければ、十分な反響信号抑圧特性に示す。しか
し、上記外部回路の特性がずれれば、デイジタル平衡回
路の十分な反響信号抑圧特性は得られず、このような状
態で試験をすることはできない。したがつて、上記外部
回路で試験を行なうには、設計値とのずれが、振幅0.1d
B以内、位相１゜以内の高精度に合せこまれた回路であ
る必要がある。しかし、デイジタル平衡回路を有するPC
M符号復号器が１チツプLSIで構成され、量産する場合を
考えると、このような高精度な外部回路を使用して試験
することは、非常に経済的に不利となる。
号器は、製造や実装の場合にデイジタル平衡回路が反響
信号をどれだけ抑圧するかを試験する必要がある。その
場合PCM符号復号器のD/A変換器出力端子とA/D変換器入
力端子の間に実物又は実物相当の２線４線変換回路を設
けなければならなかつた。デイジタル平衡回路は、ある
設定された２線４線変換回路の伝達関数を近似するよう
に設計されているので、その伝達関数をもつ外部回路を
PCM符号復号器のD/A変換器出力端子とA/D変換器入力端
子間に設ければ、十分な反響信号抑圧特性に示す。しか
し、上記外部回路の特性がずれれば、デイジタル平衡回
路の十分な反響信号抑圧特性は得られず、このような状
態で試験をすることはできない。したがつて、上記外部
回路で試験を行なうには、設計値とのずれが、振幅0.1d
B以内、位相１゜以内の高精度に合せこまれた回路であ
る必要がある。しかし、デイジタル平衡回路を有するPC
M符号復号器が１チツプLSIで構成され、量産する場合を
考えると、このような高精度な外部回路を使用して試験
することは、非常に経済的に不利となる。
本発明の目的は、上記高精度な外部回路を使用すること
なく、デイジタル平衡回路を有するPCM符号復号器が十
分な反響信号を抑圧することを確認することのできるPC
M符号復号回路構成を実現することにある。
なく、デイジタル平衡回路を有するPCM符号復号器が十
分な反響信号を抑圧することを確認することのできるPC
M符号復号回路構成を実現することにある。
上記目的は、まず、ディジタル平衡回路を、PCM符号復
号器を構成するA/D変換器、D/A変換器等に対応した部分
の特性を補正するための第１平衡回路と、PCM符号復号
器から外部のすなわち、D/A変換器出力端子からA/D変換
器入力端子までの２線４線変換部を含む部分に対応した
特性を有する第２平衡回路を縦続する構成にし、外部か
ら与える制御信号に応じて動作する切替回路を設けるこ
とによって、通常動作時には上記第１、第２の平衡回路
を縦続接続した形で、また、テスト動作時には上記第１
の平衡回路を第２の平衡回路から独立させた形で、上記
D/A変換器の入力側回路と上記A/D変換器の出力側回路と
の間に接続できる回路構成とすることにより、達成され
る。
号器を構成するA/D変換器、D/A変換器等に対応した部分
の特性を補正するための第１平衡回路と、PCM符号復号
器から外部のすなわち、D/A変換器出力端子からA/D変換
器入力端子までの２線４線変換部を含む部分に対応した
特性を有する第２平衡回路を縦続する構成にし、外部か
ら与える制御信号に応じて動作する切替回路を設けるこ
とによって、通常動作時には上記第１、第２の平衡回路
を縦続接続した形で、また、テスト動作時には上記第１
の平衡回路を第２の平衡回路から独立させた形で、上記
D/A変換器の入力側回路と上記A/D変換器の出力側回路と
の間に接続できる回路構成とすることにより、達成され
る。
デイジタル平衡回路に故障がない限り、デイジタル平衡
回路の伝達特性は一定であり、デイジタル平衡回路を有
するPCM符号復号器の反響信号抑圧特性はA/D変換器やD/
A変換器に使われている抵抗、キヤパシタなどのアナロ
グ素子のばらつきで決まる。したがつて、平衡回路の中
でA/D変換器,D/A変換器に対応した部分の特性を補正す
る部分である第１平衡回路の特性と、実際のA/D変換器,
D/A変換器の特性を比較すれば、反響信号抑圧特性を推
定することができる。
回路の伝達特性は一定であり、デイジタル平衡回路を有
するPCM符号復号器の反響信号抑圧特性はA/D変換器やD/
A変換器に使われている抵抗、キヤパシタなどのアナロ
グ素子のばらつきで決まる。したがつて、平衡回路の中
でA/D変換器,D/A変換器に対応した部分の特性を補正す
る部分である第１平衡回路の特性と、実際のA/D変換器,
D/A変換器の特性を比較すれば、反響信号抑圧特性を推
定することができる。
本発明では、制御回路によりA/D変換器の入力とD/A変換
器の出力との間に上記第１平衡回路をつなぐことができ
るので、このときA/D変換器の出力端子とD/A変換器の入
力端子を直接つなぎ、このときの反響信号抑圧特性を調
べることにより、第１平衡回路の特性と、A/D変換器,D/
A変換器の特性のずれを知ることができる。これによ
り、高精度な外部回路なしにPCM符号復号器の反響音抑
圧特性を推定することができる。
器の出力との間に上記第１平衡回路をつなぐことができ
るので、このときA/D変換器の出力端子とD/A変換器の入
力端子を直接つなぎ、このときの反響信号抑圧特性を調
べることにより、第１平衡回路の特性と、A/D変換器,D/
A変換器の特性のずれを知ることができる。これによ
り、高精度な外部回路なしにPCM符号復号器の反響音抑
圧特性を推定することができる。
以下、本発明の一実施例を第１図〜第３図を用いて説明
する。
する。
第１図は本発明によるデイジタル平衡回路を有するPCM
符号復号器とその周辺回路の一実施例を示すものであ
る。電話機１からの送信信号は２線伝送路２（インピー
ダンスZL）、等価回路で示した２線４線変換回路３（終
端インピーダンスZT）、バツフア増幅器４を通してPCM
符号復号器５のアナログ送信入力端子６に供給される。
このアナログ送信入力信号は、サンプリング折返し雑音
防止フイルタ等を含む前置アナログ回路応７を通してA/
D変換器８でデイジタル信号に変換される。さらに、得
られたデイジタル信号が種々のデイジタル信号処理に便
利なように、デイジタル回路９によりサンプリング周波
数や符号形式の変換が行なわれた後、４線デイジタル送
信信号として端子11により出力される。
符号復号器とその周辺回路の一実施例を示すものであ
る。電話機１からの送信信号は２線伝送路２（インピー
ダンスZL）、等価回路で示した２線４線変換回路３（終
端インピーダンスZT）、バツフア増幅器４を通してPCM
符号復号器５のアナログ送信入力端子６に供給される。
このアナログ送信入力信号は、サンプリング折返し雑音
防止フイルタ等を含む前置アナログ回路応７を通してA/
D変換器８でデイジタル信号に変換される。さらに、得
られたデイジタル信号が種々のデイジタル信号処理に便
利なように、デイジタル回路９によりサンプリング周波
数や符号形式の変換が行なわれた後、４線デイジタル送
信信号として端子11により出力される。
一方、受信側では、端子12により入力する４線デイジタ
ル受信信号は、デイジタル回路13によつて次段のD/A変
換器14の回路構成や特性実現に有利なようにサンプリン
グ周波数や符号形式の変換が行なわれ、サンプリング雑
音除去フイルタを含む後置アナログ回路15を通して、ア
ナログ受信出力端子16より出力される。このアナログ出
力信号はバツフア増幅器17、２線４線変換回路３、２線
伝送路２を通して電話機１に供給される。
ル受信信号は、デイジタル回路13によつて次段のD/A変
換器14の回路構成や特性実現に有利なようにサンプリン
グ周波数や符号形式の変換が行なわれ、サンプリング雑
音除去フイルタを含む後置アナログ回路15を通して、ア
ナログ受信出力端子16より出力される。このアナログ出
力信号はバツフア増幅器17、２線４線変換回路３、２線
伝送路２を通して電話機１に供給される。
このとき、上記した２線４線変換回路３を通してアナロ
グ受信信号の一部が送信側に回り込んで反響信号18を生
じる。この反響信号18は前記した電話機１からの送信信
号と加算され、再びA/D変換されてデイジタル信号に変
換される。このとき、通常モードでは、制御端子23はス
イツチ制御回路26（入力端子の信号をスイツチ制御に使
う信号に変換する回路。第３図以降は省略する）を通し
て平衡回路19の出力（第２の平衡回路19bの出力）を加
算器20につなぐように切替えスイツチ24を制御し、平衡
回路19によつて作られる反響信号のレプリカにより反響
信号を加算器20で加算相殺するようにしていう。これに
より、反響信号がデイジタル送信出力端子11へ出力する
のを抑圧することができる。
グ受信信号の一部が送信側に回り込んで反響信号18を生
じる。この反響信号18は前記した電話機１からの送信信
号と加算され、再びA/D変換されてデイジタル信号に変
換される。このとき、通常モードでは、制御端子23はス
イツチ制御回路26（入力端子の信号をスイツチ制御に使
う信号に変換する回路。第３図以降は省略する）を通し
て平衡回路19の出力（第２の平衡回路19bの出力）を加
算器20につなぐように切替えスイツチ24を制御し、平衡
回路19によつて作られる反響信号のレプリカにより反響
信号を加算器20で加算相殺するようにしていう。これに
より、反響信号がデイジタル送信出力端子11へ出力する
のを抑圧することができる。
この場合、良好な反響信号抑圧度を得ようとすると、平
衡回路19によるレプリカ信号を反響信号に良く近似させ
る必要がある。本発明では、平衡回路19を２つに分けて
構成し、第１図に示したように、一般的にPCM符号復号
器内部の機能として定義される回路部、すなわちA/D,D/
A変換器のみの特性を近似する第１の平衡回路19aと、PC
M符号復号器外部すなわちA/D変換器の入力端子16との間
に接続される回路のみの特性を近似する第２の平衡回路
19bを縦続接続して実現した。
衡回路19によるレプリカ信号を反響信号に良く近似させ
る必要がある。本発明では、平衡回路19を２つに分けて
構成し、第１図に示したように、一般的にPCM符号復号
器内部の機能として定義される回路部、すなわちA/D,D/
A変換器のみの特性を近似する第１の平衡回路19aと、PC
M符号復号器外部すなわちA/D変換器の入力端子16との間
に接続される回路のみの特性を近似する第２の平衡回路
19bを縦続接続して実現した。
すなわち、PCM符号復号器５における送信側（入力６か
ら出力10まで）、受信側（入力12から出力16まで）、及
び２線４線変換回路３を含む外部のそれぞれの特性伝達
関数をそれぞれHTX,HRV,HEXとすると、平衡回路19の伝
達関数HBNは、 HBN＝HTX・HRV・HEX ……（１） となる。そこで、 HBN1＝HRV・HEX ……（２） とした。ただし、ａ及びｂは外部バツフア増幅器４及び
17の電圧増幅度である。
ら出力10まで）、受信側（入力12から出力16まで）、及
び２線４線変換回路３を含む外部のそれぞれの特性伝達
関数をそれぞれHTX,HRV,HEXとすると、平衡回路19の伝
達関数HBNは、 HBN＝HTX・HRV・HEX ……（１） となる。そこで、 HBN1＝HRV・HEX ……（２） とした。ただし、ａ及びｂは外部バツフア増幅器４及び
17の電圧増幅度である。
ここで、第２平衡回路19bの特性は式（３）に示したよ
うに２線伝送路のインピーダンスZLが線路の種類や距離
によつて変化するのに対応して可変できるものでなけれ
ばならない。この具体的構成は、本発明の直接対象では
ないので詳細は省略するが、例えば、既に本発明の出願
者によつて出願されたシフトレジスタ，加算器，乗算
器、及び特性を表わす伝達関数の係数を記憶させたROM
等で構成された回路を用いて実現できる。
うに２線伝送路のインピーダンスZLが線路の種類や距離
によつて変化するのに対応して可変できるものでなけれ
ばならない。この具体的構成は、本発明の直接対象では
ないので詳細は省略するが、例えば、既に本発明の出願
者によつて出願されたシフトレジスタ，加算器，乗算
器、及び特性を表わす伝達関数の係数を記憶させたROM
等で構成された回路を用いて実現できる。
一方、第１平衡回路19aの伝達特性HBN1は、式（２）が
示すように、第１図において端子16と端子６とを短絡し
て得られる反響信号21に対応したものであり、その設計
法及び構成法に関しては、特願昭60−177564に述べてあ
る。
示すように、第１図において端子16と端子６とを短絡し
て得られる反響信号21に対応したものであり、その設計
法及び構成法に関しては、特願昭60−177564に述べてあ
る。
さて、デイジタル平衡回路19が、どれだけ反響信号を抑
圧するかを試験する方法について述べる。端子11から端
子12までの伝達関数HECOは、 HECO＝HRV・HEX・HTV−HBN1・HBN2 ……（４） となるもし、外部回路の伝達関数HEXが厳密に実現すれ
ば、|HECO|を測定することにより、平衡回路を有するPC
M符号復号器５の反響信号抑圧特性の実力を知ることが
できる。しかしながら、外部回路の伝達関数HEXは、振
幅特性0.1dB以下、移送特性１゜以内程度のばらつきし
か許されない。PCM符号復号器５を１チツプLSI化し量産
する場合、このような外部回路を多量に用意すること
は、テステイングコストが高くなるため現実的ではな
い。
圧するかを試験する方法について述べる。端子11から端
子12までの伝達関数HECOは、 HECO＝HRV・HEX・HTV−HBN1・HBN2 ……（４） となるもし、外部回路の伝達関数HEXが厳密に実現すれ
ば、|HECO|を測定することにより、平衡回路を有するPC
M符号復号器５の反響信号抑圧特性の実力を知ることが
できる。しかしながら、外部回路の伝達関数HEXは、振
幅特性0.1dB以下、移送特性１゜以内程度のばらつきし
か許されない。PCM符号復号器５を１チツプLSI化し量産
する場合、このような外部回路を多量に用意すること
は、テステイングコストが高くなるため現実的ではな
い。
ところで式（４）では、もしPCM符号復号器５のデイジ
タル回路に故障がなければ、HBN1とHBN2はデイジタル回
路で実現される伝達関数であるからばらつきはなく一定
である。また、外部回路の伝達関数HEXは、PCM符号復号
器５が反響信号を打消すために与えられたものであり、
一定である。PCM符号復号器５をLSI化したときにばらつ
くのはHRVとHTVである。得に前置アナログ回路７と後置
アナログ回路15は、高域雑音除去用のフイルタであり、
例えば第２図のような構成になつている。このフイルタ
は、キヤパシタ、抵抗がばらつくため、音声帯域の高域
成分の位相特性がずれる。このように、伝達関数HRV,H
TVの特性はばらつくため、これらを測定すればよい。し
かしながら、伝達関数HRV,HTVの位相特性を高精度に測
定することは困難である。
タル回路に故障がなければ、HBN1とHBN2はデイジタル回
路で実現される伝達関数であるからばらつきはなく一定
である。また、外部回路の伝達関数HEXは、PCM符号復号
器５が反響信号を打消すために与えられたものであり、
一定である。PCM符号復号器５をLSI化したときにばらつ
くのはHRVとHTVである。得に前置アナログ回路７と後置
アナログ回路15は、高域雑音除去用のフイルタであり、
例えば第２図のような構成になつている。このフイルタ
は、キヤパシタ、抵抗がばらつくため、音声帯域の高域
成分の位相特性がずれる。このように、伝達関数HRV,H
TVの特性はばらつくため、これらを測定すればよい。し
かしながら、伝達関数HRV,HTVの位相特性を高精度に測
定することは困難である。
そこで、第３図のように、アナログ受信出力端子16とア
ナログ送信入力端子６を直接つなぎ、制御端子23から制
御命令で第１の平衡回路19aの出力が直接加算器20につ
ながるように切替えスイツチ22を切替えることにより、
伝達関数HRV,HTVの積と伝達関数HBN1は比較することが
できる。このとき端子11から端子12までの伝達関数HEC1
は、 HEC1＝HRV・HTX−HBN1 ……（５） となる。このとき、 |HEC0|＜|HEX|・|HEC1| ＋|HBN1|・|HEX−HBN2| ……（６） となる。HEX,HBN1,HEX,HBN2はすべてあらかじめ測定以
前からわかつているため、|HEC1|を測定すれば、|HEC0|
がどれだけ以下であるかが計算でき、PCM符号復号器５
の反響音抑圧特性を推定することができる。
ナログ送信入力端子６を直接つなぎ、制御端子23から制
御命令で第１の平衡回路19aの出力が直接加算器20につ
ながるように切替えスイツチ22を切替えることにより、
伝達関数HRV,HTVの積と伝達関数HBN1は比較することが
できる。このとき端子11から端子12までの伝達関数HEC1
は、 HEC1＝HRV・HTX−HBN1 ……（５） となる。このとき、 |HEC0|＜|HEX|・|HEC1| ＋|HBN1|・|HEX−HBN2| ……（６） となる。HEX,HBN1,HEX,HBN2はすべてあらかじめ測定以
前からわかつているため、|HEC1|を測定すれば、|HEC0|
がどれだけ以下であるかが計算でき、PCM符号復号器５
の反響音抑圧特性を推定することができる。
尚、第１図および第３図では、第１の平衡回路19aが切
替えスイツチ22に直接つながつているが、もし第２の平
衡回路19bに演算遅延がある場合は、タイミングを調節
するために、第１の平衡回路19aと切替スイツチ22の間
に遅延回路が必要である。
替えスイツチ22に直接つながつているが、もし第２の平
衡回路19bに演算遅延がある場合は、タイミングを調節
するために、第１の平衡回路19aと切替スイツチ22の間
に遅延回路が必要である。
第４図は、第１図における第１の平衡回路19a、第２の
平衡回路19b、切替えスイツチ22の配置を入替えたもの
であり、このような配置でも第１図と全く同じ動作す
る。
平衡回路19b、切替えスイツチ22の配置を入替えたもの
であり、このような配置でも第１図と全く同じ動作す
る。
第５図は、第１図に、前置アナログ回路７の入力と後置
アナログ回路15をつなぐことができる切り替えスイツチ
24と制御端子25を追加した回路構成である。第３図で
は、外部で端子６と端子16をつなぎ試験を行なうが、第
５図では、制御端子23,25へ制御命令を入力するだけ
で、試験を行なえる。なお、この場合制御端子23,25は
一つに統一することも可能である。
アナログ回路15をつなぐことができる切り替えスイツチ
24と制御端子25を追加した回路構成である。第３図で
は、外部で端子６と端子16をつなぎ試験を行なうが、第
５図では、制御端子23,25へ制御命令を入力するだけ
で、試験を行なえる。なお、この場合制御端子23,25は
一つに統一することも可能である。
本発明によれば、PCM符号復号器内部のA/D変換器,D/A変
換器を縦続接続した特性とそれらを近似した平衡回路の
特性を比較することができる。これにより、デイジタル
平衡回路を有するPCM符号復号器の反響音抑圧特性を推
定することができ、高精度な外部回路を接続して特性を
測定する必要がない。LSI量産時に、高精度な外部回路
なしに特性を試験できることは、テステイングコストの
大幅な低くする。
換器を縦続接続した特性とそれらを近似した平衡回路の
特性を比較することができる。これにより、デイジタル
平衡回路を有するPCM符号復号器の反響音抑圧特性を推
定することができ、高精度な外部回路を接続して特性を
測定する必要がない。LSI量産時に、高精度な外部回路
なしに特性を試験できることは、テステイングコストの
大幅な低くする。
第１図は本発明の一実施例のデイジタル平衡回路を有す
るPCM符号復号器とその周辺回路を示す。第２図は、第
１図のアナログ回路７または15の具体的な実施例、第３
図は反響音抑圧特性テステイング時のデイジタル平衡回
路を有するPCM符号復号器である。第４図は第１図の平
衡回路と切替えスイツチの配置を変えて、デイジタル平
衡回路を有するPCM符号復号器を実現した例である。第
５図は、第１図に制御命令でA/D変換器の入力とD/A変換
器の出力をつなぐことができる回路を追加した構成図で
ある。 １……電話器、２……２線伝送路（インピーダンス
ZL）、３……等価回路で示した２線４線変換回路（終端
インピーダンスZT）、4,17……バツフア増幅器、５……
デイジタル平衡回路を有するPCM符号復号器、６……ア
ナログ送信入力端子、７……前置アナログ回路、８……
A/D変換器、9,13……デイジタル回路、11,12……端子、
14……D/A変換器、15……後置アナログ回路、16……ア
ナログ受信出力端子、19a……第１の平衡回路、19b……
第２の平衡回路、20……加算器、22……切替えスイツ
チ、23……制御端子、７−１……演算増幅器、７−２…
…入力端子、７−３……出力端子、24……切替えスイツ
チ、25……制御端子、26……スイツチ制御回路。
るPCM符号復号器とその周辺回路を示す。第２図は、第
１図のアナログ回路７または15の具体的な実施例、第３
図は反響音抑圧特性テステイング時のデイジタル平衡回
路を有するPCM符号復号器である。第４図は第１図の平
衡回路と切替えスイツチの配置を変えて、デイジタル平
衡回路を有するPCM符号復号器を実現した例である。第
５図は、第１図に制御命令でA/D変換器の入力とD/A変換
器の出力をつなぐことができる回路を追加した構成図で
ある。 １……電話器、２……２線伝送路（インピーダンス
ZL）、３……等価回路で示した２線４線変換回路（終端
インピーダンスZT）、4,17……バツフア増幅器、５……
デイジタル平衡回路を有するPCM符号復号器、６……ア
ナログ送信入力端子、７……前置アナログ回路、８……
A/D変換器、9,13……デイジタル回路、11,12……端子、
14……D/A変換器、15……後置アナログ回路、16……ア
ナログ受信出力端子、19a……第１の平衡回路、19b……
第２の平衡回路、20……加算器、22……切替えスイツ
チ、23……制御端子、７−１……演算増幅器、７−２…
…入力端子、７−３……出力端子、24……切替えスイツ
チ、25……制御端子、26……スイツチ制御回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西原 達也 東京都小平市上水本町1450番地 株式会社 日立製作所武蔵工場内 (56)参考文献 特開 昭62−38621（ＪＰ，Ａ)
Claims (2)
- 【請求項１】PCM信号をアナログ信号に変換するためのD
/A変換器（14）と、 上記D/A変換器（14）で変換されたアナログ信号を出力
するためのアナログ出力端子（16）と、 アナログ信号を入力するためのアナログ入力端子（６）
と、 上記アナログ入力端子から入力されたアナログ信号をPC
M信号に変換するためのA/D変換器（８）と、 上記D/A変換器（14）の入力側回路と上記A/D変換器
（８）の出力側回路との間に接続されたディジタル平衡
回路（19） とを備えるPCM符号復号器において、上記ディジタル平
衡回路（19）が、 上記アナログ出力端子（16）と上記アナログ入力端子
（６）との間を短絡した場合に、上記ディジタル平衡回
路から上記D/A変換器（14）および上記A/D変換器（８）
をみた伝達特性と近似した第１の特性を備える第１の平
衡回路（19a）と、 上記アナログ出力端子（16）と上記アナログ入力端子
（６）との間に外部回路を接続した場合に、上記D/A変
換器（14）から上記外部回路を介して上記A/D変換器
（８）に回り込む信号の特性と近似した第２の特性を備
える第２の平衡回路（19b）と、 外部から与える制御信号に応じて、通常動作時には上記
第１、第２を平衡回路を縦続接続した形で、また、テス
ト動作時には上記第１の平衡回路を第２の平衡回路から
独立させた形で、上記D/A変換器（14）の入力側回路と
上記A/D変換器（８）の出力側回路との間に接続する切
替回路（22）と からなることを特徴とするディジタル回路を有するPCM
符号復号器。 - 【請求項２】前記第１、第２の平衡回路および切替回路
が、前記D/A変換器、A/D変換器と同一の半導体基板上に
集積化され、該半導体基板に前記制御信号を入力するた
めの端子を備えることを特徴とする第１項に記載のディ
ジタル回路を有するPCM符号復号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20786986A JPH0720071B2 (ja) | 1986-09-05 | 1986-09-05 | デイジタル平衡回路を有するｐｃｍ符号復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20786986A JPH0720071B2 (ja) | 1986-09-05 | 1986-09-05 | デイジタル平衡回路を有するｐｃｍ符号復号器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6364410A JPS6364410A (ja) | 1988-03-22 |
| JPH0720071B2 true JPH0720071B2 (ja) | 1995-03-06 |
Family
ID=16546896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20786986A Expired - Fee Related JPH0720071B2 (ja) | 1986-09-05 | 1986-09-05 | デイジタル平衡回路を有するｐｃｍ符号復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720071B2 (ja) |
-
1986
- 1986-09-05 JP JP20786986A patent/JPH0720071B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6364410A (ja) | 1988-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0163298A2 (en) | PCM coder/decoder with two-wire/four-wire conversion | |
| US4787080A (en) | PCM coder and decoder circuit having digital balancing network | |
| JP3151233B2 (ja) | 二線‐四線変換器 | |
| JPS5942502B2 (ja) | デジタル式電話回線用の利得制御装置 | |
| JPH0159767B2 (ja) | ||
| JP3151232B2 (ja) | 二線‐四線変換器 | |
| JPH0720071B2 (ja) | デイジタル平衡回路を有するｐｃｍ符号復号器 | |
| US4558185A (en) | Subscriber line interface circuit with complex impedance | |
| EP0054024B1 (en) | Subscriber line audio processing circuit apparatus | |
| JPS6112130A (ja) | Ｐｃｍ符号復号器 | |
| KR100269599B1 (ko) | 에코 제거 장치 | |
| CN100469082C (zh) | 回波防止电路及数字信号处理电路 | |
| EP1787456B1 (en) | Telephone line interface, side-tone attenuation circuit and method | |
| JPH04207229A (ja) | Ａ／ｄ変換装置 | |
| JPH0946273A (ja) | ２線４線変換回路 | |
| JPS62294397A (ja) | アナログ終端試験回路 | |
| JPS63120579A (ja) | 加入者回路 | |
| JPS61234627A (ja) | ２線−４線変換回路 | |
| JPH01261960A (ja) | ボタン電話装置 | |
| JPS62249533A (ja) | 廻り込み信号打消し回路 | |
| JPH10242857A (ja) | 信号処理回路 | |
| JPS60125A (ja) | 二線四線変換回路 | |
| JPH1093999A (ja) | 加入者回路 | |
| JPS627252A (ja) | 雑音除去方式 | |
| JPH0771321B2 (ja) | 加入者回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |