JPH0720081B2 - 周波数情報伝送方式 - Google Patents
周波数情報伝送方式Info
- Publication number
- JPH0720081B2 JPH0720081B2 JP60137591A JP13759185A JPH0720081B2 JP H0720081 B2 JPH0720081 B2 JP H0720081B2 JP 60137591 A JP60137591 A JP 60137591A JP 13759185 A JP13759185 A JP 13759185A JP H0720081 B2 JPH0720081 B2 JP H0720081B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency information
- transmission
- frequency
- clock
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔発明の属する技術分野〕 本発明はビデオ符号化における標本化周波数情報の伝送
方式に関するものである。
方式に関するものである。
ビデオ信号を高能率に符号化する方式にフレーム内符号
化方式やフレーム間符号化方式がある。これらは、符号
化に必要な標本化クロックをビデオの同期信号例えば水
平同期信号を基準信号とする位相同期発振器（PLO）に
より発生し、同期標本化を行うことにより品質良く符号
化を行っている。この標本化クロックの周波数は受信側
で復号処理を行う際に、送信側の標本化クロックと同じ
周波数を使用する必要がある。
化方式やフレーム間符号化方式がある。これらは、符号
化に必要な標本化クロックをビデオの同期信号例えば水
平同期信号を基準信号とする位相同期発振器（PLO）に
より発生し、同期標本化を行うことにより品質良く符号
化を行っている。この標本化クロックの周波数は受信側
で復号処理を行う際に、送信側の標本化クロックと同じ
周波数を使用する必要がある。
標本化クロックの周波数情報伝送方式としては、従来、
１映像フレーム、約33msec当りの伝送クロック数をカウ
ントし、そのカウント結果を伝送していた。即ち、伝送
クロックレート6.312Mb/sの場合のカウント結果は21061
0（16進表示で“336B2"）となり、この値の変動幅はビ
デオ同期周波数の変動幅約±30ppmにより規定され、カ
ウント結果は高々210604（“336AC"）〜210616（“336B
8"）であるため、カウンタの下位８ビットのデータを伝
送していた。受信側では標本化クロックを発生するPLO
をもち、このPLOの出力を基に映像フレームパルスを発
生し、この１映像フレーム当りの伝送クロック数をカウ
ントし、カウント結果の下位８ビットと送信側から送ら
れてきた８ビットデータを比較し、その差が零になるよ
うにPLOの出力周波数を制御することにより送信側の標
本化周波数と同じ値を持つ標本化クロックを発生してい
た。
１映像フレーム、約33msec当りの伝送クロック数をカウ
ントし、そのカウント結果を伝送していた。即ち、伝送
クロックレート6.312Mb/sの場合のカウント結果は21061
0（16進表示で“336B2"）となり、この値の変動幅はビ
デオ同期周波数の変動幅約±30ppmにより規定され、カ
ウント結果は高々210604（“336AC"）〜210616（“336B
8"）であるため、カウンタの下位８ビットのデータを伝
送していた。受信側では標本化クロックを発生するPLO
をもち、このPLOの出力を基に映像フレームパルスを発
生し、この１映像フレーム当りの伝送クロック数をカウ
ントし、カウント結果の下位８ビットと送信側から送ら
れてきた８ビットデータを比較し、その差が零になるよ
うにPLOの出力周波数を制御することにより送信側の標
本化周波数と同じ値を持つ標本化クロックを発生してい
た。
このような周波数情報伝送方式において、従来方式では
単に符号化装置が接続される伝送路の速度の値しか考慮
していなかったため、伝送ハイアラーキに応じて伝送速
度が異なる毎に上記カウンタのカウント結果である下位
８ビットのデータが異なっていた。
単に符号化装置が接続される伝送路の速度の値しか考慮
していなかったため、伝送ハイアラーキに応じて伝送速
度が異なる毎に上記カウンタのカウント結果である下位
８ビットのデータが異なっていた。
このため、32Mb/s用フレーム内符号化装置と6.3Mb/s等
のフレーム間符号化装置が多段縦続接続されるシステム
構成の場合、２段目以降の符号化装置では送信側から送
られてきた８ビットの周波数情報を基にPLOを駆動して
標本化クロックを再生し、この標本化クロックを基に、
次の符号化装置へ知らせるための８ビットの周波数情報
を作成していた。従って、このような多段接続システム
では標本化クロック再生用のPLOも多段接続となり、最
終段ではこのPLOが引き込むまでの時間が長くなるた
め、安定した再生画像を得るまでの時間が長くなる欠点
があった。また、符号化装置毎に回路構成が異なるた
め、回路の共通化を図れない欠点があった。
のフレーム間符号化装置が多段縦続接続されるシステム
構成の場合、２段目以降の符号化装置では送信側から送
られてきた８ビットの周波数情報を基にPLOを駆動して
標本化クロックを再生し、この標本化クロックを基に、
次の符号化装置へ知らせるための８ビットの周波数情報
を作成していた。従って、このような多段接続システム
では標本化クロック再生用のPLOも多段接続となり、最
終段ではこのPLOが引き込むまでの時間が長くなるた
め、安定した再生画像を得るまでの時間が長くなる欠点
があった。また、符号化装置毎に回路構成が異なるた
め、回路の共通化を図れない欠点があった。
本発明の目的は、最終段の再生画像を得るまでの時間が
長くなること、及び回路の共通化が図れないことの点を
解決した周波数情報伝送方式を提供することにある。
長くなること、及び回路の共通化が図れないことの点を
解決した周波数情報伝送方式を提供することにある。
本発明は各種伝送速度の例えば公約数である基本周波数
を基にカウント期間を設定し、このカウント期間当りの
標本化に関するクロックをカウントし、そのカウント結
果を伝送するようにしたこと、及び２段目以降の符号化
装置において、入力段の伝送速度と出力段の伝送速度の
周波数同期がとれている場合には、送信側から送られて
きた８ビットの前記周波数情報を作り替えることなく、
そのまま次の段の符号化装置へ伝送することを特徴とす
る。
を基にカウント期間を設定し、このカウント期間当りの
標本化に関するクロックをカウントし、そのカウント結
果を伝送するようにしたこと、及び２段目以降の符号化
装置において、入力段の伝送速度と出力段の伝送速度の
周波数同期がとれている場合には、送信側から送られて
きた８ビットの前記周波数情報を作り替えることなく、
そのまま次の段の符号化装置へ伝送することを特徴とす
る。
従来の技術とはカウンタの測定期間の測定値及び２段目
以降の符号化装置における周波数情報の伝送方式が異な
る。
以降の符号化装置における周波数情報の伝送方式が異な
る。
第１図は本発明の実施例であって、１はデータ入力端
子、２は受信インターフェース回路、３は分離回路、4,
6はバッファメモリ、５は信号処理回路、7,203は多重化
回路、８は送信インタフェース回路、９はデータ出力端
子、10,17,101,201は分周回路、11,15,16は切替回路、1
2は内臓クロック源、13は外部供給クロック端子、14は
ループバッククロック端子、18は位相同期発振器、100
は標本化クロック再生回路、102,202はカウンタ、103は
減算回路、104はフィルタ、105は電圧制御発振器、200
は周波数情報発生回路である。
子、２は受信インターフェース回路、３は分離回路、4,
6はバッファメモリ、５は信号処理回路、7,203は多重化
回路、８は送信インタフェース回路、９はデータ出力端
子、10,17,101,201は分周回路、11,15,16は切替回路、1
2は内臓クロック源、13は外部供給クロック端子、14は
ループバッククロック端子、18は位相同期発振器、100
は標本化クロック再生回路、102,202はカウンタ、103は
減算回路、104はフィルタ、105は電圧制御発振器、200
は周波数情報発生回路である。
先ず、データ入力端子１から入力されたデータは受信イ
ンターフェース回路２において伝送路上の信号形式例え
ばバイポーラ信号から処理可能な信号形式例えばユニポ
ーラ信号に変換され、分離回路３へ供給される。受信イ
ンタフェース回路２はまた、データ系列の中から伝送ク
ロックを抽出し分周回路10へ提供する。分離回路３に供
給された信号はここで周波数情報を分離された後、バッ
ファメモリ４において伝送クロックfL1の速度から信号
処理用の標本化クロック系fQの速度に変換され、信号処
理回路５において所定の処理を施こされた後、バッファ
メモリ６においてfQの速度から、次段の伝送クロックf
L2の速度に変換され、多重化回路７において周波数情報
を多重化された後、送信インタフェース回路８で伝送路
上の信号形式例えばバイポーラ信号に変換されてデータ
出力端子９へ送出される。受信インタフェース回路２か
ら出力された伝送クロックfL1はバッファメモリ４の入
力段までの処理に使用されるとともに分周回路10におい
て所定の分周比で分周される。一方、次段の伝送路の速
度fL2は、切替回路16において、内臓クロック源12の出
力、ループバッククロック端子14を介して入力されるク
ロックあるいは位相同期発振器18の出力を切り替えて供
給され、切替回路16の出力がバッファメモリ６の出力段
以降の処理に使用されるとともに分周回路17において所
定の分周比で分周される。ここでループバッククロック
端子14に供給されるクロックは、双方向にはられた次段
の伝送路の入力データ系列から抽出したクロックをルー
プバックしてfL2として使用する場合に選択される。ま
た、位相同期発振器18の入力は、外部供給クロック端子
13を介して、例えば外部のクロック供給装置から供給さ
れるクロックあるいは、分周回路10の出力のいずれかが
選択され、この入力信号に応じた伝送クロックfL2が発
生される。切替回路15及び16は伝送システムに応じて、
切替回路11により制御されるが、これらの作り方は第１
図で示した例に制限されるものではない。
ンターフェース回路２において伝送路上の信号形式例え
ばバイポーラ信号から処理可能な信号形式例えばユニポ
ーラ信号に変換され、分離回路３へ供給される。受信イ
ンタフェース回路２はまた、データ系列の中から伝送ク
ロックを抽出し分周回路10へ提供する。分離回路３に供
給された信号はここで周波数情報を分離された後、バッ
ファメモリ４において伝送クロックfL1の速度から信号
処理用の標本化クロック系fQの速度に変換され、信号処
理回路５において所定の処理を施こされた後、バッファ
メモリ６においてfQの速度から、次段の伝送クロックf
L2の速度に変換され、多重化回路７において周波数情報
を多重化された後、送信インタフェース回路８で伝送路
上の信号形式例えばバイポーラ信号に変換されてデータ
出力端子９へ送出される。受信インタフェース回路２か
ら出力された伝送クロックfL1はバッファメモリ４の入
力段までの処理に使用されるとともに分周回路10におい
て所定の分周比で分周される。一方、次段の伝送路の速
度fL2は、切替回路16において、内臓クロック源12の出
力、ループバッククロック端子14を介して入力されるク
ロックあるいは位相同期発振器18の出力を切り替えて供
給され、切替回路16の出力がバッファメモリ６の出力段
以降の処理に使用されるとともに分周回路17において所
定の分周比で分周される。ここでループバッククロック
端子14に供給されるクロックは、双方向にはられた次段
の伝送路の入力データ系列から抽出したクロックをルー
プバックしてfL2として使用する場合に選択される。ま
た、位相同期発振器18の入力は、外部供給クロック端子
13を介して、例えば外部のクロック供給装置から供給さ
れるクロックあるいは、分周回路10の出力のいずれかが
選択され、この入力信号に応じた伝送クロックfL2が発
生される。切替回路15及び16は伝送システムに応じて、
切替回路11により制御されるが、これらの作り方は第１
図で示した例に制限されるものではない。
分周回路10及び17の出力周波数の選択は第１の発明（特
許請求の範囲第１項）に関わるものであって、各種伝送
速度32.064Mb/s,6.312Mb/s,1.544Mb/s,64Kb/s等に共通
な周波数例えば公約数であって、8KHZ等が使用される。
この8KHZを基準にして標本化クロック再生回路100及び
周波数情報発生回路200が動作する。
許請求の範囲第１項）に関わるものであって、各種伝送
速度32.064Mb/s,6.312Mb/s,1.544Mb/s,64Kb/s等に共通
な周波数例えば公約数であって、8KHZ等が使用される。
この8KHZを基準にして標本化クロック再生回路100及び
周波数情報発生回路200が動作する。
標本化クロック再生回路100において、分周回路101は分
周回路10の出力を所定の分周比で分周し、カウンタ102
のリセット信号を発生する。カウンタ102はこのリセッ
ト信号により周期的にリセットされ、この周期の間に入
力される電圧制御発振器105の出力クロックをカウント
し、カウンタがリセットされる直前のカウント結果の例
えば下位８ビットのデータを減算回路103に出力する。
減算回路103はカウンタ12の出力を、分離回路３から供
給される周波数情報から引き算し、その結果をフィルタ
104へ供給する。ここで分離回路３から供給される周波
数情報は、前段の装置で使用されたクロックをカウンタ
12のリセット周期と同じ周期の間カウントしたカウント
結果の下位８ビットのデータである。従って、電圧制御
発振器105の出力fQの周波数が前段の装置で使用したク
ロックの周波数より高い場合は、減算回路103の出力が
例えば負となり、この出力がフィルタ104により平滑さ
れてfQの周波数を徐々に下げるように制御がかかる。逆
にfQが低い場合はこれを高くするように制御がかかり、
前段の装置と同じ周波数を発生することが可能となる。
フィルタ104はディジタル積分回路とD/A変換器を使う方
法を始めいろいろな方法により作ることができる。
周回路10の出力を所定の分周比で分周し、カウンタ102
のリセット信号を発生する。カウンタ102はこのリセッ
ト信号により周期的にリセットされ、この周期の間に入
力される電圧制御発振器105の出力クロックをカウント
し、カウンタがリセットされる直前のカウント結果の例
えば下位８ビットのデータを減算回路103に出力する。
減算回路103はカウンタ12の出力を、分離回路３から供
給される周波数情報から引き算し、その結果をフィルタ
104へ供給する。ここで分離回路３から供給される周波
数情報は、前段の装置で使用されたクロックをカウンタ
12のリセット周期と同じ周期の間カウントしたカウント
結果の下位８ビットのデータである。従って、電圧制御
発振器105の出力fQの周波数が前段の装置で使用したク
ロックの周波数より高い場合は、減算回路103の出力が
例えば負となり、この出力がフィルタ104により平滑さ
れてfQの周波数を徐々に下げるように制御がかかる。逆
にfQが低い場合はこれを高くするように制御がかかり、
前段の装置と同じ周波数を発生することが可能となる。
フィルタ104はディジタル積分回路とD/A変換器を使う方
法を始めいろいろな方法により作ることができる。
周波数情報発生回路200は第２の発明（特許請求の範囲
第２項）の特徴であって、分周回路201は分周回路17の
出力を所定の分周比で分周し、カウンタ202のリセット
信号を発生する。カウンタ202は電圧制御発振器105の出
力クロックをカウントし、リセットされる直前のカウン
ト結果の例えば下位８ビットのデータを多重化回路203
に供給する。多重化回路203はスイッチ11により制御さ
れ、当該装置の入力段伝送速度と出力段伝送速度の周波
数同期がとれている場合分離回路３の出力を、またその
他の場合はカウンタ202の出力を選択して多重化回路７
へ出力する。
第２項）の特徴であって、分周回路201は分周回路17の
出力を所定の分周比で分周し、カウンタ202のリセット
信号を発生する。カウンタ202は電圧制御発振器105の出
力クロックをカウントし、リセットされる直前のカウン
ト結果の例えば下位８ビットのデータを多重化回路203
に供給する。多重化回路203はスイッチ11により制御さ
れ、当該装置の入力段伝送速度と出力段伝送速度の周波
数同期がとれている場合分離回路３の出力を、またその
他の場合はカウンタ202の出力を選択して多重化回路７
へ出力する。
また、分周回路101,201の入力周波数はシステム全体に
対して共通であり、またこれらの所定の分周比もシステ
ム全体で共通にする。従って、標本化クロック再生回路
100、周波数情報発生回路200もシステム全体で共通に構
成する。
対して共通であり、またこれらの所定の分周比もシステ
ム全体で共通にする。従って、標本化クロック再生回路
100、周波数情報発生回路200もシステム全体で共通に構
成する。
第３の発明（特許請求の範囲第３項）は第１図のカウン
タ202のリセット信号とクロックの関係を逆にしたもの
であって、本発明がテレビ信号の符号化用標本化周波数
情報伝送方式として適用される場合、テレビ信号の１フ
レーム当りの伝送路側クロックのカウント結果を伝送す
る例が考えられる。この時、カウントされる伝送路側ク
ロックをディジタル多リンク接続される各伝送路のクロ
ックに共通な周波数例えば8KHZを基本とし、例えばこの
1024倍である8.192MHZのクロックを共通に発生させ、こ
の１ビデオフレーム当りのパルス数を伝送することによ
り第２の発明（特許請求の範囲第２項）で述べた多リン
ク接続が可能となる。
タ202のリセット信号とクロックの関係を逆にしたもの
であって、本発明がテレビ信号の符号化用標本化周波数
情報伝送方式として適用される場合、テレビ信号の１フ
レーム当りの伝送路側クロックのカウント結果を伝送す
る例が考えられる。この時、カウントされる伝送路側ク
ロックをディジタル多リンク接続される各伝送路のクロ
ックに共通な周波数例えば8KHZを基本とし、例えばこの
1024倍である8.192MHZのクロックを共通に発生させ、こ
の１ビデオフレーム当りのパルス数を伝送することによ
り第２の発明（特許請求の範囲第２項）で述べた多リン
ク接続が可能となる。
以上説明したように標本化クロック再生回路、周波数情
報発生回路をシステム全体で共通になるように構成した
ため、これらの回路を各種の装置で共通に構成でき装置
コストを低滅できる利点がある。また、周波数情報発生
回路において、入力段伝送速度と出力段伝送速度が周波
数周同期関係にある場合には前段の装置から送られてき
た周波数情報をそのまま後段の装置に伝送するようにし
たため、最終段の装置で再生したクロックについても、
途中で位相同期発振器を含む標本化クロック再生回路を
何段も通っていないため、引き込み時間が早く、かつジ
ッタの相力も生じることなく、安定した再生画像を得る
までの時間を短かくできる利点がある。
報発生回路をシステム全体で共通になるように構成した
ため、これらの回路を各種の装置で共通に構成でき装置
コストを低滅できる利点がある。また、周波数情報発生
回路において、入力段伝送速度と出力段伝送速度が周波
数周同期関係にある場合には前段の装置から送られてき
た周波数情報をそのまま後段の装置に伝送するようにし
たため、最終段の装置で再生したクロックについても、
途中で位相同期発振器を含む標本化クロック再生回路を
何段も通っていないため、引き込み時間が早く、かつジ
ッタの相力も生じることなく、安定した再生画像を得る
までの時間を短かくできる利点がある。
第１図は本発明の実施例である。 １……データ入力端子、２……受信インタフェース回
路、３……分離回路、4,6……バッファメモリ、５……
信号処理回路、7,203……多重化回路、８……送信イン
タフェース回路、９……データ出力端子、10,17,101,20
1……分周回路、11,15,16……切替回路、12……内臓ク
ロック源、13……外部供給クロック端子、14……ループ
バッククロック端子、18……位相同期発振器、100……
標本化クロック再生回路、102,202……カウンタ、103…
…減算回路、104……フィルタ、105……電圧制御発振
器、200……周波数情報発生回路。
路、３……分離回路、4,6……バッファメモリ、５……
信号処理回路、7,203……多重化回路、８……送信イン
タフェース回路、９……データ出力端子、10,17,101,20
1……分周回路、11,15,16……切替回路、12……内臓ク
ロック源、13……外部供給クロック端子、14……ループ
バッククロック端子、18……位相同期発振器、100……
標本化クロック再生回路、102,202……カウンタ、103…
…減算回路、104……フィルタ、105……電圧制御発振
器、200……周波数情報発生回路。
Claims (3)
- 【請求項１】情報源を標本化する標本化クロックの周波
数情報を受信側に伝送し、受信側では送られてきた前記
周波数情報を基に送信側と同じ周波数の前記標本化クロ
ックを再生する周波数情報伝送方式において、各種伝送
路の伝送速度で共通に発生し得る周波数を基にカウンタ
の測定周期を前記送信側、前記受信側で共通の値に設定
し、前記測定周期当りの前記標本化クロックのパルス数
を測定し、その測定結果を前記周波数情報として受信側
に伝送することを特徴とする周波数情報伝送方式。 - 【請求項２】情報源を標本化する標本化クロックの周波
数情報を、多段縦続接続された各段の装置に次々と伝送
していく周波数情報伝送方式において、２段目以降の装
置の入力段の伝送速度と出力段の伝送速度が周波数同期
関係にある場合に前の段から伝送されてきた前記周波数
情報のデータそのままを次段の装置へ前記周波数情報と
して伝送することを特徴とする周波数情報伝送方式。 - 【請求項３】情報源を標本化する標本化クロックの周波
数情報を受信側に伝送し、受信側では送られてきた前記
周波数情報を基に送信側と同じ周波数の前記標本化クロ
ックを再生する周波数情報伝送方式において、各種伝送
路の伝送速度で共通に発生し得る周波数を基に前記送信
側、受信側で共通の値のカウント用クロックを発生し、
前記カウント用クロックについて、情報源の１フレーム
当りのパルス数をカウントした結果を前記周波数情報と
して受信側に伝送することを特徴とする周波数情報伝送
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60137591A JPH0720081B2 (ja) | 1985-06-24 | 1985-06-24 | 周波数情報伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60137591A JPH0720081B2 (ja) | 1985-06-24 | 1985-06-24 | 周波数情報伝送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61295729A JPS61295729A (ja) | 1986-12-26 |
| JPH0720081B2 true JPH0720081B2 (ja) | 1995-03-06 |
Family
ID=15202282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60137591A Expired - Fee Related JPH0720081B2 (ja) | 1985-06-24 | 1985-06-24 | 周波数情報伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720081B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5434707A (en) * | 1977-08-24 | 1979-03-14 | Omron Tateisi Electronics Co | Data communication method and system thereof |
-
1985
- 1985-06-24 JP JP60137591A patent/JPH0720081B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61295729A (ja) | 1986-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4703355A (en) | Audio to video timing equalizer method and apparatus | |
| CA2166042C (en) | Decoder for audio signals belonging to compressed and coded audiovisual streams | |
| JPH09312669A (ja) | データ伝送方式 | |
| JPH02143688A (ja) | 異種ビデオ・フォーマット識別装置 | |
| JP2597239B2 (ja) | ディジタル位相同期ループ及び該ディジタル位相同期ループを具える受信機及びその制御方法 | |
| JP2000341234A (ja) | データ伝送装置とデータ受信装置 | |
| JPH02176697A (ja) | 遠隔制御器の黒白モニター装置 | |
| JPH04207883A (ja) | クロック同期方式 | |
| JP4303888B2 (ja) | 記録媒体のトラックへの情報信号の記録及び記録されている情報信号の再生 | |
| US4887261A (en) | Method and arrangement for transmitting a digital signal with a low bit rate in a time section, provided for higher bit rates, of a time division multiplexed signal | |
| JPH0720081B2 (ja) | 周波数情報伝送方式 | |
| KR100198785B1 (ko) | 시간정보 관리를 위한 주파수 정보 전송 장치 및 전송 방법 | |
| JP2594666B2 (ja) | 標本化クロックの周波数情報生成回路 | |
| US5937021A (en) | Digital phase-locked loop for clock recovery | |
| JPH0795194A (ja) | データ伝送装置及びデータ受信装置 | |
| JPH04362827A (ja) | パケット通信方式 | |
| JPS61214842A (ja) | 文字多重放送におけるデ−タサンプリング変換回路 | |
| JPS6033650Y2 (ja) | 同期信号分離装置 | |
| JPS59110280A (ja) | 水平同期信号処理回路 | |
| JPS5896461A (ja) | 信号発生装置 | |
| JPH04117773A (ja) | テレビジョン信号の同期信号再生装置 | |
| JPH0754965B2 (ja) | 水平同期再生装置 | |
| JPH02228834A (ja) | 非同期データ多重方式 | |
| JPH0818930A (ja) | 映像音声間の同期ずれ測定方法 | |
| JPH05260012A (ja) | データ送信装置とデータ受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |