JPH07201004A - 素子抵抗の微小変化の検出回路 - Google Patents
素子抵抗の微小変化の検出回路Info
- Publication number
- JPH07201004A JPH07201004A JP33837093A JP33837093A JPH07201004A JP H07201004 A JPH07201004 A JP H07201004A JP 33837093 A JP33837093 A JP 33837093A JP 33837093 A JP33837093 A JP 33837093A JP H07201004 A JPH07201004 A JP H07201004A
- Authority
- JP
- Japan
- Prior art keywords
- change
- voltage
- transistors
- pair
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Magnetic Heads (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
Abstract
(57)【要約】
【目的】 MRヘッドの再生信号検出回路に関し、MRヘッ
ドの再生信号のS/N の劣化が少なく、ヘッド−媒体間電
圧による静電破壊の発生の防止を目的とする。 【構成】 磁界等の外部要因によって抵抗値が微小変化
する素子の抵抗変化を電圧の変化として検出する素子抵
抗の微小変化の検出回路を、第１の電源Ｖccとこれより
電位の低い第２の電源ＶEE間に並列に接続された一対の
トランジスタQa,Qbのエミッタ端子間に抵抗値が微小変
化する素子１を接続すると共に、この一対のトランジス
タQa, Qbのそれぞれのエミッタ端子に電流源Ia, Ibを接
続し、それぞれのコレクタ端子には負荷ＲL を接続し、
一対のトランジスタQa, Qbのそれぞれのベース端子間に
は一定の電圧値を持つ直流電圧源２を接続し、負荷ＲL
とコレクタ端子の接続点より直流成分をコンデンサCa,
Cbを介して抵抗値の変化を電圧の変化として取り出すよ
うに構成する。
ドの再生信号のS/N の劣化が少なく、ヘッド−媒体間電
圧による静電破壊の発生の防止を目的とする。 【構成】 磁界等の外部要因によって抵抗値が微小変化
する素子の抵抗変化を電圧の変化として検出する素子抵
抗の微小変化の検出回路を、第１の電源Ｖccとこれより
電位の低い第２の電源ＶEE間に並列に接続された一対の
トランジスタQa,Qbのエミッタ端子間に抵抗値が微小変
化する素子１を接続すると共に、この一対のトランジス
タQa, Qbのそれぞれのエミッタ端子に電流源Ia, Ibを接
続し、それぞれのコレクタ端子には負荷ＲL を接続し、
一対のトランジスタQa, Qbのそれぞれのベース端子間に
は一定の電圧値を持つ直流電圧源２を接続し、負荷ＲL
とコレクタ端子の接続点より直流成分をコンデンサCa,
Cbを介して抵抗値の変化を電圧の変化として取り出すよ
うに構成する。
Description
【０００１】
【産業上の利用分野】本発明は素子抵抗の微小変化の検
出回路に関し、特に、磁界等の外部要因によって抵抗値
が微小変化する素子の抵抗変化を電圧の変化として検出
する素子抵抗の微小変化の検出回路に関する。従来、磁
界等の外部要因によって抵抗値が微小変化する素子とし
ては、磁気ディスク装置等の読出用ヘッドとして使用さ
れる磁気抵抗効果ヘッド（以下ＭＲヘッドという）があ
り、ＭＲヘッドの素子抵抗の微小変化の検出回路は再生
信号の検出回路として使用されている。
出回路に関し、特に、磁界等の外部要因によって抵抗値
が微小変化する素子の抵抗変化を電圧の変化として検出
する素子抵抗の微小変化の検出回路に関する。従来、磁
界等の外部要因によって抵抗値が微小変化する素子とし
ては、磁気ディスク装置等の読出用ヘッドとして使用さ
れる磁気抵抗効果ヘッド（以下ＭＲヘッドという）があ
り、ＭＲヘッドの素子抵抗の微小変化の検出回路は再生
信号の検出回路として使用されている。
【０００２】このＭＲヘッドは従来の薄膜ヘッドとは異
なり、その再生出力が媒体との相対速度に依存しない特
徴がある。このため、ＭＲヘッドは媒体との相対速度を
大きくできない小型の磁気ディスク装置で盛んに使用さ
れる様になってきた。そして、従来の薄膜ヘッドがコイ
ルに作用する磁束の変化することによって生じる起電力
を検出して再生信号として処理していたのに対し、ＭＲ
ヘッドではＭＲ素子に作用する磁束の量に対応して素子
の抵抗値が変化する特性（磁気抵抗効果）を利用して媒
体上に磁化の形で記録されているデータを読み取るよう
にしている。
なり、その再生出力が媒体との相対速度に依存しない特
徴がある。このため、ＭＲヘッドは媒体との相対速度を
大きくできない小型の磁気ディスク装置で盛んに使用さ
れる様になってきた。そして、従来の薄膜ヘッドがコイ
ルに作用する磁束の変化することによって生じる起電力
を検出して再生信号として処理していたのに対し、ＭＲ
ヘッドではＭＲ素子に作用する磁束の量に対応して素子
の抵抗値が変化する特性（磁気抵抗効果）を利用して媒
体上に磁化の形で記録されているデータを読み取るよう
にしている。
【０００３】このため、ＭＲヘッドではＭＲ素子の微小
な抵抗値の変化を、電圧の変化として効率良く検出しな
ければならず、再生信号のＳ／Ｎが劣化しにくい素子抵
抗の微小変化の検出回路が望まれている。
な抵抗値の変化を、電圧の変化として効率良く検出しな
ければならず、再生信号のＳ／Ｎが劣化しにくい素子抵
抗の微小変化の検出回路が望まれている。
【０００４】
【従来の技術】図８は従来のＭＲヘッドに用いられるＭ
Ｒ素子の微小変化の検出回路の構成の一例を示すもので
ある。この例では、ＭＲヘッド６１は２つの電流源６
２，６３の間に接続されており、各電流源６２，６３は
それぞれ第１の電源Ｖccと第２の電源ＶEEに接続されて
いる。そして、ＭＲヘッド６１の両端は、一対のトラン
ジスタ６４，６５と抵抗６６，６７、および電流源６８
から構成された作動増幅回路のトランジスタ６４，６５
のベース端子にそれぞれ接続されている。この例では、
電流源６２，６３によりＭＲヘッド６１に電流を流し、
ＭＲヘッド６１の抵抗による電圧降下を一対のトランジ
スタ６４，６５による差動増幅回路で受け、トランジス
タ６４，６５のコレクタ端子から出力を取り出すことに
よってＭＲヘッド６１の抵抗変化による電圧の変化を再
生信号として検出している。
Ｒ素子の微小変化の検出回路の構成の一例を示すもので
ある。この例では、ＭＲヘッド６１は２つの電流源６
２，６３の間に接続されており、各電流源６２，６３は
それぞれ第１の電源Ｖccと第２の電源ＶEEに接続されて
いる。そして、ＭＲヘッド６１の両端は、一対のトラン
ジスタ６４，６５と抵抗６６，６７、および電流源６８
から構成された作動増幅回路のトランジスタ６４，６５
のベース端子にそれぞれ接続されている。この例では、
電流源６２，６３によりＭＲヘッド６１に電流を流し、
ＭＲヘッド６１の抵抗による電圧降下を一対のトランジ
スタ６４，６５による差動増幅回路で受け、トランジス
タ６４，６５のコレクタ端子から出力を取り出すことに
よってＭＲヘッド６１の抵抗変化による電圧の変化を再
生信号として検出している。
【０００５】
【発明が解決しようとする課題】しかしながら、この例
の構成では、差動増幅回路の入力であるトランジスタ６
４，６５のベース端子がインピーダンスの高い電流源６
２，６３にそれぞれ接続されているため、インピーダン
スの高い電流源６２，６３の発生する雑音が再生信号に
重畳されることになり、信号のＳ／Ｎが劣化してしまう
という問題があった。
の構成では、差動増幅回路の入力であるトランジスタ６
４，６５のベース端子がインピーダンスの高い電流源６
２，６３にそれぞれ接続されているため、インピーダン
スの高い電流源６２，６３の発生する雑音が再生信号に
重畳されることになり、信号のＳ／Ｎが劣化してしまう
という問題があった。
【０００６】また、図８に示した構成においてＶEEを磁
気ディスク装置のグランドレベルに設定した場合、ＭＲ
ヘッド６１の電位がＶcc／２程度の高電位になるため、
グランドレベルに保持された媒体との間に電位差が発生
しており、ＭＲヘッド６１は絶縁性の保護膜で被覆され
ているものの、経年変化等でこの保護膜が劣化した場合
に、ＭＲヘッド６１が静電破壊を起こす恐れがあった。
気ディスク装置のグランドレベルに設定した場合、ＭＲ
ヘッド６１の電位がＶcc／２程度の高電位になるため、
グランドレベルに保持された媒体との間に電位差が発生
しており、ＭＲヘッド６１は絶縁性の保護膜で被覆され
ているものの、経年変化等でこの保護膜が劣化した場合
に、ＭＲヘッド６１が静電破壊を起こす恐れがあった。
【０００７】そこで、本発明の第１の目的は、ＭＲヘッ
ドからの再生信号のＳ／Ｎの劣化が少ない素子抵抗の微
小変化の検出回路を提供することにあり、第２の目的は
磁気ディスク装置のグランドレベルとＭＲヘッドとの間
の電位差を小さくして、ＭＲヘッドの保護膜が劣化した
ような場合でもＭＲヘッドが静電破壊を起こす恐れが少
ない素子抵抗の微小変化の検出回路を提供することにあ
る。
ドからの再生信号のＳ／Ｎの劣化が少ない素子抵抗の微
小変化の検出回路を提供することにあり、第２の目的は
磁気ディスク装置のグランドレベルとＭＲヘッドとの間
の電位差を小さくして、ＭＲヘッドの保護膜が劣化した
ような場合でもＭＲヘッドが静電破壊を起こす恐れが少
ない素子抵抗の微小変化の検出回路を提供することにあ
る。
【０００８】
【課題を解決するための手段】前記目的を達成する本発
明の素子抵抗の微小変化の検出回路は、磁界等の外部要
因によって抵抗値が微小変化する素子の抵抗変化を電圧
の変化として検出する素子抵抗の微小変化の検出回路で
あって、第１の電源とこれより電位の低い第２の電源間
に並列に接続された一対のトランジスタのエミッタ端子
間に抵抗値が微小変化する素子を接続すると共に、この
一対のトランジスタのそれぞれのエミッタ端子に電流源
を接続し、それぞれのコレクタ端子には負荷を接続し、
一対のトランジスタのそれぞれのベース端子間には一定
の電圧値を持つ直流電圧源を接続し、負荷と前記コレク
タ端子の接続点より直流成分を遮断する手段を介して抵
抗値の変化を電圧の変化として取り出すことを特徴とし
ている。
明の素子抵抗の微小変化の検出回路は、磁界等の外部要
因によって抵抗値が微小変化する素子の抵抗変化を電圧
の変化として検出する素子抵抗の微小変化の検出回路で
あって、第１の電源とこれより電位の低い第２の電源間
に並列に接続された一対のトランジスタのエミッタ端子
間に抵抗値が微小変化する素子を接続すると共に、この
一対のトランジスタのそれぞれのエミッタ端子に電流源
を接続し、それぞれのコレクタ端子には負荷を接続し、
一対のトランジスタのそれぞれのベース端子間には一定
の電圧値を持つ直流電圧源を接続し、負荷と前記コレク
タ端子の接続点より直流成分を遮断する手段を介して抵
抗値の変化を電圧の変化として取り出すことを特徴とし
ている。
【０００９】この場合、一対のトランジスタのそれぞれ
のベース端子間に接続する電源を、第１の電源に接続す
る定電流源と第２の電源に接続する定電流源に両端を接
続した抵抗に発生する電圧とし、定電流源と抵抗との接
続点に、回路全体の電源、グランド系に対し十分インピ
ーダンスを低くするための容量をそれぞれ接続し、か
つ、その抵抗の接続点に、接続点の電位を任意な値に設
定できる基準電位設定手段を接続して構成することがで
きる。
のベース端子間に接続する電源を、第１の電源に接続す
る定電流源と第２の電源に接続する定電流源に両端を接
続した抵抗に発生する電圧とし、定電流源と抵抗との接
続点に、回路全体の電源、グランド系に対し十分インピ
ーダンスを低くするための容量をそれぞれ接続し、か
つ、その抵抗の接続点に、接続点の電位を任意な値に設
定できる基準電位設定手段を接続して構成することがで
きる。
【００１０】更に、抵抗の接続点の電位に、前記一対の
トランジスタと同極性のトランジスタを接続し、このト
ランジスタによるエミッタフォロアにより抵抗の接続点
の電位をバッファして外部に取り出すせるようにし、こ
れを磁気ディスク装置のグランドレベルとすることによ
り、磁界等の外部要因によって抵抗値が微小変化するＭ
Ｒ素子と媒体間の電位差を小さくすることができる。
トランジスタと同極性のトランジスタを接続し、このト
ランジスタによるエミッタフォロアにより抵抗の接続点
の電位をバッファして外部に取り出すせるようにし、こ
れを磁気ディスク装置のグランドレベルとすることによ
り、磁界等の外部要因によって抵抗値が微小変化するＭ
Ｒ素子と媒体間の電位差を小さくすることができる。
【００１１】なお、抵抗の接続点の電位に接続するトラ
ンジスタは、一対のトランジスタと反対極性のトランジ
スタでも良く、また、トランジスタをＭＯＳ形トランジ
スタで構成するようにしても良い。
ンジスタは、一対のトランジスタと反対極性のトランジ
スタでも良く、また、トランジスタをＭＯＳ形トランジ
スタで構成するようにしても良い。
【００１２】
【作用】本発明の素子抵抗の微小変化の検出回路によれ
ば、ＭＲヘッドを差動増幅段のエミッタ抵抗として用い
ることにより、Ｓ／Ｎの劣化を極めて小さくでき、か
つ、ＭＲヘッドの電位を低く設定できる検出器が実現で
きる。
ば、ＭＲヘッドを差動増幅段のエミッタ抵抗として用い
ることにより、Ｓ／Ｎの劣化を極めて小さくでき、か
つ、ＭＲヘッドの電位を低く設定できる検出器が実現で
きる。
【００１３】
【実施例】以下添付図面を用いて本発明の実施例を詳細
に説明する。図１は本発明の素子抵抗の微小変化の検出
回路の原理構成を示す回路図であり、磁界等の外部要因
によって抵抗値が微小変化する素子として磁気ディスク
装置等に使用されるＭＲヘッドを例にとって説明する。
に説明する。図１は本発明の素子抵抗の微小変化の検出
回路の原理構成を示す回路図であり、磁界等の外部要因
によって抵抗値が微小変化する素子として磁気ディスク
装置等に使用されるＭＲヘッドを例にとって説明する。
【００１４】本発明では、第１の電源Ｖccとこれより電
位の低い第２の電源ＶEE間に並列に接続された一対のト
ランジスタＱａ，Ｑｂのエミッタ端子間にＭＲヘッド１
が接続されており、この一対のトランジスタＱａ，Ｑｂ
のそれぞれのエミッタ端子と第２の電源ＶEE間に電流源
Ｉａ，Ｉｂが接続され、それぞれのコレクタ端子と第１
の電源Ｖcc間には負荷ＲL が接続されている。また、一
対のトランジスタＱａ，Ｑｂのそれぞれのベース端子間
には一定の電圧値を持つ直流電圧源２が接続され、負荷
ＲL と一対のトランジスタＱａ，Ｑｂのコレクタ端子の
接続点は、第１の電源Ｖccにコレクタ端子が接続され、
エミッタ端子が第２の電源ＶEE間に接続する電流源Ｉ
ｃ，Ｉｄに接続されたバッファとしてのエミッタフォロ
ワトランジスタＱｅ，Ｑｆのベース端子に接続されてい
る。そして、トランジスタＱｅ，Ｑｆのエミッタ端子と
電流源Ｉｅ，Ｉｆとの接続点より直流成分を遮断するコ
ンデンサＣａ，Ｃｂを介して抵抗値の変化が電圧の変化
として取り出されるようになっている。
位の低い第２の電源ＶEE間に並列に接続された一対のト
ランジスタＱａ，Ｑｂのエミッタ端子間にＭＲヘッド１
が接続されており、この一対のトランジスタＱａ，Ｑｂ
のそれぞれのエミッタ端子と第２の電源ＶEE間に電流源
Ｉａ，Ｉｂが接続され、それぞれのコレクタ端子と第１
の電源Ｖcc間には負荷ＲL が接続されている。また、一
対のトランジスタＱａ，Ｑｂのそれぞれのベース端子間
には一定の電圧値を持つ直流電圧源２が接続され、負荷
ＲL と一対のトランジスタＱａ，Ｑｂのコレクタ端子の
接続点は、第１の電源Ｖccにコレクタ端子が接続され、
エミッタ端子が第２の電源ＶEE間に接続する電流源Ｉ
ｃ，Ｉｄに接続されたバッファとしてのエミッタフォロ
ワトランジスタＱｅ，Ｑｆのベース端子に接続されてい
る。そして、トランジスタＱｅ，Ｑｆのエミッタ端子と
電流源Ｉｅ，Ｉｆとの接続点より直流成分を遮断するコ
ンデンサＣａ，Ｃｂを介して抵抗値の変化が電圧の変化
として取り出されるようになっている。
【００１５】電圧源２の電圧をＥ〔Ｖ〕、ＭＲヘッド１
の抵抗値をＲ＋△ｒ〔Ω〕とし、負荷抵抗ＲL の抵抗値
をｒ〔Ω〕とすれば、差動回路の出力ｅはトランジスタ
Ｑａ，Ｑｂの電流増幅率が十分大きい場合に次の様にな
る。 ｜ｅ｜≒（２ｒＥ）／（Ｒ＋△ｒ） … 差動回路の出力ｅには直流オフセット分ｅ0 とＭＲ素子
６１の抵抗変化による電圧変化分△ｅが含まれており、
容量結合等の直流成分を除去する手段によりこの直流オ
フセット分ｅ0 を除去すれば、検出器の出力としてＭＲ
素子６１の抵抗の変化に対応した電圧の変化△ｅが出力
される。
の抵抗値をＲ＋△ｒ〔Ω〕とし、負荷抵抗ＲL の抵抗値
をｒ〔Ω〕とすれば、差動回路の出力ｅはトランジスタ
Ｑａ，Ｑｂの電流増幅率が十分大きい場合に次の様にな
る。 ｜ｅ｜≒（２ｒＥ）／（Ｒ＋△ｒ） … 差動回路の出力ｅには直流オフセット分ｅ0 とＭＲ素子
６１の抵抗変化による電圧変化分△ｅが含まれており、
容量結合等の直流成分を除去する手段によりこの直流オ
フセット分ｅ0 を除去すれば、検出器の出力としてＭＲ
素子６１の抵抗の変化に対応した電圧の変化△ｅが出力
される。
【００１６】このように、本発明では、ＭＲヘッド６１
を差動増幅回路のエミッタ抵抗として用い、差動増幅回
路の入力にはインピーダンスの低い電圧源２を接続する
ため、検出回路によるＳ／Ｎ比の劣化を極めて小さくす
ることができる。また、電圧源２の電圧値を変更するこ
とにより、ＭＲヘッド６１の電位を外部から設定するこ
とが可能なので、従来方式に比較してＭＲヘッド６１の
電位を低くできる。
を差動増幅回路のエミッタ抵抗として用い、差動増幅回
路の入力にはインピーダンスの低い電圧源２を接続する
ため、検出回路によるＳ／Ｎ比の劣化を極めて小さくす
ることができる。また、電圧源２の電圧値を変更するこ
とにより、ＭＲヘッド６１の電位を外部から設定するこ
とが可能なので、従来方式に比較してＭＲヘッド６１の
電位を低くできる。
【００１７】図２は図１に示した本発明の素子抵抗の微
小変化の検出回路の電圧源２の第１の実施例の構成を示
す回路図である。図２の実施例の電圧源２では、第１の
電源Ｖccに接続された定電流源ＩＡと、第２の電源ＶEE
に接続された定電流源ＩＢとの間に、直列接続された抵
抗ＲＡ，ＲＢが接続されており、この直列接続された抵
抗ＲＡ，ＲＢの両端に図１に示したトランジスタＱａ，
Ｑｂのそれぞれのベース端子間に印加される電圧Ｅが現
れるようになっている。そして、定電流源ＩＡ，ＩＢと
抵抗ＲＡ，ＲＢとの接続点には回路全体の電源、グラン
ド系に対し十分インピーダンスを低くするためのコンデ
ンサＣＡ，ＣＢがそれぞれ接続されている。また、抵抗
ＲＡ，ＲＢの接続点には接続点の電位を任意な値に設定
できるバッファ３が接続されている。このバッファ３に
は基準電圧Ｖref が印加されており、この基準電圧Ｖre
f を変更することによって、抵抗ＲＡ，ＲＢの接続点に
は接続点の電位を任意な値に設定できるようになってい
る。
小変化の検出回路の電圧源２の第１の実施例の構成を示
す回路図である。図２の実施例の電圧源２では、第１の
電源Ｖccに接続された定電流源ＩＡと、第２の電源ＶEE
に接続された定電流源ＩＢとの間に、直列接続された抵
抗ＲＡ，ＲＢが接続されており、この直列接続された抵
抗ＲＡ，ＲＢの両端に図１に示したトランジスタＱａ，
Ｑｂのそれぞれのベース端子間に印加される電圧Ｅが現
れるようになっている。そして、定電流源ＩＡ，ＩＢと
抵抗ＲＡ，ＲＢとの接続点には回路全体の電源、グラン
ド系に対し十分インピーダンスを低くするためのコンデ
ンサＣＡ，ＣＢがそれぞれ接続されている。また、抵抗
ＲＡ，ＲＢの接続点には接続点の電位を任意な値に設定
できるバッファ３が接続されている。このバッファ３に
は基準電圧Ｖref が印加されており、この基準電圧Ｖre
f を変更することによって、抵抗ＲＡ，ＲＢの接続点に
は接続点の電位を任意な値に設定できるようになってい
る。
【００１８】この構成では、直列に接続された抵抗Ｒ
１, Ｒ２の上下の定電流源ＩＡ, ＩＢによる電流ｉが抵
抗Ｒ１, Ｒ２を流れるので、抵抗Ｒ１, Ｒ２の両端に電
圧Ｅが生じる。このとき、抵抗Ｒ１, Ｒ２の抵抗値は同
一の抵抗値に選ばれており、２つの抵抗Ｒ１, Ｒ２の接
続点の電位がバッファ３を介してＶref に設定されてい
る。
１, Ｒ２の上下の定電流源ＩＡ, ＩＢによる電流ｉが抵
抗Ｒ１, Ｒ２を流れるので、抵抗Ｒ１, Ｒ２の両端に電
圧Ｅが生じる。このとき、抵抗Ｒ１, Ｒ２の抵抗値は同
一の抵抗値に選ばれており、２つの抵抗Ｒ１, Ｒ２の接
続点の電位がバッファ３を介してＶref に設定されてい
る。
【００１９】図３は図２のように構成された電圧源２
を、図１のように構成された素子抵抗の微小変化の検出
回路に組み合わせた時の具体的な回路構成の一例を示す
回路図である。図３において点線で囲まれた部分が電圧
源２を示している。図において符号Ｒ１〜Ｒ２０は抵
抗、Ｑ１、Ｑ５〜Ｑ２４はトランジスタ、Ｃ１〜Ｃ５は
コンデンサを示している。
を、図１のように構成された素子抵抗の微小変化の検出
回路に組み合わせた時の具体的な回路構成の一例を示す
回路図である。図３において点線で囲まれた部分が電圧
源２を示している。図において符号Ｒ１〜Ｒ２０は抵
抗、Ｑ１、Ｑ５〜Ｑ２４はトランジスタ、Ｃ１〜Ｃ５は
コンデンサを示している。
【００２０】トランジスタＱ１に印加される制御電圧Ｖ
ｃによりトランジスタＱ１０の電流が決定され、トラン
ジスタＱ８、Ｑ６、Ｑ５、Ｑ７のカレントミラー回路に
より、抵抗Ｒ３及びＲ４に電流が流れ、トランジスタＱ
１１、Ｑ１２の差動増幅回路の入力に電圧差が供給され
る。コンデンサＣ３、Ｃ４、Ｃ５は差動増幅回路の入力
部のインピーダンスを低く抑える目的で接続した容量で
ある。また、トランジスタＱ１１、Ｑ１２の差動増幅回
路の負荷は定電流負荷としている。このトランジスタＱ
１１、Ｑ１２のコレクタ間に発生した直流オフセットを
含んだ電圧は、次段のエミッタフォロアのトランジスタ
Ｑ１６，Ｑ１７によってバファされ、コンデンサＣ１、
Ｃ２により直流オフセット分が除去され、ＭＲヘッド１
の抵抗変化分（約２〜３％）に対応した電圧変化となっ
て出力される。
ｃによりトランジスタＱ１０の電流が決定され、トラン
ジスタＱ８、Ｑ６、Ｑ５、Ｑ７のカレントミラー回路に
より、抵抗Ｒ３及びＲ４に電流が流れ、トランジスタＱ
１１、Ｑ１２の差動増幅回路の入力に電圧差が供給され
る。コンデンサＣ３、Ｃ４、Ｃ５は差動増幅回路の入力
部のインピーダンスを低く抑える目的で接続した容量で
ある。また、トランジスタＱ１１、Ｑ１２の差動増幅回
路の負荷は定電流負荷としている。このトランジスタＱ
１１、Ｑ１２のコレクタ間に発生した直流オフセットを
含んだ電圧は、次段のエミッタフォロアのトランジスタ
Ｑ１６，Ｑ１７によってバファされ、コンデンサＣ１、
Ｃ２により直流オフセット分が除去され、ＭＲヘッド１
の抵抗変化分（約２〜３％）に対応した電圧変化となっ
て出力される。
【００２１】図４は図１に示した本発明の素子抵抗の微
小変化の検出回路の電圧源２の第２の実施例の構成を示
す回路図であり、図２に示した第１の実施例の電圧源２
と同じ構成部材には同じ符号が付されている。従って、
図２と同じ構成部材についてはその説明を省略する。図
４に示した本発明の素子抵抗の微小変化の検出回路の電
圧源２の第２の実施例が第１の実施例の構成と異なる点
は、図２の実施例の電圧源２の構成に加えて、ＮＰＮト
ランジスタＱｃのエミッタフォロアにより抵抗ＲＡ，Ｒ
Ｂの接続点における中点電位が取り出され電圧Ｖout と
して外部に供給できるようになっている点である。
小変化の検出回路の電圧源２の第２の実施例の構成を示
す回路図であり、図２に示した第１の実施例の電圧源２
と同じ構成部材には同じ符号が付されている。従って、
図２と同じ構成部材についてはその説明を省略する。図
４に示した本発明の素子抵抗の微小変化の検出回路の電
圧源２の第２の実施例が第１の実施例の構成と異なる点
は、図２の実施例の電圧源２の構成に加えて、ＮＰＮト
ランジスタＱｃのエミッタフォロアにより抵抗ＲＡ，Ｒ
Ｂの接続点における中点電位が取り出され電圧Ｖout と
して外部に供給できるようになっている点である。
【００２２】この構成においても、直列に接続された抵
抗ＲＡ, ＲＢの上下の定電流源ＩＡ, ＩＢによる電流ｉ
が抵抗ＲＡ, ＲＢを流れ、抵抗ＲＡ, ＲＢの両端に電圧
Ｅが生じる。そして、抵抗ＲＡ, ＲＢの抵抗値は同一の
抵抗値に選ばれており、２つの抵抗ＲＡ, ＲＢの接続点
の電位がバッファ３を介してＶref に設定されている。
正確にはこの回路の出力電圧Ｖout は抵抗ＲＡ，ＲＢの
中点電位Ｖref よりもトランジスタＱｃのベース−エミ
ッタ間電圧ＶBEだけ下がった電圧値となる。
抗ＲＡ, ＲＢの上下の定電流源ＩＡ, ＩＢによる電流ｉ
が抵抗ＲＡ, ＲＢを流れ、抵抗ＲＡ, ＲＢの両端に電圧
Ｅが生じる。そして、抵抗ＲＡ, ＲＢの抵抗値は同一の
抵抗値に選ばれており、２つの抵抗ＲＡ, ＲＢの接続点
の電位がバッファ３を介してＶref に設定されている。
正確にはこの回路の出力電圧Ｖout は抵抗ＲＡ，ＲＢの
中点電位Ｖref よりもトランジスタＱｃのベース−エミ
ッタ間電圧ＶBEだけ下がった電圧値となる。
【００２３】図５は図４のように構成された電圧源２
を、図１のように構成された素子抵抗の微小変化の検出
回路に組み合わせた時の具体的な回路構成の一例を示す
回路図である。図３において点線で囲まれた部分が電圧
源２を示している。図において符号Ｒ１〜Ｒ２０は抵
抗、Ｑ１〜Ｑ２４はトランジスタ、Ｃ１〜Ｃ５はコンデ
ンサを示している。
を、図１のように構成された素子抵抗の微小変化の検出
回路に組み合わせた時の具体的な回路構成の一例を示す
回路図である。図３において点線で囲まれた部分が電圧
源２を示している。図において符号Ｒ１〜Ｒ２０は抵
抗、Ｑ１〜Ｑ２４はトランジスタ、Ｃ１〜Ｃ５はコンデ
ンサを示している。
【００２４】トランジスタＱ１に印加される制御電圧Ｖ
ｃによりトランジスタＱ１０の電流が決定され、トラン
ジスタＱ８、Ｑ６、Ｑ５、Ｑ７のカレントミラー回路に
より、抵抗Ｒ３及びＲ４に電流が流れ、トランジスタＱ
１１、Ｑ１２の差動増幅回路の入力に電圧差が供給され
る。コンデンサＣ３、Ｃ４、Ｃ５は差動増幅回路の入力
部のインピーダンスを低く抑える目的で接続した容量で
ある。また、トランジスタＱ１１、Ｑ１２の差動増幅回
路の負荷は定電流負荷としている。このトランジスタＱ
１１、Ｑ１２のコレクタ間に発生した直流オフセットを
含んだ電圧は、次段のエミッタフォロアのトランジスタ
Ｑ１６，Ｑ１７によってバファされ、コンデンサＣ１、
Ｃ２により直流オフセット分が除去され、ＭＲヘッド１
の抵抗変化分（約２〜３％）に対応した電圧変化となっ
て出力される。
ｃによりトランジスタＱ１０の電流が決定され、トラン
ジスタＱ８、Ｑ６、Ｑ５、Ｑ７のカレントミラー回路に
より、抵抗Ｒ３及びＲ４に電流が流れ、トランジスタＱ
１１、Ｑ１２の差動増幅回路の入力に電圧差が供給され
る。コンデンサＣ３、Ｃ４、Ｃ５は差動増幅回路の入力
部のインピーダンスを低く抑える目的で接続した容量で
ある。また、トランジスタＱ１１、Ｑ１２の差動増幅回
路の負荷は定電流負荷としている。このトランジスタＱ
１１、Ｑ１２のコレクタ間に発生した直流オフセットを
含んだ電圧は、次段のエミッタフォロアのトランジスタ
Ｑ１６，Ｑ１７によってバファされ、コンデンサＣ１、
Ｃ２により直流オフセット分が除去され、ＭＲヘッド１
の抵抗変化分（約２〜３％）に対応した電圧変化となっ
て出力される。
【００２５】このとき、抵抗Ｒ３，Ｒ４の中点はトラン
ジスタＱ２のエミッタフォロアによってＶref ＋ＶBEに
設定される。こうすることでトランジスタＱ１１、Ｑ１
２のエミッタに接続されたＭＲヘッド１の電位を概ねＶ
ref と同電位とすることができる。つまり、抵抗Ｒ３，
Ｒ４の両端の電圧値からトランジスタＱ１１、Ｑ１２の
ベース−エミッタ間電圧ＶBEだけそれぞれ下がった電圧
値がＭＲヘッド１の両端の電圧値であるので、抵抗Ｒ
３，Ｒ４の中点電圧がＶref であれば、ＭＲヘッド１の
中点電圧はＶref −ＶBEとなる。一方、電圧源２の出力
電圧Ｖout は、抵抗Ｒ３，Ｒ４の中点電圧がＶref から
トランジスタＱ３のベース−エミッタ間電圧ＶBEだけ電
圧値Ｖref −ＶBEとなるので、この出力電圧Ｖout を磁
気ディスク装置のグランドレベルとすれば、ＭＲヘッド
１の電位を磁気ディスク装置の媒体電位とほぼ同電位と
することができ、例え、ＭＲヘッド１の保護膜は破損し
たような場合でも、ＭＲヘッド１の静電破壊等の危険が
緩和できる。
ジスタＱ２のエミッタフォロアによってＶref ＋ＶBEに
設定される。こうすることでトランジスタＱ１１、Ｑ１
２のエミッタに接続されたＭＲヘッド１の電位を概ねＶ
ref と同電位とすることができる。つまり、抵抗Ｒ３，
Ｒ４の両端の電圧値からトランジスタＱ１１、Ｑ１２の
ベース−エミッタ間電圧ＶBEだけそれぞれ下がった電圧
値がＭＲヘッド１の両端の電圧値であるので、抵抗Ｒ
３，Ｒ４の中点電圧がＶref であれば、ＭＲヘッド１の
中点電圧はＶref −ＶBEとなる。一方、電圧源２の出力
電圧Ｖout は、抵抗Ｒ３，Ｒ４の中点電圧がＶref から
トランジスタＱ３のベース−エミッタ間電圧ＶBEだけ電
圧値Ｖref −ＶBEとなるので、この出力電圧Ｖout を磁
気ディスク装置のグランドレベルとすれば、ＭＲヘッド
１の電位を磁気ディスク装置の媒体電位とほぼ同電位と
することができ、例え、ＭＲヘッド１の保護膜は破損し
たような場合でも、ＭＲヘッド１の静電破壊等の危険が
緩和できる。
【００２６】なお、図４の実施例では、抵抗ＲＡ，ＲＢ
の接続点の電位に、一対のトランジスタＱａ，Ｑｂと同
極性のＮＰＮトランジスタＱｃを接続し、このトランジ
スタＱｃによるエミッタフォロアにより抵抗ＲＡ，ＲＢ
の接続点の電位が電圧Ｖoutとして外部に取り出すせる
ようになっているが、図６に示すように、抵抗ＲＡ，Ｒ
Ｂの接続点の電位に、一対のトランジスタＱａ，Ｑｂと
反対極性のＰＮＰトランジスタＱｄを接続し、このトラ
ンジスタによるエミッタフォロアにより駆動し、抵抗Ｒ
Ａ，ＲＢの接続点の電位が電圧Ｖout として外部に供給
できるようにしても良い。この場合には、電流原Ｉｄの
１がやはりトランジスタＱｄのエミッタ側になってい
る。
の接続点の電位に、一対のトランジスタＱａ，Ｑｂと同
極性のＮＰＮトランジスタＱｃを接続し、このトランジ
スタＱｃによるエミッタフォロアにより抵抗ＲＡ，ＲＢ
の接続点の電位が電圧Ｖoutとして外部に取り出すせる
ようになっているが、図６に示すように、抵抗ＲＡ，Ｒ
Ｂの接続点の電位に、一対のトランジスタＱａ，Ｑｂと
反対極性のＰＮＰトランジスタＱｄを接続し、このトラ
ンジスタによるエミッタフォロアにより駆動し、抵抗Ｒ
Ａ，ＲＢの接続点の電位が電圧Ｖout として外部に供給
できるようにしても良い。この場合には、電流原Ｉｄの
１がやはりトランジスタＱｄのエミッタ側になってい
る。
【００２７】この構成においても、直列に接続された抵
抗ＲＡ, ＲＢの上下の定電流源ＩＡ, ＩＢによる電流ｉ
が抵抗ＲＡ, ＲＢを流れ、抵抗ＲＡ, ＲＢの両端に電圧
Ｅが生じる。そして、抵抗ＲＡ, ＲＢの抵抗値は同一の
抵抗値に選ばれており、２つの抵抗ＲＡ, ＲＢの接続点
の電位がバッファ３を介してＶref に設定されている。
正確にはこの回路の出力電圧Ｖout は抵抗ＲＡ，ＲＢの
中点電位Ｖref よりもトランジスタＱｄのベース−エミ
ッタ間電圧ＶBEだけ上がった電圧値となる。
抗ＲＡ, ＲＢの上下の定電流源ＩＡ, ＩＢによる電流ｉ
が抵抗ＲＡ, ＲＢを流れ、抵抗ＲＡ, ＲＢの両端に電圧
Ｅが生じる。そして、抵抗ＲＡ, ＲＢの抵抗値は同一の
抵抗値に選ばれており、２つの抵抗ＲＡ, ＲＢの接続点
の電位がバッファ３を介してＶref に設定されている。
正確にはこの回路の出力電圧Ｖout は抵抗ＲＡ，ＲＢの
中点電位Ｖref よりもトランジスタＱｄのベース−エミ
ッタ間電圧ＶBEだけ上がった電圧値となる。
【００２８】また、図１の原理構成においては、トラン
ジスタＱａ，Ｑｂ，Ｑｅ，Ｑｆをバイポーラ形トランジ
スタで構成しているが、これらは図７に示すようにＭＯ
Ｓ形トランジスタで構成しても良いものである。また、
図示はしないが、図４，図６のバイポーラ形トランジス
タをＭＯＳ形トランジスタで構成しても良い。
ジスタＱａ，Ｑｂ，Ｑｅ，Ｑｆをバイポーラ形トランジ
スタで構成しているが、これらは図７に示すようにＭＯ
Ｓ形トランジスタで構成しても良いものである。また、
図示はしないが、図４，図６のバイポーラ形トランジス
タをＭＯＳ形トランジスタで構成しても良い。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
高低の電源間に差動接続された一対のトランジスタのエ
ミッタ端子間に抵抗値が微小変化する素子を接続すると
共に、この一対のトランジスタのそれぞれのエミッタ端
子にインピーダンスの低い電流源を接続し、それぞれの
コレクタ端子には負荷を接続し、それぞれのベース端子
間には一定の電圧値を持つ直流電圧源を接続し、負荷コ
レクタ端子の接続点より交流成分のみを取り出して抵抗
値の変化を電圧の変化として検出するようにしたので、
磁界等により素子抵抗が変化する素子からの信号のＳ／
Ｎの劣化を少なくすることができるという効果がある。
また、この素子を内蔵する装置のグランドレベルと素子
との間の電位差を小さくしたことにより、素子と装置間
の電位差による静電破壊の発生を防止することができる
という効果がある。
高低の電源間に差動接続された一対のトランジスタのエ
ミッタ端子間に抵抗値が微小変化する素子を接続すると
共に、この一対のトランジスタのそれぞれのエミッタ端
子にインピーダンスの低い電流源を接続し、それぞれの
コレクタ端子には負荷を接続し、それぞれのベース端子
間には一定の電圧値を持つ直流電圧源を接続し、負荷コ
レクタ端子の接続点より交流成分のみを取り出して抵抗
値の変化を電圧の変化として検出するようにしたので、
磁界等により素子抵抗が変化する素子からの信号のＳ／
Ｎの劣化を少なくすることができるという効果がある。
また、この素子を内蔵する装置のグランドレベルと素子
との間の電位差を小さくしたことにより、素子と装置間
の電位差による静電破壊の発生を防止することができる
という効果がある。
【図１】本発明の素子抵抗の微小変化の検出回路の構成
を示す原理構成図である。
を示す原理構成図である。
【図２】図１の電圧源の一実施例の構成を示す回路図で
ある。
ある。
【図３】図２の電圧源を用いた本発明の素子抵抗の微小
変化の検出回路の具体的な回路構成例を示す回路図であ
る。
変化の検出回路の具体的な回路構成例を示す回路図であ
る。
【図４】図１の電圧源の別の実施例の構成を示す回路図
である。
である。
【図５】図４の電圧源を用いた本発明の素子抵抗の微小
変化の検出回路の具体的な回路構成例を示す回路図であ
る。
変化の検出回路の具体的な回路構成例を示す回路図であ
る。
【図６】図５の実施例の変形実施例の構成を示す回路図
である。
である。
【図７】図１のトランジスタをＭＯＳ形トランジスタで
構成した実施例を示す回路図である。
構成した実施例を示す回路図である。
【図８】従来の素子抵抗の微小変化の検出回路の構成を
示す概略構成図である。
示す概略構成図である。
１…ＭＲヘッド ２…電圧源 ３…バッファ ＣＡ，ＣＢ，Ｃ１〜Ｃ５…コンデンサ Ｉａ〜Ｉｄ，ＩＡ，ＩＢ…定電流源 ＲＡ，ＲＢ，ＲL , Ｒ１〜Ｒ２０…抵抗 Ｑａ〜Ｑｄ，Ｑ１〜Ｑ２４…トランジスタ Ｖｃ…制御電圧 Ｖcc…第１の電源 ＶEE…第２の電源 Ｖref …基準電圧
Claims (5)
- 【請求項１】 磁界等の外部要因によって抵抗値が微小
変化する素子の抵抗変化を電圧の変化として検出する素
子抵抗の微小変化の検出回路であって、 第１の電源（Ｖcc）とこれより電位の低い第２の電源
（ＶEE）間に並列に接続された一対のトランジスタ（Ｑ
ａ，Ｑｂ）のエミッタ端子間に抵抗値が微小変化する素
子(1) を接続すると共に、この一対のトランジスタ（Ｑ
ａ，Ｑｂ）のそれぞれのエミッタ端子に電流源（Ｉａ，
Ｉｂ）を接続し、それぞれのコレクタ端子には負荷（Ｒ
L ）を接続し、一対のトランジスタ（Ｑａ，Ｑｂ）のそ
れぞれのベース端子間には一定の電圧値を持つ直流電圧
源(2) を接続し、負荷（ＲL ）と前記コレクタ端子の接
続点より直流成分を遮断する手段（Ｃａ，Ｃｂ）を介し
て抵抗値の変化を電圧の変化として取り出すことを特徴
とする素子抵抗の微小変化の検出回路。 - 【請求項２】 一対のトランジスタ（Ｑａ，Ｑｂ）のそ
れぞれのベース端子間に接続する電源(2) が、第１の電
源（Ｖcc）に接続する定電流源（ＩＡ）と第２の電源
（ＶEE）に接続する定電流源（ＩＢ）に両端を接続した
抵抗（ＲＡ，ＲＢ）に発生する電圧であり、定電流源
（ＩＡ，ＩＢ）と抵抗（ＲＡ，ＲＢ）との接続点に、回
路全体の電源、グランド系に対し十分インピーダンスを
低くするための容量（ＣＡ，ＣＢ）をそれぞれ接続し、
かつ、その抵抗（ＲＡ，ＲＢ）の接続点に、接続点の電
位を任意な値に設定できる基準電位設定手段(3) を接続
したことを特徴とする請求項１に記載の素子抵抗の微小
変化の検出回路。 - 【請求項３】 抵抗（ＲＡ，ＲＢ）の接続点の電位に、
前記一対のトランジスタ（Ｑａ，Ｑｂ）と同極性のトラ
ンジスタ（Ｑｃ）を接続し、このトランジスタ（Ｑｃ）
によるエミッタフォロアにより抵抗（ＲＡ，ＲＢ）の接
続点の電位をバッファして外部に取り出すせるようにし
たことを特徴とする請求項２に記載の素子抵抗の微小変
化の検出回路。 - 【請求項４】 抵抗（ＲＡ，ＲＢ）の接続点の電位に、
前記一対のトランジスタ（Ｑａ，Ｑｂ）と反対極性のト
ランジスタ（Ｑｄ）を接続し、このトランジスタ（Ｑ
ｄ）によるエミッタフォロアにより駆動し、抵抗（Ｒ
Ａ，ＲＢ）の接続点の電位を任意の電圧値に設定できる
ようにしたことを特徴とする請求項２に記載の素子抵抗
の微小変化の検出回路。 - 【請求項５】 前記トランジスタ（Ｑａ，Ｑｂ，Ｑｃ，
Ｑｄ）がＭＯＳ形トランジスタであることを特徴とする
請求項１から４の何れか１項に記載の素子抵抗の微小変
化の検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33837093A JPH07201004A (ja) | 1993-12-28 | 1993-12-28 | 素子抵抗の微小変化の検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33837093A JPH07201004A (ja) | 1993-12-28 | 1993-12-28 | 素子抵抗の微小変化の検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201004A true JPH07201004A (ja) | 1995-08-04 |
Family
ID=18317519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33837093A Withdrawn JPH07201004A (ja) | 1993-12-28 | 1993-12-28 | 素子抵抗の微小変化の検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07201004A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100356447C (zh) * | 2003-06-12 | 2007-12-19 | 罗姆股份有限公司 | 磁记录再现设备 |
-
1993
- 1993-12-28 JP JP33837093A patent/JPH07201004A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100356447C (zh) * | 2003-06-12 | 2007-12-19 | 罗姆股份有限公司 | 磁记录再现设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879610A (en) | Protective circuit for a magnetoresistive element | |
| JPS639002A (ja) | 磁気センサ用バイアス兼増幅回路 | |
| JPS594769B2 (ja) | トランスジュ−サの出力感知回路 | |
| JPH06139525A (ja) | 磁気抵抗効果型ヘッド用再生装置 | |
| CN1079560C (zh) | 高电源抑制比的单端供电前置放大器 | |
| US7068454B2 (en) | Hard disk storage system including a first transistor type and a second transistor type where a first voltage level pulls one of a first pair of transistors and a second voltage level pulls one of a second pair of transistors at substantially the same time | |
| US7251091B2 (en) | Current-sense bias circuit for a magnetoresistive head and method of sensing a current therethrough | |
| US6349007B1 (en) | Magneto-resistive head open and short fault detection independent of head bias for voltage bias preamplifier | |
| JP2994522B2 (ja) | 磁気抵抗素子用プリアンプ | |
| US6219194B1 (en) | MR head read amplifier with improved write to read recovery time | |
| JP2001007662A (ja) | 内部オフセット補償を有する読取ヘッド前置増幅器 | |
| JPH07201004A (ja) | 素子抵抗の微小変化の検出回路 | |
| US6211736B1 (en) | Signal amplifying circuit for magnetoresistive element | |
| KR100566050B1 (ko) | 자기 기록매체로부터 정보를 판독하는 장치 및 하드 디스크 드라이브 | |
| JPH1166505A (ja) | 磁気抵抗性データ変換器用低ノイズ前置増幅器 | |
| US6920002B2 (en) | Reproducing amplifier and magnetic recording and reproducing apparatus employing the reproducing amplifier | |
| JPH11203611A (ja) | 増幅回路 | |
| US6107888A (en) | Method to equalize input currents to differential-to-single-ended amplifier configuration | |
| US5995311A (en) | Head switch sequence to protect magneto-resistive (MR) head | |
| US7187513B2 (en) | Differential magneto-resistive head pre-amplifiers for single polarity power supply applications | |
| US6631044B1 (en) | Method of reducing a frequency-response peaking of a magneto-resistive preamplifier in a mass data storage device, or the like | |
| US6473256B2 (en) | Method and apparatus for a 200 NS write to read switch time circuit | |
| US20030193731A1 (en) | Balanced MR head bias technique for magneto-resistive preamplifier operating in a single supply environment | |
| JP3208915B2 (ja) | 磁気ヘッド用再生回路 | |
| JP2770292B2 (ja) | 磁気抵抗効果素子の抵抗値変化検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |