JPH0720104B2 - 信号伝送装置 - Google Patents
信号伝送装置Info
- Publication number
- JPH0720104B2 JPH0720104B2 JP61023526A JP2352686A JPH0720104B2 JP H0720104 B2 JPH0720104 B2 JP H0720104B2 JP 61023526 A JP61023526 A JP 61023526A JP 2352686 A JP2352686 A JP 2352686A JP H0720104 B2 JPH0720104 B2 JP H0720104B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- limit switch
- input
- detectors
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の検出器からのオン／オフ信号を制御装
置に伝送する信号伝送装置に関し、特に機械、船舶、住
宅等のシステムオートメーションに利用して好適な信号
伝送装置に関する。
置に伝送する信号伝送装置に関し、特に機械、船舶、住
宅等のシステムオートメーションに利用して好適な信号
伝送装置に関する。
従来、この種の方式を用いた装置では、第５図に示すよ
うに、各検出器（例えば、リミットスイッチ、リードス
イッチ、圧力スイッチ、サーモスイッチ等）S1〜Snから
出力されるオン／オフ信号をそれぞれ破線で示すコンジ
ットで保護された別々の信号線L1〜Lnを介し、パラレル
にシーケンサ等を含む制御装置10に加えていた。
うに、各検出器（例えば、リミットスイッチ、リードス
イッチ、圧力スイッチ、サーモスイッチ等）S1〜Snから
出力されるオン／オフ信号をそれぞれ破線で示すコンジ
ットで保護された別々の信号線L1〜Lnを介し、パラレル
にシーケンサ等を含む制御装置10に加えていた。
しかしながら上記装置では、各検出部が別々の信号線を
介して制御装置10にパラレルに接続されているため、検
出器の数が多くなると、これに対応して信号線の数も多
くなり装置全体のコストが高くなるとともに信号線の配
線のためにかなりのスペースが必要となるという問題点
があった。
介して制御装置10にパラレルに接続されているため、検
出器の数が多くなると、これに対応して信号線の数も多
くなり装置全体のコストが高くなるとともに信号線の配
線のためにかなりのスペースが必要となるという問題点
があった。
本発明は上記問題点に鑑みなされたもので、信号線の数
及びコンジットを大幅に減少できるとともに、検出器の
出力を正確に伝送し得る信号伝送装置を提供することを
目的とする。
及びコンジットを大幅に減少できるとともに、検出器の
出力を正確に伝送し得る信号伝送装置を提供することを
目的とする。
［問題点を解決するための手段及び作用］ この発明では、通信装置から出力されたセット信号に応
答して複数の検出器からのオン／オフ信号を通信装置に
シリアルに伝送する信号伝送装置において、 前記複数の検出器毎にリミットスイッチユニットを各別
に設け、これら複数のリミットスイッチユニットに対し
前記通信装置からのクロック信号線、セット信号線をそ
れぞれ共通入力するとともに、前記複数のリミットスイ
ッチユニットからのデータ信号線を共通接続して前記通
信装置に入力し、 前記各リミットスイッチユニットは、前記複数の検出器
毎にそれぞれ異なる値が設定される設定手段と、その入
力端子に当該検出器のオン／オフ信号が入力され、前記
セット信号の入力に応答して当該設定手段に設定された
設定値を初期セットし、この初期セット値を前記クロッ
ク信号にしたがって１ずつダンカウント動作をし、カウ
ント値が０になった時点で入力端子に加えられている当
該検出器からのオン／オフ信号を取り込むダウンカウン
ト手段と、このダウンカウンタ手段が取り込んだ当該検
出器からのオン／オフ信号のパルス出力を、前記クロッ
ク信号の周期よりも短い時間内に完了させて前記データ
信号線に出力する時定数回路を有するマルチバイブレー
タ手段とを有し、 前記通信装置はデータ信号線を介してシリアルに入力さ
れた前記複数の検出器のオン／オフ信号をパラレルデー
タに変換して制御装置に送出するシリアルパラレル変換
手段を有するようにしている。
答して複数の検出器からのオン／オフ信号を通信装置に
シリアルに伝送する信号伝送装置において、 前記複数の検出器毎にリミットスイッチユニットを各別
に設け、これら複数のリミットスイッチユニットに対し
前記通信装置からのクロック信号線、セット信号線をそ
れぞれ共通入力するとともに、前記複数のリミットスイ
ッチユニットからのデータ信号線を共通接続して前記通
信装置に入力し、 前記各リミットスイッチユニットは、前記複数の検出器
毎にそれぞれ異なる値が設定される設定手段と、その入
力端子に当該検出器のオン／オフ信号が入力され、前記
セット信号の入力に応答して当該設定手段に設定された
設定値を初期セットし、この初期セット値を前記クロッ
ク信号にしたがって１ずつダンカウント動作をし、カウ
ント値が０になった時点で入力端子に加えられている当
該検出器からのオン／オフ信号を取り込むダウンカウン
ト手段と、このダウンカウンタ手段が取り込んだ当該検
出器からのオン／オフ信号のパルス出力を、前記クロッ
ク信号の周期よりも短い時間内に完了させて前記データ
信号線に出力する時定数回路を有するマルチバイブレー
タ手段とを有し、 前記通信装置はデータ信号線を介してシリアルに入力さ
れた前記複数の検出器のオン／オフ信号をパラレルデー
タに変換して制御装置に送出するシリアルパラレル変換
手段を有するようにしている。
かかる発明では、ダウンカウンタ手段が取り込んだ当該
検出器からのオン／オフ信号のパルス出力を、前記クロ
ック信号の周期よりも短い時間内に完了させて前記デー
タ信号線に出力することにより、データ信号線が各検出
器のオンオフ状態に関係なく同じ例えばＬレベルになっ
てしまうことを防止する。
検出器からのオン／オフ信号のパルス出力を、前記クロ
ック信号の周期よりも短い時間内に完了させて前記デー
タ信号線に出力することにより、データ信号線が各検出
器のオンオフ状態に関係なく同じ例えばＬレベルになっ
てしまうことを防止する。
本発明の実施例を第１図乃至第４図の図面に基づき詳細
に説明する。
に説明する。
第１図は、オン／オフ信号を出力する検出器S1〜Snにリ
ミットスイッチを用いた場合の一実施例を示すもので、
通信装置11の発振器12から発振されるクロック信号は通
信装置11の分周器13およびシリアル−パラレル変換器14
に入力され、またこのクロック信号は、リミットスイッ
チS1〜Sn、アップ／ダウンカウンタD1〜Dnをそれぞれ有
する各リミットスイッチユニットU1〜Unに入力される。
分周器13は、発振器12から発振されるクロック信号CLOC
Kを分周し、この分周信号を同期用のセット信号SETとし
て各リミットスイッチユニットU1〜Unに出力する。
ミットスイッチを用いた場合の一実施例を示すもので、
通信装置11の発振器12から発振されるクロック信号は通
信装置11の分周器13およびシリアル−パラレル変換器14
に入力され、またこのクロック信号は、リミットスイッ
チS1〜Sn、アップ／ダウンカウンタD1〜Dnをそれぞれ有
する各リミットスイッチユニットU1〜Unに入力される。
分周器13は、発振器12から発振されるクロック信号CLOC
Kを分周し、この分周信号を同期用のセット信号SETとし
て各リミットスイッチユニットU1〜Unに出力する。
各リミットスイッチユニットU1〜Unは、それぞれ所定の
装置個所に配置されており、上記クロック信号CLOCKと
セット信号にもとづきリミットスイッチS1〜Snからのオ
ン／オフ信号を予め定めたそれぞれ異なる所定時間でサ
ンプリングして信号線20に出力する。この信号線20の信
号SIGNALは、シリアル−パラレル変換器14のデータ入力
Dsに加えられ、シリアル−パラレル変換器14は、このデ
ータ入力Dsから入力された信号SIGNALを各リミットスイ
ッチユニットに対応するパラレル信号に変換して出力端
子A1〜Anから制御装置10に出力する。
装置個所に配置されており、上記クロック信号CLOCKと
セット信号にもとづきリミットスイッチS1〜Snからのオ
ン／オフ信号を予め定めたそれぞれ異なる所定時間でサ
ンプリングして信号線20に出力する。この信号線20の信
号SIGNALは、シリアル−パラレル変換器14のデータ入力
Dsに加えられ、シリアル−パラレル変換器14は、このデ
ータ入力Dsから入力された信号SIGNALを各リミットスイ
ッチユニットに対応するパラレル信号に変換して出力端
子A1〜Anから制御装置10に出力する。
次にリミットスイッチユニットU1〜Unの詳細を説明す
る。各リミットスイッチユニットU1〜Unは、それぞれ第
２図に示すリミットスイッチユニットＵと同一の構成と
なっており、設定プラグＰによって各リミットスイッチ
ユニットごとに各リミットスイッチＳからのオン／オフ
信号を信号線20に出力する時間すなわちチャンネルがそ
れぞれ設定されている。
る。各リミットスイッチユニットU1〜Unは、それぞれ第
２図に示すリミットスイッチユニットＵと同一の構成と
なっており、設定プラグＰによって各リミットスイッチ
ユニットごとに各リミットスイッチＳからのオン／オフ
信号を信号線20に出力する時間すなわちチャンネルがそ
れぞれ設定されている。
またアップ／ダウンカウンタＤはアップ／ダウン制御端
子U/Dおよびリセット端子がアースされダウンカウンタ
として動作する。今アップ／ダウンカウンタＤのプリセ
ット端子PEにハイレベルの同期用のセット信号SETが入
力されると、設定プラグＰによって設定された各チャン
ネルに対応する２進数がアップ／ダウンカウンタＤのバ
イナリ入力端子P1〜Pmを介してアップ／ダウンカウンタ
Ｄに初期設定される。そしてアップ／ダウンカウンタＤ
は、発振器12からクロック入力端子CKに入力するクロッ
ク信号CLOCKの立上りで上記初期設定値からのカウント
ダウンを開始する。なお上記初期設定値は各リミットス
イッチユニットU1〜Unによって異なる値に設定されてい
る。
子U/Dおよびリセット端子がアースされダウンカウンタ
として動作する。今アップ／ダウンカウンタＤのプリセ
ット端子PEにハイレベルの同期用のセット信号SETが入
力されると、設定プラグＰによって設定された各チャン
ネルに対応する２進数がアップ／ダウンカウンタＤのバ
イナリ入力端子P1〜Pmを介してアップ／ダウンカウンタ
Ｄに初期設定される。そしてアップ／ダウンカウンタＤ
は、発振器12からクロック入力端子CKに入力するクロッ
ク信号CLOCKの立上りで上記初期設定値からのカウント
ダウンを開始する。なお上記初期設定値は各リミットス
イッチユニットU1〜Unによって異なる値に設定されてい
る。
ここで、設定プラグＰによる設定値が５であり、リミッ
トスイッチＳがオン状態にあるとすると、アップ／ダウ
ンカウンタＤは、第３図のタイムチャートを示すよう
に、ハイレベルのセット信号SETがプリセット端子PEに
入力した時点で、その計数値５にプリセットされ、以後
クロック入力端子CKに入力するクロック信号CLOCKの立
上りでカウントダウンを始める。そしてカウント値が零
になるとこのときのクロック信号CLOCKの立上りで入力
端子Ｃ・Ｉに加えられているリミットスイッチＳのオン
／オフ状態を示す信号、この場合はリミットスイッチＳ
のオン状態を示すハイレベルの信号を取り込み、これを
反転して に出力する。アップ／ダウンカウンタＤの から出力された信号はマルチバイブレータＭの入力端子
Ｂに加えられる。
トスイッチＳがオン状態にあるとすると、アップ／ダウ
ンカウンタＤは、第３図のタイムチャートを示すよう
に、ハイレベルのセット信号SETがプリセット端子PEに
入力した時点で、その計数値５にプリセットされ、以後
クロック入力端子CKに入力するクロック信号CLOCKの立
上りでカウントダウンを始める。そしてカウント値が零
になるとこのときのクロック信号CLOCKの立上りで入力
端子Ｃ・Ｉに加えられているリミットスイッチＳのオン
／オフ状態を示す信号、この場合はリミットスイッチＳ
のオン状態を示すハイレベルの信号を取り込み、これを
反転して に出力する。アップ／ダウンカウンタＤの から出力された信号はマルチバイブレータＭの入力端子
Ｂに加えられる。
ところでこのアップ／ダウンカウンタＤの から出力される信号はリミットスイッチＳの出力がハイ
レベルであると、プリセット端子PEに加えられる信号が
ハイレベルになるまでローレベルを保持する。よって のパルスを直接信号線20に出力すると、それ以降のリミ
ットスイッチユニット（例えば設定プラグＰによる設定
値が６以上のもの）では、リミットスイッチのオン／オ
フ状態に関係なく、信号線20の信号が全てローレベルに
なってしまう。この点を解決するためには、次のクロッ
ク信号CLOCKの立上り、すなわち次のリミットスイッチ
ユニットのアップ／ダウンカウンタの から出力信号が生じるまでにアップ／ダウンカウンタの からのローレベルの信号を終了させなければならない。
そこでマルチバイブレータＭの外付のコンデンサＣと抵
抗Ｒとの時定数によりマルチバイブレータＭの出力パル
スのパルス巾をクロック信号の発振周期よりも短かい周
期に設定し、これにより一定時間内にそのリミットスイ
ッチユニットＵのパルス出力を完了させるようにしてい
る。つまりマルチバイブレータＭは、入力端子Ｂにロー
レベルの信号が加えられると、このローレベルの信号の
立下りから上記コンデンサＣの抵抗Ｒの時定数によって
決まる時間（第３図のT2参照）だけローレベルとなる信
号をその出力端子から出力する。
レベルであると、プリセット端子PEに加えられる信号が
ハイレベルになるまでローレベルを保持する。よって のパルスを直接信号線20に出力すると、それ以降のリミ
ットスイッチユニット（例えば設定プラグＰによる設定
値が６以上のもの）では、リミットスイッチのオン／オ
フ状態に関係なく、信号線20の信号が全てローレベルに
なってしまう。この点を解決するためには、次のクロッ
ク信号CLOCKの立上り、すなわち次のリミットスイッチ
ユニットのアップ／ダウンカウンタの から出力信号が生じるまでにアップ／ダウンカウンタの からのローレベルの信号を終了させなければならない。
そこでマルチバイブレータＭの外付のコンデンサＣと抵
抗Ｒとの時定数によりマルチバイブレータＭの出力パル
スのパルス巾をクロック信号の発振周期よりも短かい周
期に設定し、これにより一定時間内にそのリミットスイ
ッチユニットＵのパルス出力を完了させるようにしてい
る。つまりマルチバイブレータＭは、入力端子Ｂにロー
レベルの信号が加えられると、このローレベルの信号の
立下りから上記コンデンサＣの抵抗Ｒの時定数によって
決まる時間（第３図のT2参照）だけローレベルとなる信
号をその出力端子から出力する。
よって各リミットスイッチユニットU1〜Unは、第４図に
示すように周期用のセット信号SETが立上ると、それぞ
れ異なるチャンネル時間に各リミットスイッチS1〜Snか
らのオン／オフ信号を信号線20に送出することになる。
信号線20に送出されたオン／オフ信号は各チャンネル時
間で時分割されたシリアル信号となって、通信装置11の
シリアル−パラレル変換器11のデータ入力Dsに入力す
る。
示すように周期用のセット信号SETが立上ると、それぞ
れ異なるチャンネル時間に各リミットスイッチS1〜Snか
らのオン／オフ信号を信号線20に送出することになる。
信号線20に送出されたオン／オフ信号は各チャンネル時
間で時分割されたシリアル信号となって、通信装置11の
シリアル−パラレル変換器11のデータ入力Dsに入力す
る。
シリアル−パラレル変換器11は、上述したごとく、この
シリアル信号を各リミットスイッチユニットU1〜Unのオ
ン／オフ信号に対応するパラレル信号に変換し、ｎ個の
出力端子A1〜Anから制御装置10に出力する。
シリアル信号を各リミットスイッチユニットU1〜Unのオ
ン／オフ信号に対応するパラレル信号に変換し、ｎ個の
出力端子A1〜Anから制御装置10に出力する。
したがって各リミットスイッチユニットU1〜Unから出力
されたオン／オフ信号は単一の信号線20を介して制御装
置10に伝送されることとなる。
されたオン／オフ信号は単一の信号線20を介して制御装
置10に伝送されることとなる。
以上説明したようにこの発明によれば、ダウンカウンタ
手段が取り込んだ当該検出器からのオン／オフ信号のパ
ルス出力を、前記クロック信号の周期よりも短い時間内
に完了させて前記データ信号線に出力する時定数回路を
有するマルチバイブレータ手段を具えることにより、デ
ータ信号線が各検出器のオンオフ状態に関係なく同じ例
えばＬレベルになってしまうことを防止し、これにより
データ誤りの無い正確なシリアルデータ伝送をなし得る
ようにしている。
手段が取り込んだ当該検出器からのオン／オフ信号のパ
ルス出力を、前記クロック信号の周期よりも短い時間内
に完了させて前記データ信号線に出力する時定数回路を
有するマルチバイブレータ手段を具えることにより、デ
ータ信号線が各検出器のオンオフ状態に関係なく同じ例
えばＬレベルになってしまうことを防止し、これにより
データ誤りの無い正確なシリアルデータ伝送をなし得る
ようにしている。
第１図は本発明の一実施例の構成図、第２図は本発明の
リミットスイッチユニットの構成図の一例、第３図は、
第２図のアップ／ダウンカウンタの計数値を５にした場
合のタイムチャートを示す図、第４図は第１図のタイム
チャートの一例を示す図、第５図は従来の実施例を示す
図である。 10……制御装置、11……通信装置、20……信号線、Ｕ、
U1〜Un……リミットスイッチユニット、Ｄ、D1〜Dn……
アップ／ダウンカウンタ、Ｐ……設定プラグ、Ｓ、S1〜
Sn……リミットスイッチ、Ｍ……マルチバイブレータ。
リミットスイッチユニットの構成図の一例、第３図は、
第２図のアップ／ダウンカウンタの計数値を５にした場
合のタイムチャートを示す図、第４図は第１図のタイム
チャートの一例を示す図、第５図は従来の実施例を示す
図である。 10……制御装置、11……通信装置、20……信号線、Ｕ、
U1〜Un……リミットスイッチユニット、Ｄ、D1〜Dn……
アップ／ダウンカウンタ、Ｐ……設定プラグ、Ｓ、S1〜
Sn……リミットスイッチ、Ｍ……マルチバイブレータ。
Claims (1)
- 【請求項１】通信装置から出力されたセット信号に応答
して複数の検出器からのオン／オフ信号を通信装置にシ
リアルに伝送する信号伝送装置において、 前記複数の検出器毎にリミットスイッチユニットを各別
に設け、これら複数のリミットスイッチユニットに対し
前記通信装置からのクロック信号線、セット信号線をそ
れぞれ共通入力するとともに、前記複数のリミットスイ
ッチユニットからのデータ信号線を共通接続して前記通
信装置に入力し、 前記各リミットスイッチユニットは、 前記複数の検出器毎にそれぞれ異なる値が設定される設
定手段と、 その入力端子に当該検出器のオン／オフ信号が入力さ
れ、前記セット信号の入力に応答して当該設定手段に設
定された設定値を初期セットし、この初期セット値を前
記クロック信号にしたがって１ずつダウンカウント動作
をし、カウント値が０になった時点で入力端子に加えら
れている当該検出器からのオン／オフ信号を取り込むダ
ウンカウンタ手段と、 このダウンカウンタ手段が取り込んだ当該検出器からの
オン／オフ信号のパルス出力を、前記クロック信号の周
期よりも短い時間内に完了させて前記データ信号線に出
力する時定数回路を有するマルチバイブレータ手段と、 を有し、 前記通信装置は、 データ信号線を介してシリアルに入力された前記複数の
検出器のオン／オフ信号をパラレルデータに変換して制
御装置に送出するシリアルパラレル変換手段を有する ようにしたことを特徴とする信号伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61023526A JPH0720104B2 (ja) | 1986-02-05 | 1986-02-05 | 信号伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61023526A JPH0720104B2 (ja) | 1986-02-05 | 1986-02-05 | 信号伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62181549A JPS62181549A (ja) | 1987-08-08 |
| JPH0720104B2 true JPH0720104B2 (ja) | 1995-03-06 |
Family
ID=12112888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61023526A Expired - Lifetime JPH0720104B2 (ja) | 1986-02-05 | 1986-02-05 | 信号伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720104B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5321512A (en) * | 1976-08-12 | 1978-02-28 | Mitsubishi Electric Corp | Multiplex transmission system |
| JPS5582552A (en) * | 1978-12-18 | 1980-06-21 | Pioneer Electronic Corp | Bidirectional data communication system |
| JPS58213546A (ja) * | 1982-06-04 | 1983-12-12 | Omron Tateisi Electronics Co | ポ−リング通信方式 |
-
1986
- 1986-02-05 JP JP61023526A patent/JPH0720104B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62181549A (ja) | 1987-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1075791A (en) | Two-wire, multiple-transducer communications system | |
| KR880001017B1 (ko) | 다수의 스테이션을 상호 연결하기 위한 클럭와이어와 데이타 와이어를 포함하는 2와이어 버스 시스템 | |
| US4689740A (en) | Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations | |
| SE447620B (sv) | Anordning for tidmultiplex dataoverforing | |
| US5132987A (en) | Bidirectional communication line buffer apparatus | |
| KR980007258A (ko) | 범용 마이컴을 이용한 아이 스퀘어 씨(i²c)통신 장치 | |
| US3392378A (en) | Underwater telemetering apparatus and the like adapted for use with a plurality of measuring stations | |
| US3438019A (en) | Data gathering system | |
| US4339723A (en) | Pulse width discriminator | |
| JPH0720104B2 (ja) | 信号伝送装置 | |
| US4065765A (en) | Pulse-width demodulator and information storage device | |
| EP0181665B1 (en) | Method of transmitting information in a digital transmission system | |
| RU2087036C1 (ru) | Система передачи и обработки сигналов о состоянии объектов | |
| JPH0412493B2 (ja) | ||
| EP0111251A1 (en) | Data transmission system | |
| SE426126B (sv) | Anordning for omvandling av analoga signaler till digitala signaler och vice versa | |
| KR100306349B1 (ko) | 데이타통신시스템과그시스템을위한장치 | |
| JPH0319996B2 (ja) | ||
| JP2559237Y2 (ja) | シリアルデータサンプリング信号発生装置 | |
| SU1383306A1 (ru) | Устройство дл автоматизированного контрол электрических параметров РЭА | |
| SU1345185A1 (ru) | Устройство дл сопр жени микроЭВМ с кассетным магнитофоном | |
| JPS6322752Y2 (ja) | ||
| SU1149255A1 (ru) | Устройство дл управлени многоканальной измерительной системой | |
| SU1424127A1 (ru) | Устройство дл определени потери достоверности дискретной информации | |
| SU1714640A1 (ru) | Устройство контролируемого пункта дл системы сбора телеизмерений |