JPH07201187A - データ処理媒体及びそのバックアップ回路並びにデータ処理システム - Google Patents
データ処理媒体及びそのバックアップ回路並びにデータ処理システムInfo
- Publication number
- JPH07201187A JPH07201187A JP5318053A JP31805393A JPH07201187A JP H07201187 A JPH07201187 A JP H07201187A JP 5318053 A JP5318053 A JP 5318053A JP 31805393 A JP31805393 A JP 31805393A JP H07201187 A JPH07201187 A JP H07201187A
- Authority
- JP
- Japan
- Prior art keywords
- data processing
- backup
- positive electrode
- backup means
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
- G06K19/0702—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including a battery
- G06K19/0705—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including a battery the battery being connected to a power saving arrangement
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2015—Redundant power supplies
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/141—Battery and back-up supplies
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】
【目的】主電池を交換する際にも、Ｓ−ＲＡＭの記憶デ
ータが保持されるメモリーカードのバックアップ回路を
提供する。 【構成】メモリーカード２のバックアップ回路１６は、
出力電圧ば３．３Ｖの主電池１８、補助電池２０及び充
電防止ダイオード２２を含む。主電池１８と補助電池２
０とは並列に接続されている。その接続個所２８とパー
ソナルコンピュータ４の内蔵電源８（出力電圧５Ｖ）と
の間には、充電防止ダイオード２２が配置されている。
この第２ダイオード２２は、接続個所２８から電圧供給
ライン１０へ向かって順方向に配置されているので、補
助電池２０は主電池１８からのみ充電され、補助電池２
０へは内蔵電源８からの充電電流は流れない。従って、
補助電池２２の耐圧は、主電池１４の出力電圧程度でよ
く、内蔵電源８の出力電圧に対する補助電池２２の耐圧
は考慮する必要がない。
ータが保持されるメモリーカードのバックアップ回路を
提供する。 【構成】メモリーカード２のバックアップ回路１６は、
出力電圧ば３．３Ｖの主電池１８、補助電池２０及び充
電防止ダイオード２２を含む。主電池１８と補助電池２
０とは並列に接続されている。その接続個所２８とパー
ソナルコンピュータ４の内蔵電源８（出力電圧５Ｖ）と
の間には、充電防止ダイオード２２が配置されている。
この第２ダイオード２２は、接続個所２８から電圧供給
ライン１０へ向かって順方向に配置されているので、補
助電池２０は主電池１８からのみ充電され、補助電池２
０へは内蔵電源８からの充電電流は流れない。従って、
補助電池２２の耐圧は、主電池１４の出力電圧程度でよ
く、内蔵電源８の出力電圧に対する補助電池２２の耐圧
は考慮する必要がない。
Description
【０００１】
【産業上の利用分野】本発明は一般に、データ処理媒体
関する。更に詳しくは、データ処理媒体の電池を交換す
る際に、データ処理媒体の半導体素子をバックアップす
るための回路と、このバックアップ回路を備えたデータ
処理媒体とに関する。更に本発明は、上述のデータ処理
媒体とデータ処理装置とを含むデータ処理システムにも
関する。
関する。更に詳しくは、データ処理媒体の電池を交換す
る際に、データ処理媒体の半導体素子をバックアップす
るための回路と、このバックアップ回路を備えたデータ
処理媒体とに関する。更に本発明は、上述のデータ処理
媒体とデータ処理装置とを含むデータ処理システムにも
関する。
【０００２】
【従来の技術】一般に、メモリーカードのようなデータ
処理媒体は、それが装着されるべきデータ処理装置（典
型的にはパーソナルコンピュータ及びその周辺機器）か
ら駆動電圧を供給される。ここでデータ記憶素子とし
て、スタティック ランダム アクセス メモリー（以
下、Ｓ−ＲＡＭと称す）が使用されたメモリーカードで
は、電圧供給が絶たれると、記憶されたデータが消去さ
れてしまう。
処理媒体は、それが装着されるべきデータ処理装置（典
型的にはパーソナルコンピュータ及びその周辺機器）か
ら駆動電圧を供給される。ここでデータ記憶素子とし
て、スタティック ランダム アクセス メモリー（以
下、Ｓ−ＲＡＭと称す）が使用されたメモリーカードで
は、電圧供給が絶たれると、記憶されたデータが消去さ
れてしまう。
【０００３】そこで、メモリーカードのＳ−ＲＡＭの記
憶データをバックアップするために、従来から様々なバ
ックアップ回路または回路系が提案されてきた。公知例
の一つとして、メモリーカードの電圧供給ラインから、
第１のバッアップ手段としての主電池、第２のバッアッ
プ手段としての補助電池（大容量キャパシタ）及びＳ−
ＲＡＭが並列に接続された回路がある。この回路では、
メモリーカードがデータ処理装置から取り外されている
間は、主電池がＳ−ＲＡＭへ電圧を供給することによ
り、Ｓ−ＲＡＭの記憶データが保持される。主電池の交
換の際には、大容量キャパシタによりＳ−ＲＡＭの記憶
データを保持するための電圧が供給される。
憶データをバックアップするために、従来から様々なバ
ックアップ回路または回路系が提案されてきた。公知例
の一つとして、メモリーカードの電圧供給ラインから、
第１のバッアップ手段としての主電池、第２のバッアッ
プ手段としての補助電池（大容量キャパシタ）及びＳ−
ＲＡＭが並列に接続された回路がある。この回路では、
メモリーカードがデータ処理装置から取り外されている
間は、主電池がＳ−ＲＡＭへ電圧を供給することによ
り、Ｓ−ＲＡＭの記憶データが保持される。主電池の交
換の際には、大容量キャパシタによりＳ−ＲＡＭの記憶
データを保持するための電圧が供給される。
【０００４】一般に、Ｓ−ＲＡＭからデータを読み出す
際には、外部電源（データ処理装置の内蔵電源）から電
圧供給ラインを通じて、主電池の電圧よりも高い電圧が
Ｓ−ＲＡＭへ供給される。ここで従来の大容量キャパシ
タを使用した回路の場合、外部電源からの電圧が大容量
キャパシタにも印加されるので、Ｓ−ＲＡＭへの動作電
流と同時に、大容量キャパシタへの充電電流も流れてし
まう。
際には、外部電源（データ処理装置の内蔵電源）から電
圧供給ラインを通じて、主電池の電圧よりも高い電圧が
Ｓ−ＲＡＭへ供給される。ここで従来の大容量キャパシ
タを使用した回路の場合、外部電源からの電圧が大容量
キャパシタにも印加されるので、Ｓ−ＲＡＭへの動作電
流と同時に、大容量キャパシタへの充電電流も流れてし
まう。
【０００５】この大容量キャパシタへの充電電流は、外
部電源にとっては無駄な負荷となる。また、この回路に
おける大容量キャパシタには、外部電源ラインからの電
圧に耐えられるように、耐圧の高いものが要求される。
従って、上述の従来の回路には、比較的に高価な大容量
キャパシタを使用せねばならない。
部電源にとっては無駄な負荷となる。また、この回路に
おける大容量キャパシタには、外部電源ラインからの電
圧に耐えられるように、耐圧の高いものが要求される。
従って、上述の従来の回路には、比較的に高価な大容量
キャパシタを使用せねばならない。
【０００６】他の公知例として、ＩＣカードの電源の電
流ラインから、第１のバッアップ手段としての主電池、
第２のバッアップ手段としての充電可能な補助電池（リ
チウム電池）及びＳ−ＲＡＭが並列に接続され、更に、
電源とリチウム電池との間にダイオード及び定電圧回路
が接続された回路系がある。この回路系においては、主
電池交換の際には、リチウム電池がＳ−ＲＡＭをバック
アップする。
流ラインから、第１のバッアップ手段としての主電池、
第２のバッアップ手段としての充電可能な補助電池（リ
チウム電池）及びＳ−ＲＡＭが並列に接続され、更に、
電源とリチウム電池との間にダイオード及び定電圧回路
が接続された回路系がある。この回路系においては、主
電池交換の際には、リチウム電池がＳ−ＲＡＭをバック
アップする。
【０００７】しかしながら、この従来の回路系におい
て、リチウム電池が充電されるのは、Ｓ−ＲＡＭを作動
させるための高い電圧、例えば＋５Ｖの電圧が電源から
印加されたときのみである。従って、主電池交換の際に
は、それに先立って、必ず電源からリチウム電池へ充電
せねばならない。しかも、この従来の回路系は、定電圧
源を含むため、その設計、配置が複雑である。
て、リチウム電池が充電されるのは、Ｓ−ＲＡＭを作動
させるための高い電圧、例えば＋５Ｖの電圧が電源から
印加されたときのみである。従って、主電池交換の際に
は、それに先立って、必ず電源からリチウム電池へ充電
せねばならない。しかも、この従来の回路系は、定電圧
源を含むため、その設計、配置が複雑である。
【０００８】付言すれば、上述の従来の回路または回路
系では、電源からＳ−ＲＡＭへ電圧が印加されるたび
に、補助電池（大容量キャパシタまたはリチウム電池）
も充電されてしまう。しかしながら、大容量キャパシタ
またはリチウム電池は充放電回数に制限があるため、充
放電が頻繁に繰り返されると、その特性が劣化してしま
う。
系では、電源からＳ−ＲＡＭへ電圧が印加されるたび
に、補助電池（大容量キャパシタまたはリチウム電池）
も充電されてしまう。しかしながら、大容量キャパシタ
またはリチウム電池は充放電回数に制限があるため、充
放電が頻繁に繰り返されると、その特性が劣化してしま
う。
【０００９】
【発明が解決しようとする課題】一般的に本発明の目的
は、上述の従来の回路や回路系に固有の問題点を解決す
ることである。即ち、本発明の目的は、外部電源から第
２バックアップ手段へ充電電流が流れることがなく、低
い耐圧特性を有する第２バックアップ手段を使用でき、
第１バックアップ手段の交換に先立つ第２バックアップ
手段への充電が不要であり、第２バックアップ手段の充
放電回数を低減できるデータ処理媒体及びそのバックア
ップ回路並びにデータ処理シテムを提供することであ
る。
は、上述の従来の回路や回路系に固有の問題点を解決す
ることである。即ち、本発明の目的は、外部電源から第
２バックアップ手段へ充電電流が流れることがなく、低
い耐圧特性を有する第２バックアップ手段を使用でき、
第１バックアップ手段の交換に先立つ第２バックアップ
手段への充電が不要であり、第２バックアップ手段の充
放電回数を低減できるデータ処理媒体及びそのバックア
ップ回路並びにデータ処理シテムを提供することであ
る。
【００１０】
【課題を解決するための手段】本発明の一つの観点によ
れば、データを少なくとも記憶可能な半導体素子を含む
データ処理媒体が提供される。このデータ処理媒体は、
外部電源に接続可能であり、半導体素子を作動させるよ
うに外部電源からの電圧を供給するための電圧供給ライ
ンが延出された電圧入力端子と、正負の電極を有し、正
電極が電圧供給ラインを通じて半導体素子へ接続され、
外部電源と電圧入力端子との間が遮断されている間に、
半導体素子の記憶データをバックアップするための着脱
自在な第１のバックアップ手段と、正負の電極を有し、
且つ第１のバックアップ手段から充電されるように、そ
の正電極が第１のバックアップ手段の正電極へ電気的に
並列に接続されていると共に、外部電源と電圧入力端子
との間が遮断され、且つ第１のバックアップ手段が取り
外されている間に、半導体素子の記憶データをバックア
ップするための第２のバックアップ手段と、第２のバッ
クアップ手段が外部電源から充電されないように、第１
のバックアップ手段の正電極と第２のバックアップ手段
の正電極との接続個所と外部電源との間に配置された充
電防止手段とを備える。
れば、データを少なくとも記憶可能な半導体素子を含む
データ処理媒体が提供される。このデータ処理媒体は、
外部電源に接続可能であり、半導体素子を作動させるよ
うに外部電源からの電圧を供給するための電圧供給ライ
ンが延出された電圧入力端子と、正負の電極を有し、正
電極が電圧供給ラインを通じて半導体素子へ接続され、
外部電源と電圧入力端子との間が遮断されている間に、
半導体素子の記憶データをバックアップするための着脱
自在な第１のバックアップ手段と、正負の電極を有し、
且つ第１のバックアップ手段から充電されるように、そ
の正電極が第１のバックアップ手段の正電極へ電気的に
並列に接続されていると共に、外部電源と電圧入力端子
との間が遮断され、且つ第１のバックアップ手段が取り
外されている間に、半導体素子の記憶データをバックア
ップするための第２のバックアップ手段と、第２のバッ
クアップ手段が外部電源から充電されないように、第１
のバックアップ手段の正電極と第２のバックアップ手段
の正電極との接続個所と外部電源との間に配置された充
電防止手段とを備える。
【００１１】前記データ処理媒体は、集積回路カードま
たはメモリーカードであり得る。本発明の実施例によれ
ば、前記半導体素子は、スタティック ランダム アク
セス メモリーであり得る。
たはメモリーカードであり得る。本発明の実施例によれ
ば、前記半導体素子は、スタティック ランダム アク
セス メモリーであり得る。
【００１２】第２のバックアップ手段は、キャパシタま
たは充電可能な電池であり得る。本発明の他の観点によ
れば、データを少なくとも記憶可能な半導体素子と、外
部電源に接続可能であり、半導体素子を作動させるよう
に外部電源からの電圧を供給するための電圧供給ライン
が延出された電圧入力端子とを備えるデータ処理媒体に
おける半導体素子の記憶データをバックアップするため
の回路が提供される。
たは充電可能な電池であり得る。本発明の他の観点によ
れば、データを少なくとも記憶可能な半導体素子と、外
部電源に接続可能であり、半導体素子を作動させるよう
に外部電源からの電圧を供給するための電圧供給ライン
が延出された電圧入力端子とを備えるデータ処理媒体に
おける半導体素子の記憶データをバックアップするため
の回路が提供される。
【００１３】このバックアップ回路は、データ処理媒体
に対して着脱自在であり、正負の電極を有し、正電極が
電圧供給ラインを通じて半導体素子へ接続され、外部電
源と電圧入力端子との間が遮断されている間に、半導体
素子の記憶データをバックアップするため第１のバック
アップ手段と、データ処理媒体に対して着脱自在であ
り、正負の電極を有し、且つ第１のバックアップ手段か
ら充電されるように、その正電極が第１のバックアップ
手段の正電極へ電気的に並列に接続されていると共に、
外部電源と電圧入力端子との間が遮断され、且つ第１の
バックアップ手段がデータ処理媒体から取り外されてい
る間に、半導体素子の記憶データをバックアップするた
めの第２のバックアップ手段と、第２のバックアップ手
段が外部電源から充電されないように、第１のバックア
ップ手段の正電極と第２のバックアップ手段の正電極と
の接続個所と外部電源との間に配置された充電防止手段
とを備える。
に対して着脱自在であり、正負の電極を有し、正電極が
電圧供給ラインを通じて半導体素子へ接続され、外部電
源と電圧入力端子との間が遮断されている間に、半導体
素子の記憶データをバックアップするため第１のバック
アップ手段と、データ処理媒体に対して着脱自在であ
り、正負の電極を有し、且つ第１のバックアップ手段か
ら充電されるように、その正電極が第１のバックアップ
手段の正電極へ電気的に並列に接続されていると共に、
外部電源と電圧入力端子との間が遮断され、且つ第１の
バックアップ手段がデータ処理媒体から取り外されてい
る間に、半導体素子の記憶データをバックアップするた
めの第２のバックアップ手段と、第２のバックアップ手
段が外部電源から充電されないように、第１のバックア
ップ手段の正電極と第２のバックアップ手段の正電極と
の接続個所と外部電源との間に配置された充電防止手段
とを備える。
【００１４】第１と第２のバックアップ手段の正電極
は、並列に接続されている。ここで好ましくは、第１と
第２のバックアップ手段の正電極の接続個所には、抵抗
が介されている。
は、並列に接続されている。ここで好ましくは、第１と
第２のバックアップ手段の正電極の接続個所には、抵抗
が介されている。
【００１５】第２のバックアップ手段は、キャパシタま
たは充電可能な電池であり得る。本発明の実施例によれ
ば、前記充電防止手段は、第１のバックアップ手段の正
電極から電源ラインへ向かって順方向に配置されたダイ
オードである。
たは充電可能な電池であり得る。本発明の実施例によれ
ば、前記充電防止手段は、第１のバックアップ手段の正
電極から電源ラインへ向かって順方向に配置されたダイ
オードである。
【００１６】本発明の更に他の観点によれば、データを
少なくとも記憶可能な半導体素子を含むデータ処理媒体
と、このデータ処理媒体が接続されるべきデータ処理装
置とを備え、これらデータ処理媒体とデータ処理装置と
の間でデータの送受が実行されるべきデータ処理システ
ムが提供される。
少なくとも記憶可能な半導体素子を含むデータ処理媒体
と、このデータ処理媒体が接続されるべきデータ処理装
置とを備え、これらデータ処理媒体とデータ処理装置と
の間でデータの送受が実行されるべきデータ処理システ
ムが提供される。
【００１７】このデータ処理システムにおける前記デー
タ処理装置は、電圧を供給するための電源と、前記デー
タ処理媒体の前記半導体素子との間でデータを送信及び
／または受信すべき送信／受信手段とを有し、このデー
タ処理システムにおける前記データ処理媒体は、前記デ
ータ処理装置の前記電源に接続可能であり、前記半導体
素子を作動させるように前記電源からの電圧を供給する
ための電圧供給ラインが延出された電圧入力端子と、正
負の電極を有し、正電極が電圧供給ラインを通じて前記
半導体素子へ接続され、前記電源と電圧入力端子との間
が遮断されている間に、前記半導体素子の記憶データを
バックアップするための着脱自在な第１のバックアップ
手段と、正負の電極を有し、且つ第１のバックアップ手
段から充電されるように、その正電極が第１のバックア
ップ手段の正電極へ電気的に並列に接続されていると共
に、前記電源と電圧入力端子との間が遮断され、且つ第
１のバックアップ手段が取り外されている間に、前記半
導体素子の記憶データをバックアップするための第２の
バックアップ手段と、第２のバックアップ手段が前記電
源から充電されないように、第１のバックアップ手段の
正電極と第２のバックアップ手段の正電極との接続個所
と前記電圧入力端子との間に配置された充電防止手段と
を有する。
タ処理装置は、電圧を供給するための電源と、前記デー
タ処理媒体の前記半導体素子との間でデータを送信及び
／または受信すべき送信／受信手段とを有し、このデー
タ処理システムにおける前記データ処理媒体は、前記デ
ータ処理装置の前記電源に接続可能であり、前記半導体
素子を作動させるように前記電源からの電圧を供給する
ための電圧供給ラインが延出された電圧入力端子と、正
負の電極を有し、正電極が電圧供給ラインを通じて前記
半導体素子へ接続され、前記電源と電圧入力端子との間
が遮断されている間に、前記半導体素子の記憶データを
バックアップするための着脱自在な第１のバックアップ
手段と、正負の電極を有し、且つ第１のバックアップ手
段から充電されるように、その正電極が第１のバックア
ップ手段の正電極へ電気的に並列に接続されていると共
に、前記電源と電圧入力端子との間が遮断され、且つ第
１のバックアップ手段が取り外されている間に、前記半
導体素子の記憶データをバックアップするための第２の
バックアップ手段と、第２のバックアップ手段が前記電
源から充電されないように、第１のバックアップ手段の
正電極と第２のバックアップ手段の正電極との接続個所
と前記電圧入力端子との間に配置された充電防止手段と
を有する。
【００１８】好ましくは、データ処理システムは、前記
データ処理媒体の前記半導体素子と前記データ処理装置
の前記送信／受信手段との間でデータが送信及び／また
は受信されるように、前記データ処理媒体と前記データ
処理装置とを接続すべき接続手段を更に備える。
データ処理媒体の前記半導体素子と前記データ処理装置
の前記送信／受信手段との間でデータが送信及び／また
は受信されるように、前記データ処理媒体と前記データ
処理装置とを接続すべき接続手段を更に備える。
【００１９】本発明の実施例によれば、前記接続手段
は、前記データ処理装置に装着され、且つ前記データ処
理媒体を装着可能なコネクタである。好ましくは、デー
タ処理システムは、前記データ処理媒体の第１のバック
アップ手段の消耗を操作者へ認識させる手段を更に備え
る。前記データ処理媒体は、集積回路カードまたはメモ
リーカードであり得る。前記データ処理装置は、コンピ
ュータ及び／またはその周辺機器であり得る。
は、前記データ処理装置に装着され、且つ前記データ処
理媒体を装着可能なコネクタである。好ましくは、デー
タ処理システムは、前記データ処理媒体の第１のバック
アップ手段の消耗を操作者へ認識させる手段を更に備え
る。前記データ処理媒体は、集積回路カードまたはメモ
リーカードであり得る。前記データ処理装置は、コンピ
ュータ及び／またはその周辺機器であり得る。
【００２０】
【作用】本発明によれば、第１と第２のバックアップ手
段のそれぞれの正電極が並列に接続されているので、第
２バックアップ手段は常に第１バックアップ手段から充
電される。
段のそれぞれの正電極が並列に接続されているので、第
２バックアップ手段は常に第１バックアップ手段から充
電される。
【００２１】第１バックアップ手段と第２バックアップ
手段との接続個所と外部電源との間には、充電防止防止
手段が配置されているので、第２バックアップ手段は外
部電源電源から充電されない。
手段との接続個所と外部電源との間には、充電防止防止
手段が配置されているので、第２バックアップ手段は外
部電源電源から充電されない。
【００２２】
【実施例】図１を参照すると、本発明のデータ処理シス
テムにおいて、符号２で概略的に示されるデータ処理媒
体は、この媒体との間でデータを送受するためのデータ
処理装置（例えばパーソナルコンピュータ及びその周辺
機器）４に装着されるべきメモリーカードである。
テムにおいて、符号２で概略的に示されるデータ処理媒
体は、この媒体との間でデータを送受するためのデータ
処理装置（例えばパーソナルコンピュータ及びその周辺
機器）４に装着されるべきメモリーカードである。
【００２３】メモリーカード２は、例えばデータ処理装
置４内に装着されたコネクタ４ａを介してデータ処理装
置４に対して着脱自在に装着される。コネクタ４ａは、
データ処理装置４のデータ送信／受信系（図示せず）に
電気的に接続されている。このようなコネクタ４ａとし
ては、データ処理装置４に対して着脱自在に装着される
形式のものが望ましく、例えば、実願平２−９０７７２
号（対応米国特許ＵＳＰ５１５２６９７号）に開示され
たコネクタを使用できる。
置４内に装着されたコネクタ４ａを介してデータ処理装
置４に対して着脱自在に装着される。コネクタ４ａは、
データ処理装置４のデータ送信／受信系（図示せず）に
電気的に接続されている。このようなコネクタ４ａとし
ては、データ処理装置４に対して着脱自在に装着される
形式のものが望ましく、例えば、実願平２−９０７７２
号（対応米国特許ＵＳＰ５１５２６９７号）に開示され
たコネクタを使用できる。
【００２４】本発明は、主としてメモリーカード２の記
憶データのバックアップに関するので、メモリーカード
２とデータ処理装置４との間のデータの送受系及びコネ
クタ４ａについては詳細な説明を省略する。尚、図１に
おいては、一般的なデータ処理装置４に対するメモリー
カード２の寸法が強調して描かれている。
憶データのバックアップに関するので、メモリーカード
２とデータ処理装置４との間のデータの送受系及びコネ
クタ４ａについては詳細な説明を省略する。尚、図１に
おいては、一般的なデータ処理装置４に対するメモリー
カード２の寸法が強調して描かれている。
【００２５】図１は、メモリーカード２がコネクタ４ａ
を介してデータ処理装置４に正しく装着された状態を示
している。この状態では、メモリーカード２の電圧入力
端子６は、コネクタ４ａを介して外部電源（データ処理
装置４の内蔵電源）８に接続可能である。外部電源８か
らメモリーカード２の入力端子６へは、典型的には＋５
Ｖの電圧が供給されている。メモリーカード２の入力端
子６から延出された電圧供給ライン１０には、外部電源
８への電池電流の逆流を防止するための第１のダイオー
ド１２が配置されている。このダイオード１２を配置す
る目的は、メモリーカード２をデータ処理装置４に接続
したままデータ処理装置４の駆動電源を切った場合、外
部電源８の電圧が零になるので、カード２内の後述の電
池から装置４側へ電流が逆流してカード２内の電池の消
耗が早まることを防止することである。
を介してデータ処理装置４に正しく装着された状態を示
している。この状態では、メモリーカード２の電圧入力
端子６は、コネクタ４ａを介して外部電源（データ処理
装置４の内蔵電源）８に接続可能である。外部電源８か
らメモリーカード２の入力端子６へは、典型的には＋５
Ｖの電圧が供給されている。メモリーカード２の入力端
子６から延出された電圧供給ライン１０には、外部電源
８への電池電流の逆流を防止するための第１のダイオー
ド１２が配置されている。このダイオード１２を配置す
る目的は、メモリーカード２をデータ処理装置４に接続
したままデータ処理装置４の駆動電源を切った場合、外
部電源８の電圧が零になるので、カード２内の後述の電
池から装置４側へ電流が逆流してカード２内の電池の消
耗が早まることを防止することである。
【００２６】第１のダイオード１２の下流における電圧
供給ライン１０からは、半導体素子１４及びそのバック
アップ回路１６が並列に接続されている。本実施例にお
ける半導体素子１４はスタティック ランダム アクセ
ス メモリー（以下、Ｓ−ＲＡＭと称す）である。この
Ｓ−ＲＡＭ１４の消費電力は、読取り及び書き込み時に
は５Ｖである。一方、メモリーカード２の電圧入力端子
６が外部電源８に接続されていない際、即ちメモリーカ
ード２がデータ処理装置４に接続されていない際には、
Ｓ−ＲＡＭ１４の消費電力は、その記憶データをバック
アップするために２Ｖ以上必要である。通常のＳ−ＲＡ
Ｍ１４は、２Ｖから５．５Ｖまでの電圧ででバックアッ
プ可能である。
供給ライン１０からは、半導体素子１４及びそのバック
アップ回路１６が並列に接続されている。本実施例にお
ける半導体素子１４はスタティック ランダム アクセ
ス メモリー（以下、Ｓ−ＲＡＭと称す）である。この
Ｓ−ＲＡＭ１４の消費電力は、読取り及び書き込み時に
は５Ｖである。一方、メモリーカード２の電圧入力端子
６が外部電源８に接続されていない際、即ちメモリーカ
ード２がデータ処理装置４に接続されていない際には、
Ｓ−ＲＡＭ１４の消費電力は、その記憶データをバック
アップするために２Ｖ以上必要である。通常のＳ−ＲＡ
Ｍ１４は、２Ｖから５．５Ｖまでの電圧ででバックアッ
プ可能である。
【００２７】バックアップ回路１６は、主電池１８、補
助電池２０、第２のダイオード２２を含む。主電池１８
は、例えば市販のＣＲ２０２５タイプのコイン型リチウ
ム電池であり、その公称出力電圧は３Ｖ（実際には３．
３Ｖ）である。補助電池２０としては、充電可能な電池
またはキャパシタを使用可能である。本実施例において
は、静電容量０．１Ｆのポリアセリンキャパシタを用い
ている。
助電池２０、第２のダイオード２２を含む。主電池１８
は、例えば市販のＣＲ２０２５タイプのコイン型リチウ
ム電池であり、その公称出力電圧は３Ｖ（実際には３．
３Ｖ）である。補助電池２０としては、充電可能な電池
またはキャパシタを使用可能である。本実施例において
は、静電容量０．１Ｆのポリアセリンキャパシタを用い
ている。
【００２８】主電池１８の正極と補助電池２０の正極と
は、直接にまたは抵抗２４を介して並列に接続されてい
る。ここで抵抗２４を使用する場合、その抵抗値は、好
ましくは１ＫΩ以下である。その理由は後述する。
は、直接にまたは抵抗２４を介して並列に接続されてい
る。ここで抵抗２４を使用する場合、その抵抗値は、好
ましくは１ＫΩ以下である。その理由は後述する。
【００２９】電圧供給ライン１０から、主電池１８と補
助電池２０との接続個所２８へ向かうライン２６には、
第２のダイオード２２が配置されている。この第２ダイ
オード２２は、接続個所２８から電圧供給ライン１０へ
向かって順方向に配置されているので、補助電池２０は
主電池１８からのみ充電され、補助電池２０へは外部電
源８からの充電電流は流れない。従って、補助電池２０
の耐圧は、主電池１８の最高出力電圧（本実施例では
３．３Ｖ）程度でよく、外部電源８の出力電圧（本実施
例では５Ｖ）に対する補助電池２０の耐圧は考慮する必
要がない。第２のダイオード２２は、本来は主電池１８
の充電を防止する目的で配置されるが、本実施例におい
ては、ダイオード２２を配置したことにより、補助電池
２０の充放電回数を減少させ、補助電池２０の寿命を延
ばすることができ、更に、耐圧の低い補助電池２０を使
用できる。
助電池２０との接続個所２８へ向かうライン２６には、
第２のダイオード２２が配置されている。この第２ダイ
オード２２は、接続個所２８から電圧供給ライン１０へ
向かって順方向に配置されているので、補助電池２０は
主電池１８からのみ充電され、補助電池２０へは外部電
源８からの充電電流は流れない。従って、補助電池２０
の耐圧は、主電池１８の最高出力電圧（本実施例では
３．３Ｖ）程度でよく、外部電源８の出力電圧（本実施
例では５Ｖ）に対する補助電池２０の耐圧は考慮する必
要がない。第２のダイオード２２は、本来は主電池１８
の充電を防止する目的で配置されるが、本実施例におい
ては、ダイオード２２を配置したことにより、補助電池
２０の充放電回数を減少させ、補助電池２０の寿命を延
ばすることができ、更に、耐圧の低い補助電池２０を使
用できる。
【００３０】半導体素子１４、主電池１８及び補助電池
２０の各々の負極は、それぞれ接地ライン３０へ接続さ
れている。ここで抵抗２４の抵抗値は１ＫΩ以下が好ま
しい理由について説明する。
２０の各々の負極は、それぞれ接地ライン３０へ接続さ
れている。ここで抵抗２４の抵抗値は１ＫΩ以下が好ま
しい理由について説明する。
【００３１】抵抗２４の抵抗値が１ＫΩであり、補助電
池２０が完全に放電している状態（出力電圧が０Ｖ）の
際に、出力電圧が３．３Ｖの新品の主電池１８を装着す
ると、充電初期の過渡期には最大３．３ｍＡ（＝３．３
Ｖ／１ＫΩ）の電流が流れる。この程度の電流は新品の
主電池１８にとっては、たいした負荷ではなく、このと
きの主電池１８の出力電圧の低下は約０．２Ｖ程度であ
る。この出力電圧の低下は、ＣＲ２０２５タイプのコイ
ン型リチウム電池に１ＫΩの定抵抗負荷を接続した状態
で測定された。
池２０が完全に放電している状態（出力電圧が０Ｖ）の
際に、出力電圧が３．３Ｖの新品の主電池１８を装着す
ると、充電初期の過渡期には最大３．３ｍＡ（＝３．３
Ｖ／１ＫΩ）の電流が流れる。この程度の電流は新品の
主電池１８にとっては、たいした負荷ではなく、このと
きの主電池１８の出力電圧の低下は約０．２Ｖ程度であ
る。この出力電圧の低下は、ＣＲ２０２５タイプのコイ
ン型リチウム電池に１ＫΩの定抵抗負荷を接続した状態
で測定された。
【００３２】補助電池２０が充電されるに従って、充電
電流は減少するため、主電池１８の出力電圧は上昇して
回復する。従って、抵抗値を低くしても、瞬間的な電圧
低下が発生するのみであり、補助電池２０の充電が進め
ば主電池１８の出力電圧は回復するので機能的には大き
な問題とはならない。
電流は減少するため、主電池１８の出力電圧は上昇して
回復する。従って、抵抗値を低くしても、瞬間的な電圧
低下が発生するのみであり、補助電池２０の充電が進め
ば主電池１８の出力電圧は回復するので機能的には大き
な問題とはならない。
【００３３】ちなみに、市販のＣＲ２０２５タイプのコ
イン型リチウム電池は、その最大放電電流は連続６ｍ
Ａ、そのパルスが５０ｍＡ程度である。このパルス負荷
の電流（５０ｍＡ）から抵抗２４の抵抗値の最低値を求
めると、６００Ω（＝３Ｖ／５０ｍＡ）である。
イン型リチウム電池は、その最大放電電流は連続６ｍ
Ａ、そのパルスが５０ｍＡ程度である。このパルス負荷
の電流（５０ｍＡ）から抵抗２４の抵抗値の最低値を求
めると、６００Ω（＝３Ｖ／５０ｍＡ）である。
【００３４】この抵抗２４の抵抗値が大きすぎると、補
助電池２０への電流が流れ難くなるので、補助電池２０
の充電に時間がかかる。また、主電池１８の交換時に、
補助電池２０のみでＳ−ＲＡＭ１４のバックアップを実
行すると、Ｓ−ＲＡＭ１４へのバックアップ電流も抵抗
２４を通じて供給されるので、Ｓ−ＲＡＭ１４のバック
アップ電圧が低下する。例えば、抵抗２４の抵抗値が１
０ＫΩの場合、１０μＡのバックアップ電流が流れる
と、抵抗２４により０．１Ｖの電圧低下が発生する。主
電池１８の交換時には、主電池１８の出力電圧は当然に
低下しており、同時に、主電池１８に並列に接続された
補助電池２０の電位も同電位である。それ故、主電池１
８の交換時には、抵抗２４による電圧低下を最小限に抑
えることにより、補助電池２０の出力電圧を有効に利用
することが望まれる。従って、抵抗２４の抵抗値は低い
ほうが有利である。ここで抵抗２４の抵抗値を１ＫΩと
すると、１０μＡのバックアップ電流における電圧低下
は１０ｍＶであり、これはほぼ無視できる値である。
助電池２０への電流が流れ難くなるので、補助電池２０
の充電に時間がかかる。また、主電池１８の交換時に、
補助電池２０のみでＳ−ＲＡＭ１４のバックアップを実
行すると、Ｓ−ＲＡＭ１４へのバックアップ電流も抵抗
２４を通じて供給されるので、Ｓ−ＲＡＭ１４のバック
アップ電圧が低下する。例えば、抵抗２４の抵抗値が１
０ＫΩの場合、１０μＡのバックアップ電流が流れる
と、抵抗２４により０．１Ｖの電圧低下が発生する。主
電池１８の交換時には、主電池１８の出力電圧は当然に
低下しており、同時に、主電池１８に並列に接続された
補助電池２０の電位も同電位である。それ故、主電池１
８の交換時には、抵抗２４による電圧低下を最小限に抑
えることにより、補助電池２０の出力電圧を有効に利用
することが望まれる。従って、抵抗２４の抵抗値は低い
ほうが有利である。ここで抵抗２４の抵抗値を１ＫΩと
すると、１０μＡのバックアップ電流における電圧低下
は１０ｍＶであり、これはほぼ無視できる値である。
【００３５】尚、抵抗２４を配置することには、更に一
つの目的がある。これは、補助電池２０が壊れて短絡状
態になった場合に、主電池１８を保護することである。
仮に抵抗２４が配置されていないとすると、補助電池２
０が壊れて短絡状態になった際に、主電池１８から過大
な電流が流れるので、主電池１８が発熱し、最悪の場合
には主電池１８が破裂する恐れがある。しかし、抵抗２
４を配置することにより、主電池１８の電流を制限し、
主電池１８の発熱及び破裂を防止できる。
つの目的がある。これは、補助電池２０が壊れて短絡状
態になった場合に、主電池１８を保護することである。
仮に抵抗２４が配置されていないとすると、補助電池２
０が壊れて短絡状態になった際に、主電池１８から過大
な電流が流れるので、主電池１８が発熱し、最悪の場合
には主電池１８が破裂する恐れがある。しかし、抵抗２
４を配置することにより、主電池１８の電流を制限し、
主電池１８の発熱及び破裂を防止できる。
【００３６】上記のようなメモリーカード２の主電池１
８を交換する際の操作及びバックアップ回路の動作は以
下の通りである。 (i) 先ず、メモリーカード２をデータ処理装置４から取
り外す。これによりデータ処理装置４の内蔵電源８とメ
モリーカード２との接続が遮断される。この場合、主電
池１８からＳ−ＲＡＭ１４へ３Ｖの電圧が供給されるの
で、Ｓ−ＲＡＭ１４の記憶データが保持される。 (ii)次いで、主電池１８の交換のために、主電池１８を
メモリーカード２から取り外す。この場合、補助電池２
０からＳ−ＲＡＭ１４へ電圧供給されるので、Ｓ−ＲＡ
Ｍ１４の記憶データが保持される。メモリーカード２を
データ処理装置４から取り外しても、補助電池２０は主
電池１８から充電されているので、主電池１８を交換す
る度に補助電池２０を新たに充電する必要はない。本実
施例においては、主電池１８をメモリーカード２から取
り外しても、Ｓ−ＲＡＭ１４の記憶データは補助電池２
０により約１０分間は保持される。 (iii) 新たな主電池１８をメモリーカード２へ取り付け
ることにより、再び主電池１８からＳ−ＲＡＭ１４へ電
圧が供給される。 (iV)主電池１８が交換されたメモリーカード２をデータ
処理装置４へ装着する。
８を交換する際の操作及びバックアップ回路の動作は以
下の通りである。 (i) 先ず、メモリーカード２をデータ処理装置４から取
り外す。これによりデータ処理装置４の内蔵電源８とメ
モリーカード２との接続が遮断される。この場合、主電
池１８からＳ−ＲＡＭ１４へ３Ｖの電圧が供給されるの
で、Ｓ−ＲＡＭ１４の記憶データが保持される。 (ii)次いで、主電池１８の交換のために、主電池１８を
メモリーカード２から取り外す。この場合、補助電池２
０からＳ−ＲＡＭ１４へ電圧供給されるので、Ｓ−ＲＡ
Ｍ１４の記憶データが保持される。メモリーカード２を
データ処理装置４から取り外しても、補助電池２０は主
電池１８から充電されているので、主電池１８を交換す
る度に補助電池２０を新たに充電する必要はない。本実
施例においては、主電池１８をメモリーカード２から取
り外しても、Ｓ−ＲＡＭ１４の記憶データは補助電池２
０により約１０分間は保持される。 (iii) 新たな主電池１８をメモリーカード２へ取り付け
ることにより、再び主電池１８からＳ−ＲＡＭ１４へ電
圧が供給される。 (iV)主電池１８が交換されたメモリーカード２をデータ
処理装置４へ装着する。
【００３７】以上のように、主電池１８を交換する過程
においても、Ｓ−ＲＡＭ１４の記憶データが保持され、
しかも外部電源８の出力電圧が補助電池２０へ印加され
ることはない。
においても、Ｓ−ＲＡＭ１４の記憶データが保持され、
しかも外部電源８の出力電圧が補助電池２０へ印加され
ることはない。
【００３８】更に、回路構成も単純であり、従来のバッ
クアップ回路と比較して、大幅な部品数の増加はない。
従来のバックアップ回路には、通常は主電池１８のよう
に充電できない（充電してはならない）リチウム電池等
が使用されるので、このような主電池を用いた回路で
は、補助電池２０の有無に拘らず、必ずダイオードが付
加される。従って、本発明のように第２のダイオード２
２を付加したことによる従来のバックアップ回路に対す
る部品数の増加はない。図２は本発明の第２実施例を示
す。この第２実施例と第１実施例との差異は、メモリー
カード２の主電池１８の出力電圧の低下を操作者に認識
させる手段を備えていることである。
クアップ回路と比較して、大幅な部品数の増加はない。
従来のバックアップ回路には、通常は主電池１８のよう
に充電できない（充電してはならない）リチウム電池等
が使用されるので、このような主電池を用いた回路で
は、補助電池２０の有無に拘らず、必ずダイオードが付
加される。従って、本発明のように第２のダイオード２
２を付加したことによる従来のバックアップ回路に対す
る部品数の増加はない。図２は本発明の第２実施例を示
す。この第２実施例と第１実施例との差異は、メモリー
カード２の主電池１８の出力電圧の低下を操作者に認識
させる手段を備えていることである。
【００３９】図２において、メモリーカード２のバック
アップ回路１６は、第１実施例と対照的に、比較器３２
を含む。本実施例おける比較器３２は、基準電圧発生回
路が内蔵されたコンパレータ３２である。このコンパレ
ータ３２は、一つの入力端子を有し、その入力端子に
は、主電池１８の出力電圧（通常３Ｖ）が入力電圧とし
て入力される。コンパレータ３２に内蔵された基準電圧
発生回路は、主電池１８の出力電圧と比較するための基
準電圧（通常２．３Ｖ）を発生する。コンパレータ３２
は、入力電圧が基準電圧を下回った際に、警報信号（デ
ィジタル信号）を出力する。この警報信号は、データ処
理装置４の制御回路３４へ入力される。制御回路３４
は、警報信号に基づいて、データ処理装置４に付属する
ディスプレィ３６上に主電池１８が消耗した旨を表示さ
せる。
アップ回路１６は、第１実施例と対照的に、比較器３２
を含む。本実施例おける比較器３２は、基準電圧発生回
路が内蔵されたコンパレータ３２である。このコンパレ
ータ３２は、一つの入力端子を有し、その入力端子に
は、主電池１８の出力電圧（通常３Ｖ）が入力電圧とし
て入力される。コンパレータ３２に内蔵された基準電圧
発生回路は、主電池１８の出力電圧と比較するための基
準電圧（通常２．３Ｖ）を発生する。コンパレータ３２
は、入力電圧が基準電圧を下回った際に、警報信号（デ
ィジタル信号）を出力する。この警報信号は、データ処
理装置４の制御回路３４へ入力される。制御回路３４
は、警報信号に基づいて、データ処理装置４に付属する
ディスプレィ３６上に主電池１８が消耗した旨を表示さ
せる。
【００４０】代替的に、比較器３２はデータ処理装置４
側に設けてもよい。この場合の比較器３２は、主電池１
８の出力電圧（アナログ信号）を直接に検出する形式の
ものを使用し得る。更にこの場合、必ずしも外部電源８
の出力電圧を基準電圧として用いる必要はない。
側に設けてもよい。この場合の比較器３２は、主電池１
８の出力電圧（アナログ信号）を直接に検出する形式の
ものを使用し得る。更にこの場合、必ずしも外部電源８
の出力電圧を基準電圧として用いる必要はない。
【００４１】本発明は上述の実施例に限定されるもので
はなく、当業者には本発明の目的と精神を逸脱すること
なく、様々な変更及び変形が可能である。例えば、比較
器３２の出力は、ディスプレィ３６に限らず、ブザー、
ランプその他の音響的及び／または光学的及び／または
視覚的な警報手段の駆動のために使用することにより、
主電池１８の出力電圧の低下を操作者に認識させること
ができる。
はなく、当業者には本発明の目的と精神を逸脱すること
なく、様々な変更及び変形が可能である。例えば、比較
器３２の出力は、ディスプレィ３６に限らず、ブザー、
ランプその他の音響的及び／または光学的及び／または
視覚的な警報手段の駆動のために使用することにより、
主電池１８の出力電圧の低下を操作者に認識させること
ができる。
【００４２】また、本発明が適用されるべきデータ処理
媒体２は、メモリーカードに限らず、データ保持のため
に常に電圧供給が必要な半導体記憶素子を搭載した様々
な形式のＩＣ（集積回路）カードを含む。
媒体２は、メモリーカードに限らず、データ保持のため
に常に電圧供給が必要な半導体記憶素子を搭載した様々
な形式のＩＣ（集積回路）カードを含む。
【００４３】
【発明の効果】以上説明したように本発明のデータ処理
媒体及びそのバックアップ回路並びにデータ処理システ
ムによれば、第２バックアップ手段は、第１バックアッ
プ手段により充電されているので、第１バックアップ手
段の交換に先立って充電する必要がなく、その充放電回
数を低減できる。また、外部電源から第２バックアップ
手段へ充電電流が流れることがないので、第２バックア
ップ手段としては、耐圧特性が低い、即ち安価なものを
使用できる。しかも、バックアップ回路の回路構成も単
純である。
媒体及びそのバックアップ回路並びにデータ処理システ
ムによれば、第２バックアップ手段は、第１バックアッ
プ手段により充電されているので、第１バックアップ手
段の交換に先立って充電する必要がなく、その充放電回
数を低減できる。また、外部電源から第２バックアップ
手段へ充電電流が流れることがないので、第２バックア
ップ手段としては、耐圧特性が低い、即ち安価なものを
使用できる。しかも、バックアップ回路の回路構成も単
純である。
【図１】本発明の第１実施例に係るデータ処理システム
を示す回路ブロック図である。
を示す回路ブロック図である。
【図２】第２実施例の回路ブロック図である。
２…メモリーカード（データ処理媒体）、４…データ処
理装置、４ａ…コネクタ（接続手段）、８…外部電源、
１０…電圧供給ライン、１８…主電池（第１のバックア
ップ手段）、１４…半導体素子（スタティック ランダ
ム アクセス メモリー）、２０…補助電池（第２のバ
ックアップ手段）、２２…第２のダイオード（充電防止
手段）、２８…接続個所、３２…比較器（認識手段）、
３６…ディスプレィ（認識手段）。
理装置、４ａ…コネクタ（接続手段）、８…外部電源、
１０…電圧供給ライン、１８…主電池（第１のバックア
ップ手段）、１４…半導体素子（スタティック ランダ
ム アクセス メモリー）、２０…補助電池（第２のバ
ックアップ手段）、２２…第２のダイオード（充電防止
手段）、２８…接続個所、３２…比較器（認識手段）、
３６…ディスプレィ（認識手段）。
Claims (19)
- 【請求項１】 データを少なくとも記憶可能な半導体素
子を含むデータ処理媒体であって、 外部電源に接続可能であり、半導体素子を作動させるよ
うに外部電源からの電圧を供給するための電圧供給ライ
ンが延出された電圧入力端子と、 正負の電極を有し、正電極が電圧供給ラインを通じて半
導体素子へ接続され、外部電源と電圧入力端子との間が
遮断されている間に、半導体素子の記憶データをバック
アップするための着脱自在な第１のバックアップ手段
と、 正負の電極を有し、且つ第１のバックアップ手段から充
電されるように、その正電極が第１のバックアップ手段
の正電極へ電気的に並列に接続されていると共に、外部
電源と電圧入力端子との間が遮断され、且つ第１のバッ
クアップ手段が取り外されている間に、半導体素子の記
憶データをバックアップするための第２のバックアップ
手段と、 第２のバックアップ手段が外部電源から充電されないよ
うに、第１のバックアップ手段の正電極と第２のバック
アップ手段の正電極との接続個所と外部電源との間に配
置された充電防止手段とを備えるデータ処理媒体。 - 【請求項２】 前記データ処理媒体が集積回路カードで
ある請求項１に記載のデータ処理媒体。 - 【請求項３】 前記データ処理媒体がメモリーカードで
ある請求項１または２に記載のデータ処理媒体。 - 【請求項４】 前記半導体素子が、スタティック ラン
ダム アクセス メモリーである請求項１乃至３の何れ
か一項に記載のデータ処理媒体。 - 【請求項５】 第２のバックアップ手段が、キャパシタ
である請求項１乃至４の何れか一項に記載のデータ処理
媒体。 - 【請求項６】 第２のバックアップ手段が、充電可能な
電池である請求項１乃至５の何れか一項に記載のデータ
処理媒体。 - 【請求項７】 データを少なくとも記憶可能な半導体素
子と、 外部電源に接続可能であり、半導体素子を作動させるよ
うに外部電源からの電圧を供給するための電圧供給ライ
ンが延出された電圧入力端子とを備えるデータ処理媒体
における半導体素子の記憶データをバックアップするた
めの回路であって、 データ処理媒体に対して着脱自在であり、正負の電極を
有し、正電極が電圧供給ラインを通じて半導体素子へ接
続され、外部電源と電圧入力端子との間が遮断されてい
る間に、半導体素子の記憶データをバックアップするた
めの第１のバックアップ手段と、 データ処理媒体に対して着脱自在であり、正負の電極を
有し、且つ第１のバックアップ手段から充電されるよう
に、その正電極が第１のバックアップ手段の正電極へ電
気的に並列に接続されていると共に、外部電源と電圧入
力端子との間が遮断され、且つ第１のバックアップ手段
がデータ処理媒体から取り外されている間に、半導体素
子の記憶データをバックアップするための第２のバック
アップ手段と、 第２のバックアップ手段が外部電源から充電されないよ
うに、第１のバックアップ手段の正電極と第２のバック
アップ手段の正電極との接続個所と外部電源との間に配
置された充電防止手段とを備えるバックアップ回路。 - 【請求項８】 第１のバックアップ手段の正電極と第２
のバックアップ手段の正電極とが、直接に並列接続され
ている請求項７に記載のバックアップ回路。 - 【請求項９】 第１のバックアップ手段の正電極との正
電極とが、抵抗を介して並列接続されている請求項７に
記載のバックアップ回路。 - 【請求項１０】 第２のバックアップ手段が、キャパシ
タである請求項７乃至９の何れか一項に記載のバックア
ップ回路。 - 【請求項１１】 第２のバックアップ手段が、充電可能
な電池である請求項７乃至９の何れか一項に記載のバッ
クアップ回路。 - 【請求項１２】 前記充電防止手段が、第１のバックア
ップ手段の正電極から電源ラインへ向かって順方向に配
置されたダイオードである請求項７乃至１１の何れか一
項に記載のバックアップ回路。 - 【請求項１３】 データを少なくとも記憶可能な半導体
素子を含むデータ処理媒体と、このデータ処理媒体が接
続されるべきデータ処理装置とを備え、これらデータ処
理媒体とデータ処理装置との間でデータの送受が実行さ
れるべきデータ処理システムであって、 前記データ処理装置は、 電圧を供給するための電源と、 前記データ処理媒体の前記半導体素子との間でデータを
送信及び／または受信すべき送信／受信手段とを有し、 前記データ処理媒体は、 前記データ処理装置の前記電源に接続可能であり、前記
半導体素子を作動させるように前記電源からの電圧を供
給するための電圧供給ラインが延出された電圧入力端子
と、 正負の電極を有し、正電極が電圧供給ラインを通じて前
記半導体素子へ接続され、前記電源と電圧入力端子との
間が遮断されている間に、前記半導体素子の記憶データ
をバックアップするための着脱自在な第１のバックアッ
プ手段と、 正負の電極を有し、且つ第１のバックアップ手段から充
電されるように、その正電極が第１のバックアップ手段
の正電極へ電気的に並列に接続されていると共に、前記
電源と電圧入力端子との間が遮断され、且つ第１のバッ
クアップ手段が取り外されている間に、前記半導体素子
の記憶データをバックアップするための第２のバックア
ップ手段と、 第２のバックアップ手段が前記電源から充電されないよ
うに、第１のバックアップ手段の正電極と第２のバック
アップ手段の正電極との接続個所と前記電圧入力端子と
の間に配置された充電防止手段とを有するデータ処理シ
ステム。 - 【請求項１４】 前記データ処理システムが、前記デー
タ処理媒体の前記半導体素子と前記データ処理装置の前
記送信／受信手段との間でデータが送信及び／または受
信されるように、前記データ処理媒体と前記データ処理
装置とを接続すべき接続手段を更に備える請求項１３記
載のデータ処理システム。 - 【請求項１５】 前記接続手段が、前記データ処理装置
に装着され、且つ前記データ処理媒体を装着可能なコネ
クタである請求項１３または１４に記載のデータ処理シ
ステム。 - 【請求項１６】 前記データ処理システムが、前記デー
タ処理媒体の第１のバックアップ手段の消耗を操作者へ
認識させる手段を更に備える請求項１３乃至１５の何れ
か一項に記載のデータ処理システム。 - 【請求項１７】 前記データ処理媒体が、集積回路カー
ドである請求項１３乃至１６の何れか一項に記載のデー
タ処理システム。 - 【請求項１８】 前記データ処理媒体が、メモリーカー
ドである請求項１３乃至１６の何れか一項に記載のデー
タ処理システム。 - 【請求項１９】 前記データ処理装置が、コンピュータ
及び／またはその周辺機器である請求項１３至１８の何
れか１項に記載のデータ処理システム。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5318053A JPH07201187A (ja) | 1993-12-17 | 1993-12-17 | データ処理媒体及びそのバックアップ回路並びにデータ処理システム |
| US08/663,314 US5761061A (en) | 1993-12-17 | 1994-12-13 | Data processing medium, its backup circuit, and data processing system |
| DE69428711T DE69428711D1 (de) | 1993-12-17 | 1994-12-13 | Datenverarbeitungsmedium, datensicherungsschaltung dafür und datenverarbeitungssystem |
| EP95905933A EP0734546B1 (en) | 1993-12-17 | 1994-12-13 | Data processing medium, its backup circuit, and data processing system |
| PCT/US1994/014364 WO1995016940A1 (en) | 1993-12-17 | 1994-12-13 | Data processing medium, its backup circuit, and data processing system |
| TW84100069A TW387067B (en) | 1993-12-17 | 1995-01-06 | Data processing medium, its backup circuit and data processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5318053A JPH07201187A (ja) | 1993-12-17 | 1993-12-17 | データ処理媒体及びそのバックアップ回路並びにデータ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201187A true JPH07201187A (ja) | 1995-08-04 |
Family
ID=18094962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5318053A Pending JPH07201187A (ja) | 1993-12-17 | 1993-12-17 | データ処理媒体及びそのバックアップ回路並びにデータ処理システム |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0734546B1 (ja) |
| JP (1) | JPH07201187A (ja) |
| DE (1) | DE69428711D1 (ja) |
| TW (1) | TW387067B (ja) |
| WO (1) | WO1995016940A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000019364A1 (en) * | 1998-09-24 | 2000-04-06 | Sierra Wireless, Inc. | Smart personal computer card battery pack |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3816768A (en) * | 1972-08-16 | 1974-06-11 | Honeywell Inc | Memory protecting circuit |
| US3982141A (en) * | 1974-10-07 | 1976-09-21 | Bell Telephone Laboratories, Incorporated | Voltage maintenance apparatus |
| US4492876A (en) * | 1983-07-18 | 1985-01-08 | At&T Bell Laboratories | Power supply switching arrangement |
| US5033882A (en) * | 1984-04-03 | 1991-07-23 | Monarch Marking Systems, Inc. | Circuit for conserving power of a backup battery |
| JPS61160124A (ja) * | 1984-12-29 | 1986-07-19 | Hitachi Ltd | メモリ給電方式 |
| JPH0823793B2 (ja) * | 1989-12-13 | 1996-03-06 | 富士通株式会社 | メモリカード |
| DE4026798A1 (de) * | 1990-08-24 | 1992-02-27 | Licentia Gmbh | Steckkarten-datenverarbeitungsanordnung mit halbleiterspeichern |
-
1993
- 1993-12-17 JP JP5318053A patent/JPH07201187A/ja active Pending
-
1994
- 1994-12-13 WO PCT/US1994/014364 patent/WO1995016940A1/en not_active Ceased
- 1994-12-13 EP EP95905933A patent/EP0734546B1/en not_active Expired - Lifetime
- 1994-12-13 DE DE69428711T patent/DE69428711D1/de not_active Expired - Lifetime
-
1995
- 1995-01-06 TW TW84100069A patent/TW387067B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| EP0734546B1 (en) | 2001-10-17 |
| DE69428711D1 (de) | 2001-11-22 |
| WO1995016940A1 (en) | 1995-06-22 |
| TW387067B (en) | 2000-04-11 |
| EP0734546A4 (en) | 1997-08-20 |
| EP0734546A1 (en) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5761061A (en) | Data processing medium, its backup circuit, and data processing system | |
| US5650974A (en) | Semiconductor memory device and power supply control IC for use with semiconductor memory device | |
| EP0187369B1 (en) | Power supply system for an electronic apparatus having memory | |
| US6154012A (en) | Gas gauge implementation | |
| EP0437129B1 (en) | Card type semiconductor device | |
| EP0734546B1 (en) | Data processing medium, its backup circuit, and data processing system | |
| GB2149984A (en) | Backup power source circuit for control circuit | |
| JPH07230344A (ja) | 携帯型電子機器及び電池パック | |
| JP2006019194A (ja) | 携帯用プリンタに使用される二次電池の充電と電池のチェックシステム | |
| US20090059455A1 (en) | Method and apparatus for power interruption protection | |
| JP2765502B2 (ja) | バックアップ給電回路 | |
| JP3037394B2 (ja) | 電源電圧補償回路 | |
| JP2674862B2 (ja) | 半導体記憶装置のバックアップ電源監視装置 | |
| JPH05224786A (ja) | ニッケル・カドミウム蓄電池電圧の保持回路 | |
| JPH1040351A (ja) | Ｉｃメモリカード | |
| EP0391603B1 (en) | Information card | |
| JPH01244517A (ja) | メモリモジュール | |
| JPH05266650A (ja) | メモリカード | |
| KR950002105Y1 (ko) | 백업 배터리 교체 시점 알람 회로 | |
| JPH08265990A (ja) | バッテリーバックアップ回路 | |
| KR970010379B1 (ko) | 신용카드 조회기의 데이타보호장치 | |
| JPH0515075A (ja) | 電池の逆充電防止回路 | |
| JPH01288984A (ja) | メモリカード | |
| JPH08328965A (ja) | 情報記憶装置のバックアップ装置 | |
| JPS63128411A (ja) | 充電状態検査方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031216 |