JPH1040351A - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JPH1040351A JPH1040351A JP8195869A JP19586996A JPH1040351A JP H1040351 A JPH1040351 A JP H1040351A JP 8195869 A JP8195869 A JP 8195869A JP 19586996 A JP19586996 A JP 19586996A JP H1040351 A JPH1040351 A JP H1040351A
- Authority
- JP
- Japan
- Prior art keywords
- battery
- voltage
- circuit
- external device
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
- G06K19/0702—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including a battery
- G06K19/0705—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including a battery the battery being connected to a power saving arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 電池によって内蔵する揮発性メモリの記憶内
容を保持するＩＣメモリカードにおいて、この電池によ
る記憶内容保持の信頼性向上と省電力化を目的とする。 【解決手段】 外部機器２と接続された接続部１、メモ
リ部３、電池４、供給電源を切り換え制御する電源制御
部５、メモリ部３を制御する制御部６、分圧回路１１
と、電池４の端子電圧を分圧回路１１へ供給するスイッ
チ回路１２と、分圧回路１１の出力電圧を検出する第１
の電圧検出回路１３と、第１の電圧検出回路１３の出力
信号を受けて接続部１に供給する出力回路１４とで構成
された電池電圧検出部７とを備えており、これにより第
１の電圧検出回路１３の誤動作もなく、電池４の高寿命
化を計ることができるＩＣメモリカードを提供できる。
容を保持するＩＣメモリカードにおいて、この電池によ
る記憶内容保持の信頼性向上と省電力化を目的とする。 【解決手段】 外部機器２と接続された接続部１、メモ
リ部３、電池４、供給電源を切り換え制御する電源制御
部５、メモリ部３を制御する制御部６、分圧回路１１
と、電池４の端子電圧を分圧回路１１へ供給するスイッ
チ回路１２と、分圧回路１１の出力電圧を検出する第１
の電圧検出回路１３と、第１の電圧検出回路１３の出力
信号を受けて接続部１に供給する出力回路１４とで構成
された電池電圧検出部７とを備えており、これにより第
１の電圧検出回路１３の誤動作もなく、電池４の高寿命
化を計ることができるＩＣメモリカードを提供できる。
Description
【０００１】
【発明の属する技術分野】本発明は、記憶保持のために
電池を内蔵したＩＣメモリカードに関するものである。
電池を内蔵したＩＣメモリカードに関するものである。
【０００２】
【従来の技術】近年、ＩＣメモリカードは、ＲＡＭ、Ｒ
ＯＭなどのメモリＬＳＩを内蔵した携帯記憶媒体とし
て、多方面で利用されている。
ＯＭなどのメモリＬＳＩを内蔵した携帯記憶媒体とし
て、多方面で利用されている。
【０００３】この際、揮発性メモリを内蔵したＩＣメモ
リカードでは、記憶保持のために電池を用いてバックア
ップする必要があり、その信頼性を高めるために、電池
の端子電圧を検出して電池の放電状態を常に監視し、放
電容量の低下に伴う記憶内容の消失を防止する必要があ
った。
リカードでは、記憶保持のために電池を用いてバックア
ップする必要があり、その信頼性を高めるために、電池
の端子電圧を検出して電池の放電状態を常に監視し、放
電容量の低下に伴う記憶内容の消失を防止する必要があ
った。
【０００４】以下図面を参照しながら、従来のＩＣメモ
リカードの記憶内容保護の仕組みについて説明する。
リカードの記憶内容保護の仕組みについて説明する。
【０００５】図４において１５は接続部であり、外部機
器１６から電源供給され、信号の授受を行う。１７はメ
モリＬＳＩからなるメモリ部で、データの読み出し書き
込みをする揮発性メモリであるスタティックＲＡＭやダ
イナミックＲＡＭを少なくとも１つ含んでいる。１８は
電池で、外部機器１６から接続部１５を介して電源が供
給されていない時にメモリ部１７の揮発性メモリの記憶
内容を保持するバックアップ用電源である。１９は電源
制御部で、メモリ部１７への電源供給源を外部機器１６
から電池１８に、もしくは電池１８から外部機器１６に
切り換え制御する。２０はメモリ制御部で、接続部１５
を介して外部機器１６からの信号によりメモリ部１７を
制御する。２１は電池電圧検出部であり、電池１８の端
子電圧を検出し、検出結果を接続部１５に供給して、外
部機器１６がその情報を受けて電池１８の状態を把握す
ることによって、ＩＣメモリカードの記憶内容を保護す
るための各信号を出力する。
器１６から電源供給され、信号の授受を行う。１７はメ
モリＬＳＩからなるメモリ部で、データの読み出し書き
込みをする揮発性メモリであるスタティックＲＡＭやダ
イナミックＲＡＭを少なくとも１つ含んでいる。１８は
電池で、外部機器１６から接続部１５を介して電源が供
給されていない時にメモリ部１７の揮発性メモリの記憶
内容を保持するバックアップ用電源である。１９は電源
制御部で、メモリ部１７への電源供給源を外部機器１６
から電池１８に、もしくは電池１８から外部機器１６に
切り換え制御する。２０はメモリ制御部で、接続部１５
を介して外部機器１６からの信号によりメモリ部１７を
制御する。２１は電池電圧検出部であり、電池１８の端
子電圧を検出し、検出結果を接続部１５に供給して、外
部機器１６がその情報を受けて電池１８の状態を把握す
ることによって、ＩＣメモリカードの記憶内容を保護す
るための各信号を出力する。
【０００６】図５に示す電池電圧検出部２１の回路図に
おいて、２１Ａは基準電圧発生器で、２１Ｂ、２１Ｃ、
２１Ｄ、２１Ｅはいずれも抵抗器で、２１Ｆと２１Ｇは
電圧比較器である。電圧比較器２１Ｆと２１Ｇの出力信
号が共にハイレベルの時は、電池１８の端子電圧は正常
であってメモリ部１７のデータは、記憶保持されている
ことを示す信号を接続部１５に出力し、この信号を受け
て外部機器１６は使用者に電池電圧は正常であることを
伝達している。電池１８の使用に伴い電池電圧が低下
し、電圧比較器２１Ｆの出力信号のみがローレベルにな
ると、電池１８の端子電圧が低下しており、電池１８を
交換もしくは充電する必要が生じたことを示す。この
際、電池１８によりメモリ部１７はまだ記憶保持されて
おり、この情報も正常時と同様の方法で外部機器１６か
ら使用者に伝達している。そして電圧比較器２１Ｆと２
１Ｇの出力信号が共にローレベルになると、電池１８の
端子電圧がさらに低下し、電池１８を交換もしくは充電
する必要が生じていると共に、メモリ部１７は既に記憶
保持できていないこととを示す信号を正常時と同様の方
法で、外部機器１６から使用者に伝達している。
おいて、２１Ａは基準電圧発生器で、２１Ｂ、２１Ｃ、
２１Ｄ、２１Ｅはいずれも抵抗器で、２１Ｆと２１Ｇは
電圧比較器である。電圧比較器２１Ｆと２１Ｇの出力信
号が共にハイレベルの時は、電池１８の端子電圧は正常
であってメモリ部１７のデータは、記憶保持されている
ことを示す信号を接続部１５に出力し、この信号を受け
て外部機器１６は使用者に電池電圧は正常であることを
伝達している。電池１８の使用に伴い電池電圧が低下
し、電圧比較器２１Ｆの出力信号のみがローレベルにな
ると、電池１８の端子電圧が低下しており、電池１８を
交換もしくは充電する必要が生じたことを示す。この
際、電池１８によりメモリ部１７はまだ記憶保持されて
おり、この情報も正常時と同様の方法で外部機器１６か
ら使用者に伝達している。そして電圧比較器２１Ｆと２
１Ｇの出力信号が共にローレベルになると、電池１８の
端子電圧がさらに低下し、電池１８を交換もしくは充電
する必要が生じていると共に、メモリ部１７は既に記憶
保持できていないこととを示す信号を正常時と同様の方
法で、外部機器１６から使用者に伝達している。
【０００７】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、図５に示す記憶保持動作に関連しない抵抗
器２１Ｅによる電力消費が生じてしまう。これにより、
限られた電池の電気容量を有効に活用できず、電池寿命
の短命化につながる。例えば、１２８ＫバイトＳＲＡＭ
カードでは、低消費電力タイプの１ＭビットＳＲＡＭの
バックアップ電流を１μＡとし、抵抗器２１Ｅに１ＭΩ
を用い、電池の端子電圧を３Ｖとすると、抵抗器２１Ｅ
への電池の放電電流は３μＡとなって抵抗器２１Ｅが存
在しない場合と比較して電池寿命は１／４程度に低下し
てしまう。
の構成では、図５に示す記憶保持動作に関連しない抵抗
器２１Ｅによる電力消費が生じてしまう。これにより、
限られた電池の電気容量を有効に活用できず、電池寿命
の短命化につながる。例えば、１２８ＫバイトＳＲＡＭ
カードでは、低消費電力タイプの１ＭビットＳＲＡＭの
バックアップ電流を１μＡとし、抵抗器２１Ｅに１ＭΩ
を用い、電池の端子電圧を３Ｖとすると、抵抗器２１Ｅ
への電池の放電電流は３μＡとなって抵抗器２１Ｅが存
在しない場合と比較して電池寿命は１／４程度に低下し
てしまう。
【０００８】しかし、単に抵抗器２１Ｅの抵抗値を小さ
くするもしくは抵抗器２１Ｅを削除するだけでは、電池
を装着していない場合に電圧比較器２１Ｆと２１Ｇの入
力端子が開放状態となって、入力バイアス電流の影響
や、ハイインピーダンス入力を開放状態にすることによ
るノイズの影響等で、誤動作を生じ、電圧比較器２１Ｆ
と２１Ｇの出力信号がハイレベルになり、電池を装着し
ていないにもかかわらず、前記外部機器では電池の端子
電圧は正常であって、メモリ部のデータは正常に記憶保
持されると判断してしまう場合があった。
くするもしくは抵抗器２１Ｅを削除するだけでは、電池
を装着していない場合に電圧比較器２１Ｆと２１Ｇの入
力端子が開放状態となって、入力バイアス電流の影響
や、ハイインピーダンス入力を開放状態にすることによ
るノイズの影響等で、誤動作を生じ、電圧比較器２１Ｆ
と２１Ｇの出力信号がハイレベルになり、電池を装着し
ていないにもかかわらず、前記外部機器では電池の端子
電圧は正常であって、メモリ部のデータは正常に記憶保
持されると判断してしまう場合があった。
【０００９】本発明はこのような従来の問題点を解決す
るためのものであり、電池寿命を延ばし、電池を装着し
ていない場合においても誤動作を生じない電池電圧検出
部を実現することができる信頼性の高いＩＣメモリカー
ドを提供することを目的とする。
るためのものであり、電池寿命を延ばし、電池を装着し
ていない場合においても誤動作を生じない電池電圧検出
部を実現することができる信頼性の高いＩＣメモリカー
ドを提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に本発明は、外部機器から電源の供給を受けると共に信
号の授受を行う接続部と、少なくとも１つの揮発性メモ
リを含むメモリ部と、前記外部機器からの信号により前
記メモリ部を制御するメモリ制御部と、前記メモリ部の
揮発性メモリの記憶保持を行う電池と、前記外部機器と
前記電池からの電源供給を切り換え制御する電源制御部
と、前記電池の端子電圧を検出する電池電圧検出部とを
備え、前記電池電圧検出部が、分圧回路、前記電池の端
子電圧を前記分圧回路へ供給するスイッチ回路、前記分
圧回路の出力電圧を検出する第１の電圧検出回路および
前記第１の電圧検出回路の出力信号を受けて前記接続部
に信号を供給する出力回路から構成されており、これに
より電力消費を抑えられ、電池未装着時には、前記分圧
回路により前記電圧検出回路の入力端子の開放を防止す
るものであり、この構成によって電池の高寿命化を計る
ことができると共に、電池を装着していない場合におい
ても誤動作を防止することができる。
に本発明は、外部機器から電源の供給を受けると共に信
号の授受を行う接続部と、少なくとも１つの揮発性メモ
リを含むメモリ部と、前記外部機器からの信号により前
記メモリ部を制御するメモリ制御部と、前記メモリ部の
揮発性メモリの記憶保持を行う電池と、前記外部機器と
前記電池からの電源供給を切り換え制御する電源制御部
と、前記電池の端子電圧を検出する電池電圧検出部とを
備え、前記電池電圧検出部が、分圧回路、前記電池の端
子電圧を前記分圧回路へ供給するスイッチ回路、前記分
圧回路の出力電圧を検出する第１の電圧検出回路および
前記第１の電圧検出回路の出力信号を受けて前記接続部
に信号を供給する出力回路から構成されており、これに
より電力消費を抑えられ、電池未装着時には、前記分圧
回路により前記電圧検出回路の入力端子の開放を防止す
るものであり、この構成によって電池の高寿命化を計る
ことができると共に、電池を装着していない場合におい
ても誤動作を防止することができる。
【００１１】また上記発明において、電源制御部は、外
部機器から供給される電源電圧を検出する第２の電圧検
出回路、前記第２の電圧検出回路の出力信号によりリセ
ットパルスを発生するパルス回路、前記外部機器と電池
からの電源供給を切り換え制御する切り換え回路とから
構成することにより、リセットパルスでメモリ制御部を
介して前記メモリ部を制御し、電源電圧の変動時のノイ
ズによるメモリ部のデータの記憶内容破壊を防止するこ
とができる。
部機器から供給される電源電圧を検出する第２の電圧検
出回路、前記第２の電圧検出回路の出力信号によりリセ
ットパルスを発生するパルス回路、前記外部機器と電池
からの電源供給を切り換え制御する切り換え回路とから
構成することにより、リセットパルスでメモリ制御部を
介して前記メモリ部を制御し、電源電圧の変動時のノイ
ズによるメモリ部のデータの記憶内容破壊を防止するこ
とができる。
【００１２】さらに上記発明において、外部機器の電源
がオフ状態からオン状態に切り換えられた際のみに、電
池電圧検出部は前記電池の電圧検出を行い、接続部を介
して前記外部機器へ検出結果を送出し、前記外部機器の
電源が再度オフ状態とされるまで出力回路が前記検出結
果を保持する構成とすると、外部機器がオンとなってい
る際は消耗することのない電池の不要な電圧検出を防止
することができ、かつ外部機器がこの検出結果を用いて
メモリ部のデータの記憶内容が有効か無効か、また新た
なデータの記憶が可能か否かを常時判断することができ
る。
がオフ状態からオン状態に切り換えられた際のみに、電
池電圧検出部は前記電池の電圧検出を行い、接続部を介
して前記外部機器へ検出結果を送出し、前記外部機器の
電源が再度オフ状態とされるまで出力回路が前記検出結
果を保持する構成とすると、外部機器がオンとなってい
る際は消耗することのない電池の不要な電圧検出を防止
することができ、かつ外部機器がこの検出結果を用いて
メモリ部のデータの記憶内容が有効か無効か、また新た
なデータの記憶が可能か否かを常時判断することができ
る。
【００１３】
【発明の実施の形態】以下、本発明の好ましい実施の形
態について、図面を参照しつつ詳細に説明する。
態について、図面を参照しつつ詳細に説明する。
【００１４】図１において、１は接続部であり、外部機
器２からの電源の供給を受けると共に、信号の授受を行
う。３はメモリＬＳＩからなるメモリ部であり、外部機
器２から接続部１を介してデータの読み出し書き込みを
する揮発性メモリであるスタティックＲＡＭやダイナミ
ックＲＡＭを少なくとも１つ含んでいる。４は電池であ
り、外部機器２から接続部１を介して電源が供給されて
いない時にメモリ部３の揮発性メモリの記憶内容を保持
するバックアップ用電源である。５は電源制御部であ
り、メモリ部３の記憶内容保持のための電源供給源を、
外部機器２から電池４に、もしくは電池４から外部機器
２に切り換え制御する。６はメモリ制御部であり、接続
部１を介して外部機器２からの信号を受けてメモリ部３
を制御する。７は電池電圧検出部であり、電池４の端子
電圧を検出する。検出結果は接続部１を介して、外部機
器２に送出される。外部機器２は、この情報を受けて電
池４の状態を把握し、ＩＣメモリカードの記憶内容を保
護するための各信号を出力していた。
器２からの電源の供給を受けると共に、信号の授受を行
う。３はメモリＬＳＩからなるメモリ部であり、外部機
器２から接続部１を介してデータの読み出し書き込みを
する揮発性メモリであるスタティックＲＡＭやダイナミ
ックＲＡＭを少なくとも１つ含んでいる。４は電池であ
り、外部機器２から接続部１を介して電源が供給されて
いない時にメモリ部３の揮発性メモリの記憶内容を保持
するバックアップ用電源である。５は電源制御部であ
り、メモリ部３の記憶内容保持のための電源供給源を、
外部機器２から電池４に、もしくは電池４から外部機器
２に切り換え制御する。６はメモリ制御部であり、接続
部１を介して外部機器２からの信号を受けてメモリ部３
を制御する。７は電池電圧検出部であり、電池４の端子
電圧を検出する。検出結果は接続部１を介して、外部機
器２に送出される。外部機器２は、この情報を受けて電
池４の状態を把握し、ＩＣメモリカードの記憶内容を保
護するための各信号を出力していた。
【００１５】電池電圧検出部７は、分圧回路１１と、電
池４の端子電圧を分圧回路１１へ供給するスイッチ回路
１２と、分圧回路１１の出力電圧を検出する第１の電圧
検出回路１３と、第１の電圧検出回路１３の出力信号を
受けて接続部１に供給する出力回路１４とから構成さ
れ、電源制御部５からの信号によりスイッチ回路１２を
作動させる。
池４の端子電圧を分圧回路１１へ供給するスイッチ回路
１２と、分圧回路１１の出力電圧を検出する第１の電圧
検出回路１３と、第１の電圧検出回路１３の出力信号を
受けて接続部１に供給する出力回路１４とから構成さ
れ、電源制御部５からの信号によりスイッチ回路１２を
作動させる。
【００１６】一方電源制御部５は、外部機器２からの電
源電圧を検出する第２の電圧検出回路８と、第２の電圧
検出回路８の出力信号によりリセットパルスを発生する
パルス回路９と、第２の電圧検出回路８の出力信号によ
り外部機器２と電池４からの電源供給源を切り換え制御
する切り換え回路１０とで構成されている。
源電圧を検出する第２の電圧検出回路８と、第２の電圧
検出回路８の出力信号によりリセットパルスを発生する
パルス回路９と、第２の電圧検出回路８の出力信号によ
り外部機器２と電池４からの電源供給源を切り換え制御
する切り換え回路１０とで構成されている。
【００１７】図２において、分圧回路１１を構成する１
１Ａと１１Ｂは抵抗器、そして１２はスイッチ回路であ
る。本実施の形態においてはこのスイッチ回路１２にＦ
ＥＴを用いているが他のスイッチング素子でもよい。
１Ａと１１Ｂは抵抗器、そして１２はスイッチ回路であ
る。本実施の形態においてはこのスイッチ回路１２にＦ
ＥＴを用いているが他のスイッチング素子でもよい。
【００１８】図３において、１３Ａは基準電圧発生器で
あり、１３Ｂと１３Ｃと１３Ｄは抵抗器であり、１３Ｅ
と１３Ｆは電圧比較器である。電圧比較器１３Ｅと１３
Ｆの出力信号が共にハイレベルにある時、電池４の端子
電圧は正常範囲であって、メモリ部３のデータは記憶保
持されていることを示す信号を接続部１に出力する。こ
の信号を受けて外部機器２は使用者に電池電圧は正常で
あることを伝達している。電圧比較器１３Ｅの出力信号
のみがローレベルになると、電池４の端子電圧が低下し
ており、電池４を交換もしくは充電する必要が生じたこ
とを示している。この際、電池４によりメモリ部３はま
だ記憶保持されており、この情報も正常時と同様の方法
で外部機器２から使用者に伝達している。電圧比較器１
３Ｅと１３Ｆの出力信号が共にローレベルになると、電
池４の端子電圧がさらに低下し、電池４を交換もしくは
充電する必要があると共に、メモリ部３のデータは既に
記憶保持できていないこととを示す信号を外部機器２か
ら使用者に伝達している。
あり、１３Ｂと１３Ｃと１３Ｄは抵抗器であり、１３Ｅ
と１３Ｆは電圧比較器である。電圧比較器１３Ｅと１３
Ｆの出力信号が共にハイレベルにある時、電池４の端子
電圧は正常範囲であって、メモリ部３のデータは記憶保
持されていることを示す信号を接続部１に出力する。こ
の信号を受けて外部機器２は使用者に電池電圧は正常で
あることを伝達している。電圧比較器１３Ｅの出力信号
のみがローレベルになると、電池４の端子電圧が低下し
ており、電池４を交換もしくは充電する必要が生じたこ
とを示している。この際、電池４によりメモリ部３はま
だ記憶保持されており、この情報も正常時と同様の方法
で外部機器２から使用者に伝達している。電圧比較器１
３Ｅと１３Ｆの出力信号が共にローレベルになると、電
池４の端子電圧がさらに低下し、電池４を交換もしくは
充電する必要があると共に、メモリ部３のデータは既に
記憶保持できていないこととを示す信号を外部機器２か
ら使用者に伝達している。
【００１９】以上のように構成された本発明のＩＣメモ
リカードについて、その保護動作を説明する。
リカードについて、その保護動作を説明する。
【００２０】まず、接続部１を介して外部機器２にＩＣ
メモリカードを接続した状態で、外部機器２の電源をオ
ンにすると、外部機器２よりＩＣメモリカードは電源供
給を受ける。電源制御部５は第２の電圧検出回路８で外
部機器２から供給される電源電圧を検出し、第２の電圧
検出回路８の出力信号によりパルス回路９でリセットパ
ルスを発生する。このリセットパルスはスイッチ回路１
２を作動させ、電池４の端子電圧が分圧回路１１で分圧
され、第１の電圧検出回路１３へ供給される。出力回路
１４は、第１の電圧検出回路１３の出力信号を受け、接
続部１に信号を供給する。これにより外部機器２は、接
続部１を介して電池４の端子電圧を測定した結果を知る
ことができ、これに基づいてＩＣメモリカードの記憶内
容を保護するための各信号を出力している。
メモリカードを接続した状態で、外部機器２の電源をオ
ンにすると、外部機器２よりＩＣメモリカードは電源供
給を受ける。電源制御部５は第２の電圧検出回路８で外
部機器２から供給される電源電圧を検出し、第２の電圧
検出回路８の出力信号によりパルス回路９でリセットパ
ルスを発生する。このリセットパルスはスイッチ回路１
２を作動させ、電池４の端子電圧が分圧回路１１で分圧
され、第１の電圧検出回路１３へ供給される。出力回路
１４は、第１の電圧検出回路１３の出力信号を受け、接
続部１に信号を供給する。これにより外部機器２は、接
続部１を介して電池４の端子電圧を測定した結果を知る
ことができ、これに基づいてＩＣメモリカードの記憶内
容を保護するための各信号を出力している。
【００２１】この構成によると、図３に示すように電圧
検出回路１３に従来例（図５）の２１Ｅに相当する抵抗
を設けなくとも良いため、電圧検出回路１３で不要な電
力消費をなくせ、電池４の寿命を数倍に引き延ばすこと
ができる。
検出回路１３に従来例（図５）の２１Ｅに相当する抵抗
を設けなくとも良いため、電圧検出回路１３で不要な電
力消費をなくせ、電池４の寿命を数倍に引き延ばすこと
ができる。
【００２２】この電池４の端子電圧のチェック時には、
第１の電圧検出回路１３の入力に分圧回路１１の抵抗器
１１Ｂが接続されるため、従来例の課題である電池４を
装着していない場合に、電圧比較器１３Ｆと１３Ｇの入
力端子が開放状態となって、入力バイアス電流の影響や
ハイインピーダンス入力を開放状態にすることによるノ
イズの影響等で誤動作を生じ、電圧比較器１３Ｆと１３
Ｇの出力信号がハイレベルになり、電池４を装着してい
ないにもかかわらず、外部機器２では電池４の端子電圧
は正常であって、メモリ部３は記憶保持されていると判
断してしまうという不利益も生じない。
第１の電圧検出回路１３の入力に分圧回路１１の抵抗器
１１Ｂが接続されるため、従来例の課題である電池４を
装着していない場合に、電圧比較器１３Ｆと１３Ｇの入
力端子が開放状態となって、入力バイアス電流の影響や
ハイインピーダンス入力を開放状態にすることによるノ
イズの影響等で誤動作を生じ、電圧比較器１３Ｆと１３
Ｇの出力信号がハイレベルになり、電池４を装着してい
ないにもかかわらず、外部機器２では電池４の端子電圧
は正常であって、メモリ部３は記憶保持されていると判
断してしまうという不利益も生じない。
【００２３】この際、電源制御部５の働きとしては、外
部機器２に接続されていない時、切り換え回路１０によ
ってメモリ部３への電源供給源を電池４に切り換え、メ
モリ部３のデータの記憶内容保持を引き続き円滑に行っ
ている。また、外部機器２の電源投入、切断時等には、
外部機器２からの電源電圧を監視している第２の電圧検
出回路８によって、パルス回路９でリセットパルスを発
生させ、前記リセットパルスによる信号でメモリ部３を
制御して、電源電圧上昇・下降の過渡期のノイズによる
メモリ部３の記憶内容破壊を防止している。
部機器２に接続されていない時、切り換え回路１０によ
ってメモリ部３への電源供給源を電池４に切り換え、メ
モリ部３のデータの記憶内容保持を引き続き円滑に行っ
ている。また、外部機器２の電源投入、切断時等には、
外部機器２からの電源電圧を監視している第２の電圧検
出回路８によって、パルス回路９でリセットパルスを発
生させ、前記リセットパルスによる信号でメモリ部３を
制御して、電源電圧上昇・下降の過渡期のノイズによる
メモリ部３の記憶内容破壊を防止している。
【００２４】次に、内蔵している電池４の端子電圧チェ
ックについて説明する。接続部１が外部機器２に接続さ
れている時は、外部機器２より電源供給を受け、電池４
からは電源供給しないため、電池４は消耗しておらず、
電池４の端子電圧を定期的に繰り返し測定しても意味を
なさない。外部機器２に接続されていない時、あるいは
外部機器２の電源がオフされて外部機器２より電源供給
されない時には、電池４より電源供給されており、電池
４の消耗が進んでいる。そこで、内蔵している電池４の
端子電圧チェックは、接続部１が外部機器２に接続され
ており、外部機器２より新たに電源が供給された時のみ
行い、その後はパルス回路９でリセットパルスを発生さ
せ、スイッチ回路１２をオフ状態としておくことによ
り、接続部１が外部機器２に接続されている間は電池４
の端子電圧チェックを行わないので、電池４の省電力化
が計れる。
ックについて説明する。接続部１が外部機器２に接続さ
れている時は、外部機器２より電源供給を受け、電池４
からは電源供給しないため、電池４は消耗しておらず、
電池４の端子電圧を定期的に繰り返し測定しても意味を
なさない。外部機器２に接続されていない時、あるいは
外部機器２の電源がオフされて外部機器２より電源供給
されない時には、電池４より電源供給されており、電池
４の消耗が進んでいる。そこで、内蔵している電池４の
端子電圧チェックは、接続部１が外部機器２に接続され
ており、外部機器２より新たに電源が供給された時のみ
行い、その後はパルス回路９でリセットパルスを発生さ
せ、スイッチ回路１２をオフ状態としておくことによ
り、接続部１が外部機器２に接続されている間は電池４
の端子電圧チェックを行わないので、電池４の省電力化
が計れる。
【００２５】また電池４の端子電圧をチェックした結果
は、出力回路１４によって、外部機器２の電源がオフさ
れない限り保持する構成としておくことにより、それま
での電池４の消耗状態がチェックでき、メモリ部３の記
憶内容が有効であるか否か判断することができる。ま
た、その後新たなデータの記憶が可能か否か等も同様に
判断することができる。
は、出力回路１４によって、外部機器２の電源がオフさ
れない限り保持する構成としておくことにより、それま
での電池４の消耗状態がチェックでき、メモリ部３の記
憶内容が有効であるか否か判断することができる。ま
た、その後新たなデータの記憶が可能か否か等も同様に
判断することができる。
【００２６】なお、電池４により電源供給されている場
合は、電池４は消耗しているので、従来の場合と同様に
適宜電池４の端子電圧チェックを行う必要があることは
いうまでもない。
合は、電池４は消耗しているので、従来の場合と同様に
適宜電池４の端子電圧チェックを行う必要があることは
いうまでもない。
【００２７】
【発明の効果】このように本発明によれば、電圧検出回
路に入力端子を解放状態とすることを防止するための従
来例の２１Ｅにあたる抵抗を設けなくとも良いため、電
池使用時には電圧検出回路による電力消費を減じ、また
電池未装着時等においても分圧回路に設けた抵抗器を設
けたため前記電圧検出回路が開放状態となるのを防止す
ることができる。これにより電圧検出回路の誤動作もな
く、電池の高寿命化を計ることができるＩＣメモリカー
ドを提供できる。
路に入力端子を解放状態とすることを防止するための従
来例の２１Ｅにあたる抵抗を設けなくとも良いため、電
池使用時には電圧検出回路による電力消費を減じ、また
電池未装着時等においても分圧回路に設けた抵抗器を設
けたため前記電圧検出回路が開放状態となるのを防止す
ることができる。これにより電圧検出回路の誤動作もな
く、電池の高寿命化を計ることができるＩＣメモリカー
ドを提供できる。
【００２８】またパルス回路から発生するリセットパル
スによる信号でメモリ部を制御することにより、電源電
圧の変動時等のノイズによるメモリ部の記憶内容破壊を
防止することができるＩＣメモリカードを提供できる。
スによる信号でメモリ部を制御することにより、電源電
圧の変動時等のノイズによるメモリ部の記憶内容破壊を
防止することができるＩＣメモリカードを提供できる。
【００２９】さらに外部機器の電源が新たにオンとなっ
た際のみ、電池電圧検出部において電池電圧の検出を行
い、接続部を介して前記外部機器へ検出結果を提供する
構成とすると、不要な検出を防止することができ、かつ
外部機器がこの検出結果を用いてメモリ部の記憶内容が
有効か無効か、また新たなデータの記憶が可能か否か等
を判断することができるＩＣメモリカードを提供でき
る。
た際のみ、電池電圧検出部において電池電圧の検出を行
い、接続部を介して前記外部機器へ検出結果を提供する
構成とすると、不要な検出を防止することができ、かつ
外部機器がこの検出結果を用いてメモリ部の記憶内容が
有効か無効か、また新たなデータの記憶が可能か否か等
を判断することができるＩＣメモリカードを提供でき
る。
【図１】本発明の一実施の形態におけるＩＣメモリカー
ドのブロック図
ドのブロック図
【図２】本発明の一実施の形態における分圧・スイッチ
回路図
回路図
【図３】本発明の一実施の形態における第１の電圧検出
回路図
回路図
【図４】従来のＩＣメモリカードを示すブロック図
【図５】従来のＩＣメモリカードの要部回路図
１ 接続部 ２ 外部機器 ３ メモリ部 ４ 電池 ５ 電源制御部 ６ メモリ制御部 ７ 電池電圧検出部 ８ 第２の電圧検出回路 ９ パルス回路 １０ 切り換え回路 １１ 分圧回路 １２ スイッチ回路 １３ 第１の電圧検出回路 １４ 出力回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 12/16 ３４０ Ｇ０６Ｋ 17/00 Ｅ Ｇ０６Ｋ 17/00 Ｇ０６Ｆ 1/00 ３３０Ｅ ３３３Ｄ ３３５Ｃ
Claims (3)
- 【請求項１】 外部機器が接続され、記憶保持動作を行
うＩＣメモリカードであって、 外部機器から電源の供給を受けると共に信号の授受を行
う接続部と、少なくとも１つの揮発性メモリを含むメモ
リ部と、前記外部機器からの信号により前記メモリ部を
制御するメモリ制御部と、前記メモリ部の揮発性メモリ
の記憶保持を行う電池と、前記外部機器と前記電池から
の電源供給を切り換え制御する電源制御部と、前記電池
の端子電圧を検出する電池電圧検出部とを備え、 前記電池電圧検出部が、分圧回路、前記電池の端子電圧
を前記分圧回路へ供給するスイッチ回路、前記分圧回路
の出力電圧を検出する第１の電圧検出回路および前記第
１の電圧検出回路の出力信号を受けて前記接続部に信号
を供給する出力回路から構成されたことを特徴とするＩ
Ｃメモリカード。 - 【請求項２】 電源制御部は、外部機器から供給される
電源電圧を検出する第２の電圧検出回路、前記第２の電
圧検出回路の出力信号によりリセットパルスを発生する
パルス回路、前記外部機器と電池からの電源供給を切り
換え制御する切り換え回路とから構成された請求項１記
載のＩＣメモリカード。 - 【請求項３】 外部機器の電源がオフ状態からオン状態
に切り換えられた際のみに、電池電圧検出部は前記電池
の電圧検出を行い、接続部を介して前記外部機器へ検出
結果を送出し、前記外部機器の電源が再度オフ状態とさ
れるまで出力回路が前記検出結果を保持する請求項１ま
たは請求項２記載のＩＣメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8195869A JPH1040351A (ja) | 1996-07-25 | 1996-07-25 | Ｉｃメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8195869A JPH1040351A (ja) | 1996-07-25 | 1996-07-25 | Ｉｃメモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1040351A true JPH1040351A (ja) | 1998-02-13 |
Family
ID=16348349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8195869A Pending JPH1040351A (ja) | 1996-07-25 | 1996-07-25 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1040351A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4782211A (en) * | 1985-12-09 | 1988-11-01 | Weld Mold Company | Method of welding and product obtained therefrom |
| JP2011253413A (ja) * | 2010-06-03 | 2011-12-15 | Fujitsu Semiconductor Ltd | 半導体集積回路、半導体集積回路の動作方法およびデバッグシステム |
| WO2013105261A1 (ja) * | 2012-01-13 | 2013-07-18 | 三菱電機株式会社 | Ｓｒａｍメモリカード及び電圧監視回路 |
| CN107861053A (zh) * | 2017-11-30 | 2018-03-30 | 深圳市锐能微科技有限公司 | 一种检测分压电路的电路参数的检测电路及电量计量芯片 |
-
1996
- 1996-07-25 JP JP8195869A patent/JPH1040351A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4782211A (en) * | 1985-12-09 | 1988-11-01 | Weld Mold Company | Method of welding and product obtained therefrom |
| JP2011253413A (ja) * | 2010-06-03 | 2011-12-15 | Fujitsu Semiconductor Ltd | 半導体集積回路、半導体集積回路の動作方法およびデバッグシステム |
| WO2013105261A1 (ja) * | 2012-01-13 | 2013-07-18 | 三菱電機株式会社 | Ｓｒａｍメモリカード及び電圧監視回路 |
| JP5562496B2 (ja) * | 2012-01-13 | 2014-07-30 | 三菱電機株式会社 | Ｓｒａｍメモリカード及び電圧監視回路 |
| US9117551B2 (en) | 2012-01-13 | 2015-08-25 | Mitsubishi Electric Corporation | SRAM memory card and voltage monitoring circuit |
| CN107861053A (zh) * | 2017-11-30 | 2018-03-30 | 深圳市锐能微科技有限公司 | 一种检测分压电路的电路参数的检测电路及电量计量芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4422163A (en) | Power down circuit for data protection in a microprocessor-based system | |
| US5414861A (en) | Data protection system using different levels of reserve power to maintain data in volatile memories for any period of time | |
| US5717936A (en) | Data terminal and method of protecting memory items stored in non-persistent memory in a data terminal | |
| EP0124092B2 (en) | Electronic postage meter and method and apparatus for controlling erasure and writing of data in non-volatile memory | |
| US4712196A (en) | Data processing apparatus | |
| US5761061A (en) | Data processing medium, its backup circuit, and data processing system | |
| TW406221B (en) | Power switching apparatus for increasing the battery lifetime and the full-time operation apparatus | |
| JPH1040351A (ja) | Ｉｃメモリカード | |
| KR100539881B1 (ko) | 배터리 방전상태 감시회로 | |
| US6115225A (en) | Power supply system | |
| EP0439988A2 (en) | Computer monitoring of installed options | |
| JP2874381B2 (ja) | Ｉｃメモリカード | |
| JP3164729B2 (ja) | バッテリー起動装置の電源管理機構 | |
| KR100250879B1 (ko) | 메모리 데이터 백업장치 | |
| JPH0612579A (ja) | 電子機器の取外し監視装置 | |
| JP2817180B2 (ja) | メモリカード | |
| EP0734546B1 (en) | Data processing medium, its backup circuit, and data processing system | |
| JPS5850029A (ja) | 停電検出装置 | |
| JPH08205424A (ja) | バックアップ給電回路 | |
| JP3311545B2 (ja) | 電池電圧表示装置 | |
| JPH0495146A (ja) | 情報処理装置 | |
| JPH0738148B2 (ja) | メモリカード監視装置 | |
| JPH04153995A (ja) | メモリカード | |
| JPH0546820A (ja) | カード状電子機器の電池交換装置 | |
| JPH07311825A (ja) | Ｉｃメモリカード |