JPH07201284A - 真空トランジスタ及びその作製方法 - Google Patents
真空トランジスタ及びその作製方法Info
- Publication number
- JPH07201284A JPH07201284A JP35290493A JP35290493A JPH07201284A JP H07201284 A JPH07201284 A JP H07201284A JP 35290493 A JP35290493 A JP 35290493A JP 35290493 A JP35290493 A JP 35290493A JP H07201284 A JPH07201284 A JP H07201284A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor substrate
- mask region
- plane
- semiconductor crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】エミッタ部を高精度でしかも高い再現性にて形
成でき、しかも、エミッタ部とベース部の間の距離を短
くし得る真空トランジスタ及びその作製方法を提供す
る。 【構成】真空トランジスタは、(イ)(111)B面を
有する化合物半導体基板10と、(ロ)基板10上に形
成され、基板の[-1,-1,0]方向、[-1,0,-1]方向及び
[0,-1,-1]方向と各辺が直交する正三角形形状のマス
ク領域12と、(ハ)マスク領域14内に形成された、
正三角形形状の開口部14と、(ニ)化合物半導体結晶
から成り、開口部14上に形成され、各面が化合物半導
体結晶の{1,1,0}面から構成された三角錘形状のエミ
ッタ部16と、(ホ)化合物半導体結晶から成り、マス
ク領域14の外側の基板10上に形成され、エミッタ部
の各面と対向し且つ平行する面を有し、頂面に導電層2
0が形成されたベース部18と、(ト)コレクタ部32
から成る。
成でき、しかも、エミッタ部とベース部の間の距離を短
くし得る真空トランジスタ及びその作製方法を提供す
る。 【構成】真空トランジスタは、(イ)(111)B面を
有する化合物半導体基板10と、(ロ)基板10上に形
成され、基板の[-1,-1,0]方向、[-1,0,-1]方向及び
[0,-1,-1]方向と各辺が直交する正三角形形状のマス
ク領域12と、(ハ)マスク領域14内に形成された、
正三角形形状の開口部14と、(ニ)化合物半導体結晶
から成り、開口部14上に形成され、各面が化合物半導
体結晶の{1,1,0}面から構成された三角錘形状のエミ
ッタ部16と、(ホ)化合物半導体結晶から成り、マス
ク領域14の外側の基板10上に形成され、エミッタ部
の各面と対向し且つ平行する面を有し、頂面に導電層2
0が形成されたベース部18と、(ト)コレクタ部32
から成る。
Description
【0001】
【産業上の利用分野】本発明は、有機金属気相成長法に
よる所謂選択エピタキシャル成長技術を適用した、化合
物半導体から構成された真空トランジスタ及びその作製
方法に関する。
よる所謂選択エピタキシャル成長技術を適用した、化合
物半導体から構成された真空トランジスタ及びその作製
方法に関する。
【0002】
【従来の技術】所謂真空トランジスタが、高速動作が可
能でしかも高電流密度を得ることができる電子素子とし
て着目されている。この真空トランジスタにおいては、
真空中でエミッタ部から電子を放出させてコレクタ部へ
と電子を走行させ、電子のコレクタ部への到達をベース
部によって制御する。真空トランジスタの特性を向上さ
せるための鍵は、エミッタ部の電子を放出する部分の形
状を如何に正確に再現できるかにある。
能でしかも高電流密度を得ることができる電子素子とし
て着目されている。この真空トランジスタにおいては、
真空中でエミッタ部から電子を放出させてコレクタ部へ
と電子を走行させ、電子のコレクタ部への到達をベース
部によって制御する。真空トランジスタの特性を向上さ
せるための鍵は、エミッタ部の電子を放出する部分の形
状を如何に正確に再現できるかにある。
【0003】通常、真空トランジスタのエミッタ部は、
フォトリソグラフィ技術及びエッチング技術を用いて、
タングステンやモリブデン等の金属材料を微細加工する
ことにより形成される。エミッタ部の電子を放出する部
分は、例えば、角錘の頂点やエッジ形状とする必要があ
る。
フォトリソグラフィ技術及びエッチング技術を用いて、
タングステンやモリブデン等の金属材料を微細加工する
ことにより形成される。エミッタ部の電子を放出する部
分は、例えば、角錘の頂点やエッジ形状とする必要があ
る。
【0004】また、エミッタ部とコレクタ部との間の距
離が短いほど、低電位差で真空中に電子を引き出すこと
ができ、コレクタ部に到達したときの電子のエネルギー
を小さくしておくことができる。それ故、電子が緩和し
て消費されるエネルギーも小さくなる。このように電子
のエネルギーを小さく抑えることで、真空トランジスタ
の低消費電力や低発熱が実現される。また、エミッタ部
とコレクタ部との間の距離が短ければ、電子が通過する
距離が短くなり、高速動作が可能になる。しかも、電子
パス(電子の通路)とベースの間の距離が短い程、相互
コンダクタンスgmも向上する。
離が短いほど、低電位差で真空中に電子を引き出すこと
ができ、コレクタ部に到達したときの電子のエネルギー
を小さくしておくことができる。それ故、電子が緩和し
て消費されるエネルギーも小さくなる。このように電子
のエネルギーを小さく抑えることで、真空トランジスタ
の低消費電力や低発熱が実現される。また、エミッタ部
とコレクタ部との間の距離が短ければ、電子が通過する
距離が短くなり、高速動作が可能になる。しかも、電子
パス(電子の通路)とベースの間の距離が短い程、相互
コンダクタンスgmも向上する。
【0005】
【発明が解決しようとする課題】真空トランジスタのエ
ミッタ部の形状精度や、エミッタ部、ベース部及びコレ
クタ部の間の距離の精度は、フォトリソグラフィ技術及
びエッチング技術によって大きく左右される。然るに、
現在のフォトリソグラフィ技術及びエッチング技術によ
っては、エミッタ部を高い精度でしかも高い再現性をも
って形成することは極めて困難である。また、エミッタ
部、ベース部及びコレクタ部の間の距離を短くすること
や、高い精度でしかも高い再現性をもってこれらの距離
を一定の値に規定することは、極めて困難である。
ミッタ部の形状精度や、エミッタ部、ベース部及びコレ
クタ部の間の距離の精度は、フォトリソグラフィ技術及
びエッチング技術によって大きく左右される。然るに、
現在のフォトリソグラフィ技術及びエッチング技術によ
っては、エミッタ部を高い精度でしかも高い再現性をも
って形成することは極めて困難である。また、エミッタ
部、ベース部及びコレクタ部の間の距離を短くすること
や、高い精度でしかも高い再現性をもってこれらの距離
を一定の値に規定することは、極めて困難である。
【0006】従って、本発明の目的は、エミッタ部を高
い精度でしかも高い再現性をもって形成することがで
き、しかも、エミッタ部、ベース部及びコレクタ部の間
の距離を短くすることができる構造を有する真空トラン
ジスタ、及びその作製方法を提供することにある。
い精度でしかも高い再現性をもって形成することがで
き、しかも、エミッタ部、ベース部及びコレクタ部の間
の距離を短くすることができる構造を有する真空トラン
ジスタ、及びその作製方法を提供することにある。
【0007】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の第1の態様に係る真空トランジスタは、
(イ)(111)B面を有する化合物半導体基板と、
(ロ)化合物半導体基板の(111)B面上に形成され
た正三角形の平面形状を有し、この正三角形の各辺が、
化合物半導体基板の[−1,−1,0]方向、[−1,
0,−1]方向及び[0,−1,−1]方向と直交する
マスク領域と、(ハ)各辺がマスク領域の各辺と平行で
ある正三角形の形状を有する、マスク領域内に形成され
た開口部と、(ニ)化合物半導体結晶から成り、開口部
の底部に露出した化合物半導体基板の(111)B面上
に形成され、三角錘の形状を有し、三角錘の各面は化合
物半導体結晶の{110}面から構成されたエミッタ部
と、(ホ)化合物半導体結晶から成り、マスク領域の外
側にマスク領域に隣接して化合物半導体基板の(11
1)B面上に形成され、三角錘形状を有するエミッタ部
の各面と対向し且つ平行する面を有し、頂面に導電層が
形成されたベース部と、(ヘ)エミッタ部の上方に、エ
ミッタ部と対向して設けられたコレクタ部、から成るこ
とを特徴とする。
めの本発明の第1の態様に係る真空トランジスタは、
(イ)(111)B面を有する化合物半導体基板と、
(ロ)化合物半導体基板の(111)B面上に形成され
た正三角形の平面形状を有し、この正三角形の各辺が、
化合物半導体基板の[−1,−1,0]方向、[−1,
0,−1]方向及び[0,−1,−1]方向と直交する
マスク領域と、(ハ)各辺がマスク領域の各辺と平行で
ある正三角形の形状を有する、マスク領域内に形成され
た開口部と、(ニ)化合物半導体結晶から成り、開口部
の底部に露出した化合物半導体基板の(111)B面上
に形成され、三角錘の形状を有し、三角錘の各面は化合
物半導体結晶の{110}面から構成されたエミッタ部
と、(ホ)化合物半導体結晶から成り、マスク領域の外
側にマスク領域に隣接して化合物半導体基板の(11
1)B面上に形成され、三角錘形状を有するエミッタ部
の各面と対向し且つ平行する面を有し、頂面に導電層が
形成されたベース部と、(ヘ)エミッタ部の上方に、エ
ミッタ部と対向して設けられたコレクタ部、から成るこ
とを特徴とする。
【0008】上記の目的を達成するための本発明の第2
の態様に係る真空トランジスタは、(イ)(111)B
面を有する化合物半導体基板と、(ロ)化合物半導体基
板の(111)B面上に形成され、長手方向が化合物半
導体基板の[0,−1,1]方向と一致し、且つ幅方向
が化合物半導体基板の[2,−1,−1]方向と一致し
た、帯状の第1、第2、第3及び第4のマスク領域と、
(ハ)化合物半導体結晶から成り、第1のマスク領域と
第2のマスク領域との間に露出した化合物半導体基板の
(111)B面上に形成され、第1又は第2のマスク領
域の幅方向と平行な面で切断したときの形状が平行四辺
形であり、かかる平行四辺形の下底及び上底は化合物半
導体結晶の[1,1,1]方向と直交し、斜辺が化合物
半導体結晶の[0,1,1]方向と直交するエミッタ部
と、(ニ)化合物半導体結晶から成り、第2のマスク領
域と第3のマスク領域との間に露出した化合物半導体基
板の(111)B面上に形成され、第2又は第3のマス
ク領域の幅方向と平行な面で切断したときの形状が平行
四辺形であり、かかる平行四辺形の下底及び上底は化合
物半導体結晶の[1,1,1]方向と直交し、斜辺が化
合物半導体結晶の[0,1,1]方向と直交するベース
部と、(ホ)化合物半導体結晶から成り、第3のマスク
領域と第4のマスク領域との間に露出した化合物半導体
基板の(111)B面上に形成され、第3又は第4のマ
スク領域の幅方向と平行な面で切断したときの形状が平
行四辺形であり、かかる平行四辺形の下底及び上底は化
合物半導体結晶の[1,1,1]方向と直交し、斜辺が
化合物半導体結晶の[0,1,1]方向と直交するコレ
クタ部、から成ることを特徴とする。
の態様に係る真空トランジスタは、(イ)(111)B
面を有する化合物半導体基板と、(ロ)化合物半導体基
板の(111)B面上に形成され、長手方向が化合物半
導体基板の[0,−1,1]方向と一致し、且つ幅方向
が化合物半導体基板の[2,−1,−1]方向と一致し
た、帯状の第1、第2、第3及び第4のマスク領域と、
(ハ)化合物半導体結晶から成り、第1のマスク領域と
第2のマスク領域との間に露出した化合物半導体基板の
(111)B面上に形成され、第1又は第2のマスク領
域の幅方向と平行な面で切断したときの形状が平行四辺
形であり、かかる平行四辺形の下底及び上底は化合物半
導体結晶の[1,1,1]方向と直交し、斜辺が化合物
半導体結晶の[0,1,1]方向と直交するエミッタ部
と、(ニ)化合物半導体結晶から成り、第2のマスク領
域と第3のマスク領域との間に露出した化合物半導体基
板の(111)B面上に形成され、第2又は第3のマス
ク領域の幅方向と平行な面で切断したときの形状が平行
四辺形であり、かかる平行四辺形の下底及び上底は化合
物半導体結晶の[1,1,1]方向と直交し、斜辺が化
合物半導体結晶の[0,1,1]方向と直交するベース
部と、(ホ)化合物半導体結晶から成り、第3のマスク
領域と第4のマスク領域との間に露出した化合物半導体
基板の(111)B面上に形成され、第3又は第4のマ
スク領域の幅方向と平行な面で切断したときの形状が平
行四辺形であり、かかる平行四辺形の下底及び上底は化
合物半導体結晶の[1,1,1]方向と直交し、斜辺が
化合物半導体結晶の[0,1,1]方向と直交するコレ
クタ部、から成ることを特徴とする。
【0009】本発明の第1及び第2の態様に係る真空ト
ランジスタにおいては、化合物半導体基板、エミッタ部
及びベース部はGaAsから構成することができる。
ランジスタにおいては、化合物半導体基板、エミッタ部
及びベース部はGaAsから構成することができる。
【0010】上記の目的を達成するための本発明の第1
の態様に係る真空トランジスタの作製方法は、(イ)化
合物半導体基板の(111)B面上にマスク層を形成し
た後、このマスク層を選択的に除去することによって、
各辺が化合物半導体基板の[−1,−1,0]方向、
[−1,0,−1]方向及び[0,−1,−1]方向と
直交する正三角形の平面形状を有するマスク領域を形成
し、併せて、各辺がマスク領域の各辺と平行な正三角形
の形状を有する開口部をマスク領域内に形成する工程
と、(ロ)化合物半導体結晶から成り、三角錘の形状を
有し、三角錘の各面は化合物半導体結晶の{110}面
から構成されたエミッタ部を、開口部の底部に露出した
化合物半導体基板の(111)B面上に有機金属気相成
長法にてエピタキシャル成長させ、同時に、化合物半導
体結晶から成り、三角錘形状を有するエミッタ部の各面
と対向し且つ平行する面を有するベース部を、マスク領
域の外側に且つマスク領域に隣接した化合物半導体基板
の(111)B面上に有機金属気相成長法にてエピタキ
シャル成長させる工程と、(ハ)ベース部の頂面に導電
層を形成する工程と、(ニ)エミッタ部の上方に、コレ
クタ部をエミッタ部と対向して設ける工程、から成るこ
とを特徴とする。
の態様に係る真空トランジスタの作製方法は、(イ)化
合物半導体基板の(111)B面上にマスク層を形成し
た後、このマスク層を選択的に除去することによって、
各辺が化合物半導体基板の[−1,−1,0]方向、
[−1,0,−1]方向及び[0,−1,−1]方向と
直交する正三角形の平面形状を有するマスク領域を形成
し、併せて、各辺がマスク領域の各辺と平行な正三角形
の形状を有する開口部をマスク領域内に形成する工程
と、(ロ)化合物半導体結晶から成り、三角錘の形状を
有し、三角錘の各面は化合物半導体結晶の{110}面
から構成されたエミッタ部を、開口部の底部に露出した
化合物半導体基板の(111)B面上に有機金属気相成
長法にてエピタキシャル成長させ、同時に、化合物半導
体結晶から成り、三角錘形状を有するエミッタ部の各面
と対向し且つ平行する面を有するベース部を、マスク領
域の外側に且つマスク領域に隣接した化合物半導体基板
の(111)B面上に有機金属気相成長法にてエピタキ
シャル成長させる工程と、(ハ)ベース部の頂面に導電
層を形成する工程と、(ニ)エミッタ部の上方に、コレ
クタ部をエミッタ部と対向して設ける工程、から成るこ
とを特徴とする。
【0011】上記の目的を達成するための本発明の第2
の態様に係る真空トランジスタの作製方法は、(イ)化
合物半導体基板の(111)B面上にマスク層を形成し
た後、マスク層を選択的に除去することによって、長手
方向が化合物半導体基板の[0,−1,1]方向と一致
し、且つ幅方向が化合物半導体基板の[2,−1,−
1]方向と一致する、帯状の第1、第2、第3及び第4
のマスク領域を形成する工程と、(ロ)化合物半導体結
晶から成り、第1又は第2のマスク領域の幅方向と平行
な面で切断したときの形状が平行四辺形であり、かかる
平行四辺形の下底及び上底は化合物半導体結晶の[1,
1,1]方向と直交し、斜辺が化合物半導体結晶の
[0,1,1]方向と直交するエミッタ部を、第1のマ
スク領域と第2のマスク領域との間に露出した化合物半
導体基板の(111)B面上に有機金属気相成長法にて
エピタキシャル成長させ、同時に、化合物半導体結晶か
ら成り、第2又は第3のマスク領域の幅方向と平行な面
で切断したときの形状が平行四辺形であり、かかる平行
四辺形の下底及び上底は化合物半導体結晶の[1,1,
1]方向と直交し、斜辺が化合物半導体結晶の[0,
1,1]方向と直交するベース部を、第2のマスク領域
と第3のマスク領域との間に露出した化合物半導体基板
の(111)B面上に有機金属気相成長法にてエピタキ
シャル成長させ、更に、同時に、化合物半導体結晶から
成り、第3又は第4のマスク領域の幅方向と平行な面で
切断したときの形状が平行四辺形であり、かかる平行四
辺形の下底及び上底は化合物半導体結晶の[1,1,
1]方向と直交し、斜辺が化合物半導体結晶の[0,
1,1]方向と直交するベース部を、第3のマスク領域
と第4のマスク領域との間に露出した化合物半導体基板
の(111)B面上に有機金属気相成長法にてエピタキ
シャル成長させる工程、から成ることを特徴とする。
の態様に係る真空トランジスタの作製方法は、(イ)化
合物半導体基板の(111)B面上にマスク層を形成し
た後、マスク層を選択的に除去することによって、長手
方向が化合物半導体基板の[0,−1,1]方向と一致
し、且つ幅方向が化合物半導体基板の[2,−1,−
1]方向と一致する、帯状の第1、第2、第3及び第4
のマスク領域を形成する工程と、(ロ)化合物半導体結
晶から成り、第1又は第2のマスク領域の幅方向と平行
な面で切断したときの形状が平行四辺形であり、かかる
平行四辺形の下底及び上底は化合物半導体結晶の[1,
1,1]方向と直交し、斜辺が化合物半導体結晶の
[0,1,1]方向と直交するエミッタ部を、第1のマ
スク領域と第2のマスク領域との間に露出した化合物半
導体基板の(111)B面上に有機金属気相成長法にて
エピタキシャル成長させ、同時に、化合物半導体結晶か
ら成り、第2又は第3のマスク領域の幅方向と平行な面
で切断したときの形状が平行四辺形であり、かかる平行
四辺形の下底及び上底は化合物半導体結晶の[1,1,
1]方向と直交し、斜辺が化合物半導体結晶の[0,
1,1]方向と直交するベース部を、第2のマスク領域
と第3のマスク領域との間に露出した化合物半導体基板
の(111)B面上に有機金属気相成長法にてエピタキ
シャル成長させ、更に、同時に、化合物半導体結晶から
成り、第3又は第4のマスク領域の幅方向と平行な面で
切断したときの形状が平行四辺形であり、かかる平行四
辺形の下底及び上底は化合物半導体結晶の[1,1,
1]方向と直交し、斜辺が化合物半導体結晶の[0,
1,1]方向と直交するベース部を、第3のマスク領域
と第4のマスク領域との間に露出した化合物半導体基板
の(111)B面上に有機金属気相成長法にてエピタキ
シャル成長させる工程、から成ることを特徴とする。
【0012】本発明の第1及び第2の態様に係る真空ト
ランジスタの作製方法においては、化合物半導体基板、
エミッタ部及びベース部はGaAsから構成することが
できる。
ランジスタの作製方法においては、化合物半導体基板、
エミッタ部及びベース部はGaAsから構成することが
できる。
【0013】
【作用】本発明においては、マスク領域を除く化合物半
導体基板の(111)B面上に選択的に化合物半導体結
晶をエピタキシャル成長させる。従って、所定の形状及
び寸法を有するマスク領域を形成しさえすれば、正確な
形状及び寸法を有するエミッタ部及びベース部(場合に
よってはコレクタ部も)を形成することができる。その
結果、エミッタ部を高い精度でしかも高い再現性をもっ
て形成することができ、しかも、エミッタ部、ベース部
及びコレクタ部の間の距離を短くすることができる。
導体基板の(111)B面上に選択的に化合物半導体結
晶をエピタキシャル成長させる。従って、所定の形状及
び寸法を有するマスク領域を形成しさえすれば、正確な
形状及び寸法を有するエミッタ部及びベース部(場合に
よってはコレクタ部も)を形成することができる。その
結果、エミッタ部を高い精度でしかも高い再現性をもっ
て形成することができ、しかも、エミッタ部、ベース部
及びコレクタ部の間の距離を短くすることができる。
【0014】
【実施例】以下、図面を参照して、実施例に基づき本発
明を説明する。
明を説明する。
【0015】(実施例1)実施例1は、本発明の第1の
態様の真空トランジスタ、及び第1の態様の真空トラン
ジスタの作製方法に関する。実施例1の真空トランジス
タの模式図を、図1及び図2に示す。図1の(A)は、
図1の(B)の線A−Aに沿って真空トランジスタを切
断したときの模式的な一部平面図である。また、図1の
(B)は、図1の(A)の線B−Bに沿って真空トラン
ジスタを切断したときの模式的な一部断面図である。更
に、図2の(A)及び図3の(A)は、図1の(B)の
線II−II及び線III−IIIに沿って真空トラン
ジスタを切断したときの模式的な一部平面図であり、図
2の(B)及び図3の(B)は、図2の(A)及び図3
の(A)の線B−Bに沿って真空トランジスタを切断し
たときの模式的な一部断面図である。
態様の真空トランジスタ、及び第1の態様の真空トラン
ジスタの作製方法に関する。実施例1の真空トランジス
タの模式図を、図1及び図2に示す。図1の(A)は、
図1の(B)の線A−Aに沿って真空トランジスタを切
断したときの模式的な一部平面図である。また、図1の
(B)は、図1の(A)の線B−Bに沿って真空トラン
ジスタを切断したときの模式的な一部断面図である。更
に、図2の(A)及び図3の(A)は、図1の(B)の
線II−II及び線III−IIIに沿って真空トラン
ジスタを切断したときの模式的な一部平面図であり、図
2の(B)及び図3の(B)は、図2の(A)及び図3
の(A)の線B−Bに沿って真空トランジスタを切断し
たときの模式的な一部断面図である。
【0016】実施例1の真空トランジスタは、例えばG
aAsから成りそして(111)B面を有する化合物半
導体基板10と、化合物半導体基板10の(111)B
面上に形成されたマスク領域12、マスク領域12内に
形成された開口部14、エミッタ部16、ベース部1
8、及びコレクタ部32から構成されている。
aAsから成りそして(111)B面を有する化合物半
導体基板10と、化合物半導体基板10の(111)B
面上に形成されたマスク領域12、マスク領域12内に
形成された開口部14、エミッタ部16、ベース部1
8、及びコレクタ部32から構成されている。
【0017】マスク領域12は、例えばSiO2あるい
はSiNから成り、正三角形の平面形状を有する。この
正三角形の各辺は、化合物半導体基板10の[−1,−
1,0]方向、[−1,0,−1]方向及び[0,−
1,−1]方向と直交している。マスク領域12内に形
成された開口部14は正三角形の形状を有する。この正
三角形の各辺は、マスク領域12の各辺と平行であり、
しかもマスク領域12の各辺と等距離に位置する。開口
部14の底部には、化合物半導体基板10の(111)
B面が露出している。尚、ここで、(111)B面と
は、例えばGaAsから成る化合物半導体基板10の最
表面がAs原子層から構成された状態を意味する。
はSiNから成り、正三角形の平面形状を有する。この
正三角形の各辺は、化合物半導体基板10の[−1,−
1,0]方向、[−1,0,−1]方向及び[0,−
1,−1]方向と直交している。マスク領域12内に形
成された開口部14は正三角形の形状を有する。この正
三角形の各辺は、マスク領域12の各辺と平行であり、
しかもマスク領域12の各辺と等距離に位置する。開口
部14の底部には、化合物半導体基板10の(111)
B面が露出している。尚、ここで、(111)B面と
は、例えばGaAsから成る化合物半導体基板10の最
表面がAs原子層から構成された状態を意味する。
【0018】エミッタ部16は化合物半導体結晶(具体
的には、例えばGaAs結晶)から成る。そして、三角
錘の形状を有し、開口部14の底部に露出した化合物半
導体基板10の(111)B面上に形成されている。こ
の三角錘の各面は、GaAsから成る化合物半導体結晶
の{110}面(例えば(−1,0,−1)面、(0,
−1,−1)面及び(−1,−1,0)面)から構成さ
れている。
的には、例えばGaAs結晶)から成る。そして、三角
錘の形状を有し、開口部14の底部に露出した化合物半
導体基板10の(111)B面上に形成されている。こ
の三角錘の各面は、GaAsから成る化合物半導体結晶
の{110}面(例えば(−1,0,−1)面、(0,
−1,−1)面及び(−1,−1,0)面)から構成さ
れている。
【0019】ベース部18は化合物半導体結晶(具体的
には、例えばGaAs結晶)から成り、マスク領域12
の外側にマスク領域12に隣接した化合物半導体基板1
0の(111)B面上に形成されている。そして、三角
錘形状を有するエミッタ部16の各面16A,16B,
16Cと対向し且つ平行する面18A,18B,18C
を有する。これらの面18A,18B,18Cは、例え
ば(1,0,1)面、(0,1,1)面及び(1,1,
0)面から構成されている。ベース部18の頂面には導
電層20が形成されている。
には、例えばGaAs結晶)から成り、マスク領域12
の外側にマスク領域12に隣接した化合物半導体基板1
0の(111)B面上に形成されている。そして、三角
錘形状を有するエミッタ部16の各面16A,16B,
16Cと対向し且つ平行する面18A,18B,18C
を有する。これらの面18A,18B,18Cは、例え
ば(1,0,1)面、(0,1,1)面及び(1,1,
0)面から構成されている。ベース部18の頂面には導
電層20が形成されている。
【0020】コレクタ部32は、エミッタ部16の上方
に、エミッタ部16と対向して設けられている。コレク
タ部32は、例えば、ガラス等の絶縁基体30上に形成
された導電材料から形成されている。
に、エミッタ部16と対向して設けられている。コレク
タ部32は、例えば、ガラス等の絶縁基体30上に形成
された導電材料から形成されている。
【0021】エミッタ部16に適切な電圧を印加した状
態で、ベース部18の導電層20に正の電位を加える。
これによってエミッタ部16から放出された電子は、ベ
ース部18の導電層20に印加された電位によって制御
され、コレクタ部32に到達する。従って、コレクタ部
32からエミッタ部16へと流れる電流をベース部18
に印加する電位によって制御することができる。
態で、ベース部18の導電層20に正の電位を加える。
これによってエミッタ部16から放出された電子は、ベ
ース部18の導電層20に印加された電位によって制御
され、コレクタ部32に到達する。従って、コレクタ部
32からエミッタ部16へと流れる電流をベース部18
に印加する電位によって制御することができる。
【0022】エミッタ部16は三角錘の形状を有し、こ
の三角錘の各面16A,16B、16C(図1の(B)
参照)は、化合物半導体結晶の{110}面から構成さ
れている。従って、3つの面16A,16B、16Cに
よって三角錘の頂点16Dが正確に規定される。それ
故、開口部14の正三角形の一辺の長さが決まれば、エ
ミッタ部16の頂点16Dの高さも正確に規定される。
尚、これらの面16A,16B、16Cと化合物半導体
基板10の表面との成す角度は35度である。従って、
エミッタ部16の頂点16Dからコレクタ部32までの
距離を再現性良くしかも正確に規定することができる。
の三角錘の各面16A,16B、16C(図1の(B)
参照)は、化合物半導体結晶の{110}面から構成さ
れている。従って、3つの面16A,16B、16Cに
よって三角錘の頂点16Dが正確に規定される。それ
故、開口部14の正三角形の一辺の長さが決まれば、エ
ミッタ部16の頂点16Dの高さも正確に規定される。
尚、これらの面16A,16B、16Cと化合物半導体
基板10の表面との成す角度は35度である。従って、
エミッタ部16の頂点16Dからコレクタ部32までの
距離を再現性良くしかも正確に規定することができる。
【0023】図1の(B)に示すように、三角錘形状を
有するエミッタ部16の各面16A,16B,16Cと
対向し且つ平行するベース部18の各面18A,18
B,18Cが化合物半導体基板10の表面との成す角度
は35度である。従って、三角錘形状を有するエミッタ
部16の各面16A,16B,16Cと、これらの面と
対向し且つ平行するベース部18の各面18A,18
B,18Cとの間の距離は、マスク領域12の幅(マス
ク領域12の外側の辺と開口部14の辺とで規定される
幅)に依存する。それ故、正確な幅を有するマスク領域
12を形成すれば、これらの各面の間の距離を正確に且
つ再現性良く規定することができる。
有するエミッタ部16の各面16A,16B,16Cと
対向し且つ平行するベース部18の各面18A,18
B,18Cが化合物半導体基板10の表面との成す角度
は35度である。従って、三角錘形状を有するエミッタ
部16の各面16A,16B,16Cと、これらの面と
対向し且つ平行するベース部18の各面18A,18
B,18Cとの間の距離は、マスク領域12の幅(マス
ク領域12の外側の辺と開口部14の辺とで規定される
幅)に依存する。それ故、正確な幅を有するマスク領域
12を形成すれば、これらの各面の間の距離を正確に且
つ再現性良く規定することができる。
【0024】以下、実施例1の真空トランジスタの作製
方法を、図2〜図6を参照して説明する。尚、エミッタ
部16及びベース部18の形成方法は、基本的には、有
機金属気相成長法(MOCVD法)に基づいた所謂選択
エピタキシャル成長技術を応用している。また、MOC
VD法における原料ガスの供給量は、MOCVD反応装
置内の分圧で表わした。尚、MOCVD反応装置内の全
圧は0.1気圧とした。
方法を、図2〜図6を参照して説明する。尚、エミッタ
部16及びベース部18の形成方法は、基本的には、有
機金属気相成長法(MOCVD法)に基づいた所謂選択
エピタキシャル成長技術を応用している。また、MOC
VD法における原料ガスの供給量は、MOCVD反応装
置内の分圧で表わした。尚、MOCVD反応装置内の全
圧は0.1気圧とした。
【0025】[工程−100] (化合物半導体基板1
0の調製) 先ず、例えばGaAsから成る化合物半導体基板10の
(111)B面上に、0.1μm程度の厚さのSiO2
又はSiNから成るマスク層12AをCVD法等にて堆
積させる(図4の模式的な斜視図を参照)。次に、通常
のフォトリソグラフィ技術及びエッチング技術を用い
て、マスク層12Aを選択的に除去して、正三角形の平
面形状を有するマスク領域12を形成する(図5参
照)。この正三角形の各辺は、化合物半導体基板10の
[−1,−1,0]方向、[−1,0,−1]方向及び
[0,−1,−1]方向と直交している。同時に、マス
ク領域12内に、正三角形の形状を有し、正三角形の各
辺がマスク領域12の各辺と平行である開口部14を形
成する。
0の調製) 先ず、例えばGaAsから成る化合物半導体基板10の
(111)B面上に、0.1μm程度の厚さのSiO2
又はSiNから成るマスク層12AをCVD法等にて堆
積させる(図4の模式的な斜視図を参照)。次に、通常
のフォトリソグラフィ技術及びエッチング技術を用い
て、マスク層12Aを選択的に除去して、正三角形の平
面形状を有するマスク領域12を形成する(図5参
照)。この正三角形の各辺は、化合物半導体基板10の
[−1,−1,0]方向、[−1,0,−1]方向及び
[0,−1,−1]方向と直交している。同時に、マス
ク領域12内に、正三角形の形状を有し、正三角形の各
辺がマスク領域12の各辺と平行である開口部14を形
成する。
【0026】尚、図5の(A)は化合物半導体基板10
等の模式的な一部平面図であり、図5の(B)は、図5
の(A)の線B−Bに沿って化合物半導体基板10等を
切断したときの化合物半導体基板10等の模式的な一部
断面図である。尚、平面図においてマスク領域12を明
確にするために、マスク領域12に斜線を付した。以下
の平面図においても同様である。
等の模式的な一部平面図であり、図5の(B)は、図5
の(A)の線B−Bに沿って化合物半導体基板10等を
切断したときの化合物半導体基板10等の模式的な一部
断面図である。尚、平面図においてマスク領域12を明
確にするために、マスク領域12に斜線を付した。以下
の平面図においても同様である。
【0027】[工程−110] (エミッタ部16及び
ベース部18の形成)次に、化合物半導体結晶(例え
ば、GaAs結晶)から成り、三角錘の形状を有し、三
角錘の各面が化合物半導体結晶の{110}面から構成
されたエミッタ部16を、開口部14の底部に露出した
化合物半導体基板10の(111)B面上に有機金属気
相成長法(MOCVD法)にてエピタキシャル成長させ
る。同時に、化合物半導体結晶(例えば、GaAs結
晶)から成り、三角錘形状を有するエミッタ部16の各
面16A,16B,16Cと対向する面18A,18
B,18Cを有するベース部18を、マスク領域12の
外側に且つマスク領域12に隣接した化合物半導体基板
10の(111)B面上に、MOCVD法にてエピタキ
シャル成長させる。MOCVDの条件を以下に例示す
る。 基板加熱温度 : 800゜C Ga原料ガス : TMG(トリメチルガリウム) 供給量 : 3×10-6気圧 As原料ガス : アルシン 原料ガス分圧比: 200 尚、原料ガス分圧比とは、MOCVD反応装置内におけ
るAs原料ガス/Ga原料ガスの圧力比を意味する。
ベース部18の形成)次に、化合物半導体結晶(例え
ば、GaAs結晶)から成り、三角錘の形状を有し、三
角錘の各面が化合物半導体結晶の{110}面から構成
されたエミッタ部16を、開口部14の底部に露出した
化合物半導体基板10の(111)B面上に有機金属気
相成長法(MOCVD法)にてエピタキシャル成長させ
る。同時に、化合物半導体結晶(例えば、GaAs結
晶)から成り、三角錘形状を有するエミッタ部16の各
面16A,16B,16Cと対向する面18A,18
B,18Cを有するベース部18を、マスク領域12の
外側に且つマスク領域12に隣接した化合物半導体基板
10の(111)B面上に、MOCVD法にてエピタキ
シャル成長させる。MOCVDの条件を以下に例示す
る。 基板加熱温度 : 800゜C Ga原料ガス : TMG(トリメチルガリウム) 供給量 : 3×10-6気圧 As原料ガス : アルシン 原料ガス分圧比: 200 尚、原料ガス分圧比とは、MOCVD反応装置内におけ
るAs原料ガス/Ga原料ガスの圧力比を意味する。
【0028】このような条件で化合物半導体結晶(例え
ばGaAs結晶)を化合物半導体基板10の(111)
B面上に選択的にエピタキシャル成長させることによっ
て、化合物半導体基板10上にのみ且つ化合物半導体基
板10に対して垂直方向(あるいは斜め方向)に化合物
半導体が結晶成長し、マスク領域12上には結晶成長し
ない。若しくは、マスク領域12上に化合物半導体が結
晶成長しても、マスク領域12の縁部近傍のみに結晶成
長するだけである。従って、所謂選択エピタキシャル成
長を達成することができる。
ばGaAs結晶)を化合物半導体基板10の(111)
B面上に選択的にエピタキシャル成長させることによっ
て、化合物半導体基板10上にのみ且つ化合物半導体基
板10に対して垂直方向(あるいは斜め方向)に化合物
半導体が結晶成長し、マスク領域12上には結晶成長し
ない。若しくは、マスク領域12上に化合物半導体が結
晶成長しても、マスク領域12の縁部近傍のみに結晶成
長するだけである。従って、所謂選択エピタキシャル成
長を達成することができる。
【0029】開口部の底部に露出した化合物半導体基板
の(111)B面上には、エミッタ部16がMOCVD
法によるエピタキシャル成長によって形成される。この
際、化合物半導体結晶の例えば[−1,−1,0]方向
が化合物半導体基板の[−1,−1,0]方向と平行に
なるように、エミッタ部16の一部分が開口部14の中
心部に向かう方向にエピタキシャル成長する。同様に、
化合物半導体結晶の例えば[0,−1,−1]方向が化
合物半導体基板の[0,−1,−1]方向と平行になる
ように、エミッタ部16の一部分が開口部14の中心部
に向かう方向にエピタキシャル成長する。また、化合物
半導体結晶の例えば[−1,0,−1]方向が化合物半
導体基板の[−1,0,−1]方向と平行になるよう
に、エミッタ部16の一部分が開口部14の中心部に向
かう方向にエピタキシャル成長する。
の(111)B面上には、エミッタ部16がMOCVD
法によるエピタキシャル成長によって形成される。この
際、化合物半導体結晶の例えば[−1,−1,0]方向
が化合物半導体基板の[−1,−1,0]方向と平行に
なるように、エミッタ部16の一部分が開口部14の中
心部に向かう方向にエピタキシャル成長する。同様に、
化合物半導体結晶の例えば[0,−1,−1]方向が化
合物半導体基板の[0,−1,−1]方向と平行になる
ように、エミッタ部16の一部分が開口部14の中心部
に向かう方向にエピタキシャル成長する。また、化合物
半導体結晶の例えば[−1,0,−1]方向が化合物半
導体基板の[−1,0,−1]方向と平行になるよう
に、エミッタ部16の一部分が開口部14の中心部に向
かう方向にエピタキシャル成長する。
【0030】このような化合物半導体結晶のエピタキシ
ャル成長によって、エミッタ部16の形状は三角錘とな
り、三角錘の各面16A,16B,16Cは化合物半導
体結晶の{110}面、例えば(−1,0,−1)面、
(0,−1,−1)面及び(−1,−1,0)面から構
成されている。
ャル成長によって、エミッタ部16の形状は三角錘とな
り、三角錘の各面16A,16B,16Cは化合物半導
体結晶の{110}面、例えば(−1,0,−1)面、
(0,−1,−1)面及び(−1,−1,0)面から構
成されている。
【0031】一方、マスク領域12の外側に且つマスク
領域12に隣接した化合物半導体基板10の(111)
B面上にベース部18がMOCVD法にてエピタキシャ
ル成長される。この際、化合物半導体結晶の例えば
[1,1,0]方向が化合物半導体基板の[−1,−
1,0]方向と平行になるように、ベース部18の一部
分が開口部14の中心部に向かう方向にエピタキシャル
成長する。同様に、化合物半導体結晶の例えば[0,
1,1]方向が化合物半導体基板の[0,−1,−1]
方向と平行になるように、ベース部18の一部分が開口
部14の中心部に向かう方向にエピタキシャル成長す
る。また、化合物半導体結晶の例えば[1,0,1]方
向が化合物半導体基板の[−1,0,−1]方向と平行
になるように、ベース部18の一部分が開口部14の中
心部に向かう方向にエピタキシャル成長する。
領域12に隣接した化合物半導体基板10の(111)
B面上にベース部18がMOCVD法にてエピタキシャ
ル成長される。この際、化合物半導体結晶の例えば
[1,1,0]方向が化合物半導体基板の[−1,−
1,0]方向と平行になるように、ベース部18の一部
分が開口部14の中心部に向かう方向にエピタキシャル
成長する。同様に、化合物半導体結晶の例えば[0,
1,1]方向が化合物半導体基板の[0,−1,−1]
方向と平行になるように、ベース部18の一部分が開口
部14の中心部に向かう方向にエピタキシャル成長す
る。また、化合物半導体結晶の例えば[1,0,1]方
向が化合物半導体基板の[−1,0,−1]方向と平行
になるように、ベース部18の一部分が開口部14の中
心部に向かう方向にエピタキシャル成長する。
【0032】このような化合物半導体結晶のエピタキシ
ャル成長によって、三角錘形状を有するエミッタ部16
の各面16A,16B,16Cと対向し且つ平行する面
18A,18B,18C、即ち{110}面、例えば
(1,0,1)面、(0,1,1)面及び(1,1,
0)面が形成される。
ャル成長によって、三角錘形状を有するエミッタ部16
の各面16A,16B,16Cと対向し且つ平行する面
18A,18B,18C、即ち{110}面、例えば
(1,0,1)面、(0,1,1)面及び(1,1,
0)面が形成される。
【0033】エミッタ部16及びベース部18のエピタ
キシャル成長中の状態を示す模式的な一部平面図及び一
部断面図を、図2の(A)及び(B)、並びに図3の
(A)及び(B)に示す。
キシャル成長中の状態を示す模式的な一部平面図及び一
部断面図を、図2の(A)及び(B)、並びに図3の
(A)及び(B)に示す。
【0034】以上の選択エピタキシャル成長によって、
図6の(A)に模式的な一部断面図を示すように、エミ
ッタ部16及びベース部18が形成される。尚、図6の
断面図は、図5の(A)の線B−Bと同様の線に沿って
化合物半導体基板10等を切断したときの化合物半導体
基板10等の模式的な一部断面図である。
図6の(A)に模式的な一部断面図を示すように、エミ
ッタ部16及びベース部18が形成される。尚、図6の
断面図は、図5の(A)の線B−Bと同様の線に沿って
化合物半導体基板10等を切断したときの化合物半導体
基板10等の模式的な一部断面図である。
【0035】[工程−120] (導電層20の形成) エミッタ部16が三角錘の形状となった時点で、MOC
VD法の条件を以下に例示する条件に切り替え、ベース
部18の頂面にn−GaAsから成る導電層20を形成
する(図6の(B)参照)。尚、エミッタ部16は既に
三角錘の形状が形成されているので、この工程で更に結
晶成長することはない。 基板加熱温度 : 800゜C Ga原料ガス : TMG(トリメチルガリウム) 供給量 : 3×10-6気圧 As原料ガス : アルシン 原料ガス分圧比: 200 n型ドーパント: Si2H6 供給量 : 1×10-8気圧 次いで、導電層20を選択的に除去して、導電層20に
配線部を形成する(図示せず)。
VD法の条件を以下に例示する条件に切り替え、ベース
部18の頂面にn−GaAsから成る導電層20を形成
する(図6の(B)参照)。尚、エミッタ部16は既に
三角錘の形状が形成されているので、この工程で更に結
晶成長することはない。 基板加熱温度 : 800゜C Ga原料ガス : TMG(トリメチルガリウム) 供給量 : 3×10-6気圧 As原料ガス : アルシン 原料ガス分圧比: 200 n型ドーパント: Si2H6 供給量 : 1×10-8気圧 次いで、導電層20を選択的に除去して、導電層20に
配線部を形成する(図示せず)。
【0036】[工程−130] (コレクタ部32の形
成) その後、エミッタ部16の上方に、エミッタ部16と対
向した位置にコレクタ部32を設ける。コレクタ部32
は、例えば、真空蒸着法等によってガラス等の絶縁基体
30上にITO等の導電材料層を成膜した後、所望の形
状に導電材料層をエッチングすることによって形成する
ことができる。最後に絶縁基体30と化合物半導体基板
10とを組み立てることによって真空トランジスタが完
成する。
成) その後、エミッタ部16の上方に、エミッタ部16と対
向した位置にコレクタ部32を設ける。コレクタ部32
は、例えば、真空蒸着法等によってガラス等の絶縁基体
30上にITO等の導電材料層を成膜した後、所望の形
状に導電材料層をエッチングすることによって形成する
ことができる。最後に絶縁基体30と化合物半導体基板
10とを組み立てることによって真空トランジスタが完
成する。
【0037】(実施例2)実施例2は、本発明の第2の
態様の真空トランジスタ、及び第2の態様の真空トラン
ジスタの作製方法に関する。実施例2の真空トランジス
タを模式的に図7に示す。図7の(A)は、真空トラン
ジスタの模式的な一部平面図であり、図7の(B)は、
図7の(A)の線B−Bに沿って真空トランジスタを切
断したときの模式的な一部断面図である。
態様の真空トランジスタ、及び第2の態様の真空トラン
ジスタの作製方法に関する。実施例2の真空トランジス
タを模式的に図7に示す。図7の(A)は、真空トラン
ジスタの模式的な一部平面図であり、図7の(B)は、
図7の(A)の線B−Bに沿って真空トランジスタを切
断したときの模式的な一部断面図である。
【0038】実施例2の真空トランジスタは、例えばG
aAsから成りそして(111)B面を有する化合物半
導体基板10と、帯状の第1、第2、第3及び第4のマ
スク領域40,42,44,46と、エミッタ部50
と、ベース部52と、コレクタ部54から構成されてい
る。
aAsから成りそして(111)B面を有する化合物半
導体基板10と、帯状の第1、第2、第3及び第4のマ
スク領域40,42,44,46と、エミッタ部50
と、ベース部52と、コレクタ部54から構成されてい
る。
【0039】帯状の第1、第2、第3及び第4のマスク
領域40,42,44,46は、例えばSiO2あるい
はSiNから成り、化合物半導体基板10の(111)
B面上に形成されており、長手方向が化合物半導体基板
10の[0,−1,1]方向と一致し、且つ幅方向が化
合物半導体基板10の[2,−1,−1]方向と一致し
ている(図8を参照)。
領域40,42,44,46は、例えばSiO2あるい
はSiNから成り、化合物半導体基板10の(111)
B面上に形成されており、長手方向が化合物半導体基板
10の[0,−1,1]方向と一致し、且つ幅方向が化
合物半導体基板10の[2,−1,−1]方向と一致し
ている(図8を参照)。
【0040】エミッタ部50は、化合物半導体結晶(例
えばGaAs結晶)から成り、第1のマスク領域40と
第2のマスク領域42との間に露出した化合物半導体基
板10の(111)B面上に形成されている。そして、
第1又は第2のマスク領域の幅方向と平行な面で切断し
たときの形状が平行四辺形であり、かかる平行四辺形の
下底及び上底50Bは化合物半導体結晶の[1,1,
1]方向と直交し、斜辺50A,50Dが化合物半導体
結晶の[0,1,1]方向と直交している(図7の
(C)の拡大された一部断面図参照)。
えばGaAs結晶)から成り、第1のマスク領域40と
第2のマスク領域42との間に露出した化合物半導体基
板10の(111)B面上に形成されている。そして、
第1又は第2のマスク領域の幅方向と平行な面で切断し
たときの形状が平行四辺形であり、かかる平行四辺形の
下底及び上底50Bは化合物半導体結晶の[1,1,
1]方向と直交し、斜辺50A,50Dが化合物半導体
結晶の[0,1,1]方向と直交している(図7の
(C)の拡大された一部断面図参照)。
【0041】ベース部52も、化合物半導体結晶(例え
ばGaAs結晶)から成り、第2のマスク領域42と第
3のマスク領域44との間に露出した化合物半導体基板
10の(111)B面上に形成されている。そして、第
2又は第3のマスク領域の幅方向と平行な面で切断した
ときの形状が平行四辺形であり、かかる平行四辺形の下
底及び上底は化合物半導体結晶の[1,1,1]方向と
直交し、斜辺(例えば、参照番号52A)が化合物半導
体結晶の[0,1,1]方向と直交している。
ばGaAs結晶)から成り、第2のマスク領域42と第
3のマスク領域44との間に露出した化合物半導体基板
10の(111)B面上に形成されている。そして、第
2又は第3のマスク領域の幅方向と平行な面で切断した
ときの形状が平行四辺形であり、かかる平行四辺形の下
底及び上底は化合物半導体結晶の[1,1,1]方向と
直交し、斜辺(例えば、参照番号52A)が化合物半導
体結晶の[0,1,1]方向と直交している。
【0042】コレクタ部54も、化合物半導体結晶(例
えばGaAs結晶)から成り、第3のマスク領域44と
第4のマスク領域46との間に露出した化合物半導体基
板10の(111)B面上に形成されている。そして、
第3又は第4のマスク領域の幅方向と平行な面で切断し
たときの形状が平行四辺形であり、かかる平行四辺形の
下底及び上底は化合物半導体結晶の[1,1,1]方向
と直交し、斜辺(例えば、参照番号54A)が化合物半
導体結晶の[0,1,1]方向と直交している。
えばGaAs結晶)から成り、第3のマスク領域44と
第4のマスク領域46との間に露出した化合物半導体基
板10の(111)B面上に形成されている。そして、
第3又は第4のマスク領域の幅方向と平行な面で切断し
たときの形状が平行四辺形であり、かかる平行四辺形の
下底及び上底は化合物半導体結晶の[1,1,1]方向
と直交し、斜辺(例えば、参照番号54A)が化合物半
導体結晶の[0,1,1]方向と直交している。
【0043】エミッタ部50に適切な電圧を印加した状
態で、ベース部52に正の電位を加える。これによって
エミッタ部50のエッジ部50Aから放出された電子
は、ベース部52に印加された電位によって制御され、
コレクタ部54に到達する。従って、コレクタ部54か
らエミッタ部50へと流れる電流をベース部52に印加
する電位によって制御することができる。
態で、ベース部52に正の電位を加える。これによって
エミッタ部50のエッジ部50Aから放出された電子
は、ベース部52に印加された電位によって制御され、
コレクタ部54に到達する。従って、コレクタ部54か
らエミッタ部50へと流れる電流をベース部52に印加
する電位によって制御することができる。
【0044】エミッタ部50のエッジ部50Cは、化合
物半導体結晶の(1,1,1)面50Bと例えば(−
1,0,−1)面50Dとが交差する稜から構成されて
いる。従って、エミッタ部50のエッジ部50Cが正確
に規定される。尚、(0,1,1)面50Dと化合物半
導体基板10の表面との成す角度は35度である。
物半導体結晶の(1,1,1)面50Bと例えば(−
1,0,−1)面50Dとが交差する稜から構成されて
いる。従って、エミッタ部50のエッジ部50Cが正確
に規定される。尚、(0,1,1)面50Dと化合物半
導体基板10の表面との成す角度は35度である。
【0045】ベース部52の斜面(例えば、参照番号5
2A)及びコレクタ部54の斜面(例えば、参照番号5
4A)と化合物半導体基板10の表面との成す角度も3
5度である。従って、第1のマスク領域40と第2のマ
スク領域42の間隔、第2のマスク領域42と第3のマ
スク領域44の間隔、及び第3のマスク領域44と第4
のマスク領域46の間隔を正確に規定すれば、エミッタ
部50、ベース部52及びコレクタ部54の間隔を正確
にしかも再現性良く制御することができる。
2A)及びコレクタ部54の斜面(例えば、参照番号5
4A)と化合物半導体基板10の表面との成す角度も3
5度である。従って、第1のマスク領域40と第2のマ
スク領域42の間隔、第2のマスク領域42と第3のマ
スク領域44の間隔、及び第3のマスク領域44と第4
のマスク領域46の間隔を正確に規定すれば、エミッタ
部50、ベース部52及びコレクタ部54の間隔を正確
にしかも再現性良く制御することができる。
【0046】以下、実施例2の真空トランジスタの作製
方法を、図8を参照して説明する。尚、エミッタ部5
0、ベース部52及びコレクタ部54の形成方法は、実
施例1と同様に、有機金属気相成長法(MOCVD法)
に基づいた所謂選択エピタキシャル成長技術を応用して
いる。また、MOCVD法における原料ガスの供給量
は、MOCVD反応装置内の分圧で表わした。尚、MO
CVD反応装置内の全圧は0.1気圧とした。
方法を、図8を参照して説明する。尚、エミッタ部5
0、ベース部52及びコレクタ部54の形成方法は、実
施例1と同様に、有機金属気相成長法(MOCVD法)
に基づいた所謂選択エピタキシャル成長技術を応用して
いる。また、MOCVD法における原料ガスの供給量
は、MOCVD反応装置内の分圧で表わした。尚、MO
CVD反応装置内の全圧は0.1気圧とした。
【0047】[工程−200] (化合物半導体基板1
0の調製) 先ず、例えばGaAsから成る化合物半導体基板10の
(111)B面上に、0.1μm程度の厚さのSiO2
又はSiNから成るマスク層12AをCVD法等にて堆
積させる(図4の模式的な斜視図を参照)。次に、通常
のフォトリソグラフィ技術及びエッチング技術を用い
て、マスク層12Aを選択的に除去して、帯状の第1、
第2、第3及び第4のマスク領域40,42,44,4
6を形成する(図8の模式的な斜視図を参照)。これら
のマスク領域は、長手方向が化合物半導体基板10の
[0,−1,1]方向と一致し、且つ幅方向が化合物半
導体基板10の[2,−1,−1]方向と一致してい
る。
0の調製) 先ず、例えばGaAsから成る化合物半導体基板10の
(111)B面上に、0.1μm程度の厚さのSiO2
又はSiNから成るマスク層12AをCVD法等にて堆
積させる(図4の模式的な斜視図を参照)。次に、通常
のフォトリソグラフィ技術及びエッチング技術を用い
て、マスク層12Aを選択的に除去して、帯状の第1、
第2、第3及び第4のマスク領域40,42,44,4
6を形成する(図8の模式的な斜視図を参照)。これら
のマスク領域は、長手方向が化合物半導体基板10の
[0,−1,1]方向と一致し、且つ幅方向が化合物半
導体基板10の[2,−1,−1]方向と一致してい
る。
【0048】[工程−210] (エミッタ部50、ベ
ース部52及びコレクタ部54の形成) 次に、化合物半導体結晶(例えば、GaAs結晶)から
成るエミッタ部50、ベース部52及びコレクタ部54
を、各マスク領域の間に露出した化合物半導体基板10
の(111)B面上に有機金属気相成長法(MOCVD
法)にてエピタキシャル成長させる。MOCVDの条件
を以下に例示する。 基板加熱温度 : 800゜C Ga原料ガス : TMG(トリメチルガリウム) 供給量 : 3×10-6気圧 As原料ガス : アルシン 原料ガス分圧比: 200
ース部52及びコレクタ部54の形成) 次に、化合物半導体結晶(例えば、GaAs結晶)から
成るエミッタ部50、ベース部52及びコレクタ部54
を、各マスク領域の間に露出した化合物半導体基板10
の(111)B面上に有機金属気相成長法(MOCVD
法)にてエピタキシャル成長させる。MOCVDの条件
を以下に例示する。 基板加熱温度 : 800゜C Ga原料ガス : TMG(トリメチルガリウム) 供給量 : 3×10-6気圧 As原料ガス : アルシン 原料ガス分圧比: 200
【0049】このような条件で化合物半導体結晶(例え
ばGaAs結晶)を化合物半導体基板10の(111)
B面上に選択的にエピタキシャル成長させることによっ
て、化合物半導体基板10上にのみ且つ化合物半導体基
板10に対して垂直方向(あるいは斜め方向)に化合物
半導体が結晶成長し、マスク領域上には結晶成長しな
い。若しくは、マスク領域上に化合物半導体が結晶成長
しても、マスク領域の縁部近傍のみに結晶成長するだけ
である。従って、所謂選択エピタキシャル成長を達成す
ることができる。
ばGaAs結晶)を化合物半導体基板10の(111)
B面上に選択的にエピタキシャル成長させることによっ
て、化合物半導体基板10上にのみ且つ化合物半導体基
板10に対して垂直方向(あるいは斜め方向)に化合物
半導体が結晶成長し、マスク領域上には結晶成長しな
い。若しくは、マスク領域上に化合物半導体が結晶成長
しても、マスク領域の縁部近傍のみに結晶成長するだけ
である。従って、所謂選択エピタキシャル成長を達成す
ることができる。
【0050】マスク領域の間に露出した化合物半導体基
板の(111)B面上には、エミッタ部50、ベース部
52及びコレクタ部54がMOCVD法によるエピタキ
シャル成長によって形成される。この際、GaAsから
成る化合物半導体結晶の例えば[0,1,1]方向が斜
面となるように、そして(111)面が頂面となるよう
に、化合物半導体結晶がエピタキシャル成長する。その
結果、マスク領域の幅方向を含む平面でエミッタ部5
0、ベース部52及びコレクタ部54を切断したときの
断面形状は平行四辺形となる。
板の(111)B面上には、エミッタ部50、ベース部
52及びコレクタ部54がMOCVD法によるエピタキ
シャル成長によって形成される。この際、GaAsから
成る化合物半導体結晶の例えば[0,1,1]方向が斜
面となるように、そして(111)面が頂面となるよう
に、化合物半導体結晶がエピタキシャル成長する。その
結果、マスク領域の幅方向を含む平面でエミッタ部5
0、ベース部52及びコレクタ部54を切断したときの
断面形状は平行四辺形となる。
【0051】その後、エミッタ部50、ベース部52及
びコレクタ部54に電極(図示せず)を形成する。
びコレクタ部54に電極(図示せず)を形成する。
【0052】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例にて説明した各種条件は例示であり、適
宜変更することができる。結晶面や方向は例示であり、
等価の結晶面や方向に置き換えることができる。実施例
では、GaAsから成る化合物半導体基板上にGaAs
から成る化合物半導体結晶をエピタキシャル成長させた
が、その他、化合物半導体基板及び化合物半導体結晶の
組み合わせとして、その他、化合物半導体基板としてI
nP、化合物半導体結晶としてAlGaInAsの組み
合わせを用いることができる。
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例にて説明した各種条件は例示であり、適
宜変更することができる。結晶面や方向は例示であり、
等価の結晶面や方向に置き換えることができる。実施例
では、GaAsから成る化合物半導体基板上にGaAs
から成る化合物半導体結晶をエピタキシャル成長させた
が、その他、化合物半導体基板及び化合物半導体結晶の
組み合わせとして、その他、化合物半導体基板としてI
nP、化合物半導体結晶としてAlGaInAsの組み
合わせを用いることができる。
【0053】本発明の第1の態様に係る真空トランジス
タにおいては、例えば蛍光物質層をコレクタ部32の表
面に形成しておけば、高密度で画像や文字等を表示し得
る表示装置を容易に作製することができる。
タにおいては、例えば蛍光物質層をコレクタ部32の表
面に形成しておけば、高密度で画像や文字等を表示し得
る表示装置を容易に作製することができる。
【0054】
【発明の効果】本発明においては、エミッタ部を高い精
度でしかも高い再現性をもって形成することができ、し
かも、エミッタ部、ベース部及びコレクタ部の間の距離
を短くすることができる。また、本発明においては、1
回のマスク層の形成、1回のフォトリソグラフィ技術及
びエッチング技術の適用、更には1回のMOCVD法に
よる選択エピタキシャル成長によって真空トランジスタ
を作製することができ、従来の真空トランジスタが複雑
なフォトリソグラフィ技術、エッチング技術や成膜技術
を必要とするのに比べて、作製工程が極めて簡素であ
る。また、従来の技術と異なり、マスク領域の形状や大
きさ、方向等を厳密に制御しなくとも、高い精度の形
状、寸法を有するエミッタ部、ベース部及びコレクタ部
を形成することができる。従って、フォトリソグラフィ
技術やエッチング技術そのものを極めて正確に制御する
必要もない。
度でしかも高い再現性をもって形成することができ、し
かも、エミッタ部、ベース部及びコレクタ部の間の距離
を短くすることができる。また、本発明においては、1
回のマスク層の形成、1回のフォトリソグラフィ技術及
びエッチング技術の適用、更には1回のMOCVD法に
よる選択エピタキシャル成長によって真空トランジスタ
を作製することができ、従来の真空トランジスタが複雑
なフォトリソグラフィ技術、エッチング技術や成膜技術
を必要とするのに比べて、作製工程が極めて簡素であ
る。また、従来の技術と異なり、マスク領域の形状や大
きさ、方向等を厳密に制御しなくとも、高い精度の形
状、寸法を有するエミッタ部、ベース部及びコレクタ部
を形成することができる。従って、フォトリソグラフィ
技術やエッチング技術そのものを極めて正確に制御する
必要もない。
【図1】実施例1の真空トランジスタの模式図である。
【図2】図1の線II−IIに沿って真空トランジスタ
を切断したときの、模式的な一部平面図及びその一部断
面図である。
を切断したときの、模式的な一部平面図及びその一部断
面図である。
【図3】図1の線III−IIIに沿って真空トランジ
スタを切断したときの、模式的な平面図及びその一部断
面図である。
スタを切断したときの、模式的な平面図及びその一部断
面図である。
【図4】実施例1の真空トランジスタの作製方法を説明
するための化合物半導体基板等の模式的な一部平面図で
ある。
するための化合物半導体基板等の模式的な一部平面図で
ある。
【図5】図4に引き続き、実施例1の真空トランジスタ
の作製方法を説明するためのエミッタ部等の模式的な一
部平面図及び一部断面図である。
の作製方法を説明するためのエミッタ部等の模式的な一
部平面図及び一部断面図である。
【図6】図5に引き続き、実施例1の真空トランジスタ
の作製方法を説明するためのエミッタ部等の模式的な一
部平面図及び一部断面図である。
の作製方法を説明するためのエミッタ部等の模式的な一
部平面図及び一部断面図である。
【図7】実施例2の真空トランジスタの模式図である。
【図8】実施例2の真空トランジスタの作製方法を説明
するための化合物半導体基板等の模式的な一部の斜視図
である。
するための化合物半導体基板等の模式的な一部の斜視図
である。
10 化合物半導体基板 12,40,42,44,46 マスク領域 12A マスク層 14 開口部 16,50 エミッタ部 18,52 ベース部 20 導電層 30 絶縁基体 32,54 コレクタ部
Claims (6)
- 【請求項1】(イ)(111)B面を有する化合物半導
体基板と、 (ロ)該化合物半導体基板の(111)B面上に形成さ
れた正三角形の平面形状を有し、該正三角形の各辺が、
化合物半導体基板の[−1,−1,0]方向、[−1,
0,−1]方向及び[0,−1,−1]方向と直交する
マスク領域と、 (ハ)各辺が該マスク領域の各辺と平行である正三角形
の形状を有する、該マスク領域内に形成された開口部
と、 (ニ)化合物半導体結晶から成り、該開口部の底部に露
出した化合物半導体基板の(111)B面上に形成さ
れ、三角錘の形状を有し、三角錘の各面は該化合物半導
体結晶の{110}面から構成されたエミッタ部と、 (ホ)化合物半導体結晶から成り、前記マスク領域の外
側にマスク領域に隣接して化合物半導体基板の(11
1)B面上に形成され、三角錘形状を有するエミッタ部
の各面と対向し且つ平行する面を有し、頂面に導電層が
形成されたベース部と、 (ヘ)前記エミッタ部の上方に、エミッタ部と対向して
設けられたコレクタ部、 から成ることを特徴とする真空トランジスタ。 - 【請求項2】(イ)(111)B面を有する化合物半導
体基板と、 (ロ)該化合物半導体基板の(111)B面上に形成さ
れ、長手方向が化合物半導体基板の[0,−1,1]方
向と一致し、且つ幅方向が化合物半導体基板の[2,−
1,−1]方向と一致した、帯状の第1、第2、第3及
び第4のマスク領域と、 (ハ)化合物半導体結晶から成り、第1のマスク領域と
第2のマスク領域との間に露出した化合物半導体基板の
(111)B面上に形成され、第1又は第2のマスク領
域の幅方向と平行な面で切断したときの形状が平行四辺
形であり、かかる平行四辺形の下底及び上底は該化合物
半導体結晶の[1,1,1]方向と直交し、斜辺が該化
合物半導体結晶の[0,1,1]方向と直交するエミッ
タ部と、 (ニ)化合物半導体結晶から成り、第2のマスク領域と
第3のマスク領域との間に露出した化合物半導体基板の
(111)B面上に形成され、第2又は第3のマスク領
域の幅方向と平行な面で切断したときの形状が平行四辺
形であり、かかる平行四辺形の下底及び上底は該化合物
半導体結晶の[1,1,1]方向と直交し、斜辺が該化
合物半導体結晶の[0,1,1]方向と直交するベース
部と、 (ホ)化合物半導体結晶から成り、第3のマスク領域と
第4のマスク領域との間に露出した化合物半導体基板の
(111)B面上に形成され、第3又は第4のマスク領
域の幅方向と平行な面で切断したときの形状が平行四辺
形であり、かかる平行四辺形の下底及び上底は該化合物
半導体結晶の[1,1,1]方向と直交し、斜辺が該化
合物半導体結晶の[0,1,1]方向と直交するコレク
タ部、 から成ることを特徴とする真空トランジスタ。 - 【請求項3】化合物半導体基板、エミッタ部及びベース
部はGaAsから成ることを特徴とする請求項1又は請
求項2に記載の真空トランジスタ。 - 【請求項4】(イ)化合物半導体基板の(111)B面
上にマスク層を形成した後、該マスク層を選択的に除去
することによって、各辺が化合物半導体基板の[−1,
−1,0]方向、[−1,0,−1]方向及び[0,−
1,−1]方向と直交する正三角形の平面形状を有する
マスク領域を形成し、併せて、各辺がマスク領域の各辺
と平行な正三角形の形状を有する開口部を該マスク領域
内に形成する工程と、 (ロ)化合物半導体結晶から成り、三角錘の形状を有
し、三角錘の各面は該化合物半導体結晶の{110}面
から構成されたエミッタ部を、該開口部の底部に露出し
た化合物半導体基板の(111)B面上に有機金属気相
成長法にてエピタキシャル成長させ、 同時に、化合物半導体結晶から成り、三角錘形状を有す
るエミッタ部の各面と対向し且つ平行する面を有するベ
ース部を、前記マスク領域の外側に且つマスク領域に隣
接した化合物半導体基板の(111)B面上に有機金属
気相成長法にてエピタキシャル成長させる工程と、 (ハ)該ベース部の頂面に導電層を形成する工程と、 (ニ)前記エミッタ部の上方に、コレクタ部をエミッタ
部と対向して設ける工程、 から成ることを特徴とする真空トランジスタの作製方
法。 - 【請求項5】(イ)化合物半導体基板の(111)B面
上にマスク層を形成した後、該マスク層を選択的に除去
することによって、長手方向が化合物半導体基板の
[0,−1,1]方向と一致し、且つ幅方向が化合物半
導体基板の[2,−1,−1]方向と一致する、帯状の
第1、第2、第3及び第4のマスク領域を形成する工程
と、 (ロ)化合物半導体結晶から成り、第1又は第2のマス
ク領域の幅方向と平行な面で切断したときの形状が平行
四辺形であり、かかる平行四辺形の下底及び上底は該化
合物半導体結晶の[1,1,1]方向と直交し、斜辺が
該化合物半導体結晶の[0,1,1]方向と直交するエ
ミッタ部を、第1のマスク領域と第2のマスク領域との
間に露出した化合物半導体基板の(111)B面上に有
機金属気相成長法にてエピタキシャル成長させ、 同時に、化合物半導体結晶から成り、第2又は第3のマ
スク領域の幅方向と平行な面で切断したときの形状が平
行四辺形であり、かかる平行四辺形の下底及び上底は該
化合物半導体結晶の[1,1,1]方向と直交し、斜辺
が該化合物半導体結晶の[0,1,1]方向と直交する
ベース部を、第2のマスク領域と第3のマスク領域との
間に露出した化合物半導体基板の(111)B面上に有
機金属気相成長法にてエピタキシャル成長させ、 更に、同時に、化合物半導体結晶から成り、第3又は第
4のマスク領域の幅方向と平行な面で切断したときの形
状が平行四辺形であり、かかる平行四辺形の下底及び上
底は該化合物半導体結晶の[1,1,1]方向と直交
し、斜辺が該化合物半導体結晶の[0,1,1]方向と
直交するベース部を、第3のマスク領域と第4のマスク
領域との間に露出した化合物半導体基板の(111)B
面上に有機金属気相成長法にてエピタキシャル成長させ
る工程、 から成ることを特徴とする真空トランジスタの作製方
法。 - 【請求項6】化合物半導体基板、エミッタ部及びベース
部はGaAsから成ることを特徴とする請求項4又は請
求項5に記載の真空トランジスタの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35290493A JPH07201284A (ja) | 1993-12-28 | 1993-12-28 | 真空トランジスタ及びその作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35290493A JPH07201284A (ja) | 1993-12-28 | 1993-12-28 | 真空トランジスタ及びその作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201284A true JPH07201284A (ja) | 1995-08-04 |
Family
ID=18427252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35290493A Pending JPH07201284A (ja) | 1993-12-28 | 1993-12-28 | 真空トランジスタ及びその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07201284A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680494B2 (en) * | 2000-03-16 | 2004-01-20 | Northrop Grumman Corporation | Ultra high speed heterojunction bipolar transistor having a cantilevered base |
| JP2011508403A (ja) * | 2007-12-28 | 2011-03-10 | セレックス システミ インテグラティ エッセ. ピ. ア. | 高周波三極管型電界放出デバイスおよびその製造プロセス |
| CN120833990A (zh) * | 2025-09-18 | 2025-10-24 | 上海蓝箭鸿擎空间科技有限公司 | 一种适应空心阴极侵蚀过程的六硼化镧发射体 |
-
1993
- 1993-12-28 JP JP35290493A patent/JPH07201284A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6680494B2 (en) * | 2000-03-16 | 2004-01-20 | Northrop Grumman Corporation | Ultra high speed heterojunction bipolar transistor having a cantilevered base |
| JP2011508403A (ja) * | 2007-12-28 | 2011-03-10 | セレックス システミ インテグラティ エッセ. ピ. ア. | 高周波三極管型電界放出デバイスおよびその製造プロセス |
| CN120833990A (zh) * | 2025-09-18 | 2025-10-24 | 上海蓝箭鸿擎空间科技有限公司 | 一种适应空心阴极侵蚀过程的六硼化镧发射体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6235547B1 (en) | Semiconductor device and method of fabricating the same | |
| JP2968014B2 (ja) | 微小真空管及びその製造方法 | |
| US5015323A (en) | Multi-tipped field-emission tool for nanostructure fabrication | |
| US5247223A (en) | Quantum interference semiconductor device | |
| JP3149030B2 (ja) | 半導体量子箱装置及びその製造方法 | |
| JPH06140346A (ja) | ヘテロエピタキシアルの薄い層と電子デバイスの製造法 | |
| US5532184A (en) | Method of fabricating a semiconductor device using quantum dots or wires | |
| US20010040236A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100266837B1 (ko) | 진공 마이크로일렉트로닉 탄도식 트랜지스터 및 그 제조방법 | |
| JPH07201284A (ja) | 真空トランジスタ及びその作製方法 | |
| US5156988A (en) | A method of manufacturing a quantum interference semiconductor device | |
| JPH04118916A (ja) | 半導体装置およびその製造方法 | |
| JP3257254B2 (ja) | 化合物半導体素子及びその作製方法 | |
| JP3042645B2 (ja) | 半導体量子箱構造の製造方法 | |
| JP2762800B2 (ja) | 量子細線構造の製造方法 | |
| JP3402425B2 (ja) | 半導体微細構造の作製方法 | |
| JPH07183485A (ja) | 量子細線装置及び製造方法 | |
| JPH0668787A (ja) | フィールドエミッタの作製方法 | |
| JP2612567B2 (ja) | 電子放出素子 | |
| JP2803555B2 (ja) | 極微細トンネル障壁の作製方法 | |
| JPH04306821A (ja) | 化合物半導体結晶成長方法 | |
| JPH07183541A (ja) | 半導体微細構造の形成方法 | |
| JP3003214B2 (ja) | 半導体装置 | |
| JP3188931B2 (ja) | 薄膜成長方法 | |
| JPH05326922A (ja) | 半導体結晶成長方法 |