JPH07201573A - Inductance element and manufacturing method thereof - Google Patents
Inductance element and manufacturing method thereofInfo
- Publication number
- JPH07201573A JPH07201573A JP6001133A JP113394A JPH07201573A JP H07201573 A JPH07201573 A JP H07201573A JP 6001133 A JP6001133 A JP 6001133A JP 113394 A JP113394 A JP 113394A JP H07201573 A JPH07201573 A JP H07201573A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- conductor pattern
- electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】
【目的】 低インダクタンス値で信号レベルの減衰が生
じにくい樹脂系のインダクタンス素子を提供することを
目的とする。
【構成】 表面に第1電極11aを裏面に螺旋状の第1
導体パターン11bをそれぞれ形成した第1のプリント
配線板12と、表面に螺旋状の第2導体パターン11c
を裏面に第2電極11dをそれぞれ形成した第2のプリ
ント配線板13とからなり、少なくとも前記第1のプリ
ント配線板12と第2のプリント配線板13とを絶縁層
15aを介して積層し、第1電極11aと第1導体パタ
ーン11bの外周端、第1導体パターン11bの内周端
と第2導体パターン11cの内周端、第2の導体パター
ン11cの外周端と第2電極11dとを各々導通された
構成により、インダクタンス素子11どうしの組み合わ
せが可能となり、低インダクタンス値で信号レベルの減
衰が生じにくい樹脂系のインダクタンス素子を実現でき
る。
(57) [Abstract] [Purpose] It is an object to provide a resin-based inductance element that has a low inductance value and is less likely to cause signal level attenuation. [Structure] The first electrode 11a is provided on the front surface and the spiral first electrode is provided on the back surface.
First printed wiring board 12 on which conductor patterns 11b are respectively formed, and second conductor pattern 11c having a spiral shape on the surface.
And a second printed wiring board 13 each having a second electrode 11d formed on the back surface thereof, and at least the first printed wiring board 12 and the second printed wiring board 13 are laminated via an insulating layer 15a, The outer peripheral ends of the first electrode 11a and the first conductor pattern 11b, the inner peripheral end of the first conductor pattern 11b and the inner peripheral end of the second conductor pattern 11c, the outer peripheral end of the second conductor pattern 11c, and the second electrode 11d. With the configuration in which they are electrically connected, it is possible to combine the inductance elements 11 with each other, and it is possible to realize a resin-based inductance element having a low inductance value and in which attenuation of the signal level does not easily occur.
Description
【0001】[0001]
【産業上の利用分野】本発明は各種電子機器、特にパー
ソナルハンディーホーンなどの移動体通信分野に用いら
れる高周波用のチップ型のインダクタンス素子及びその
製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency chip-type inductance element used in a variety of electronic equipment, particularly a mobile communication field such as a personal handy horn, and a method of manufacturing the same.
【0002】[0002]
【従来の技術】近年、従来のリード線を螺旋状に巻いた
インダクタンス素子に変えて、配線基板に導体パターン
を螺旋状に形成し、インダクタンス機能を持たせたもの
が出現してきている。2. Description of the Related Art In recent years, a conventional lead wire has been replaced by a spirally wound inductance element, and a conductor pattern has been spirally formed on a wiring board to provide an inductance function.
【0003】例えば、特開昭62−79605号公報に
開示されたものがそれで、その構成は図7(a)及び
(b)に示すようになっている。すなわち、基板に、ス
パイラル状導体2a〜2dをニッケルペーストをスクリ
ーン印刷により被着し、焼き付けて形成する。このよう
にして得られた配線基板1a〜1dのスパイラル電極2
a〜2dの内側端部にはスルーホール3を、スパイラル
状導体2b,2cの外側端部にもスルーホール4を形成
する。スルーホール3,4を介してニッケル導体6によ
りスパイラル状導体2a〜2dのすべてを直列に接続す
る。For example, the one disclosed in Japanese Patent Laid-Open No. 62-79605 is that, and its configuration is as shown in FIGS. 7 (a) and 7 (b). That is, the spiral conductors 2a to 2d are formed on the substrate by screen printing nickel paste and baking. The spiral electrodes 2 of the wiring boards 1a to 1d thus obtained
Through holes 3 are formed at the inner ends of a to 2d, and through holes 4 are also formed at the outer ends of the spiral conductors 2b and 2c. All of the spiral conductors 2a to 2d are connected in series by the nickel conductor 6 via the through holes 3 and 4.
【0004】配線基板1a及び1dには形成される他の
回路部品に接続する銅からなる引出し導体5を、スクリ
ーン印刷により被着し、焼き付けて形成し、その端部を
スパイラル状導体2a,2dの外方端部に接続したもの
で、これにより同じ面積で約1.5倍の大きなインダク
タンスを得ている。A lead conductor 5 made of copper for connecting to other circuit components to be formed on the wiring boards 1a and 1d is applied by screen printing and baked to form the end portions of the spiral conductors 2a and 2d. Is connected to the outer end portion of the above, and thereby a large inductance of about 1.5 times is obtained in the same area.
【0005】このようなインダクタンス素子をチップ型
のインダクタンス素子に形成して使用している例が多く
見られる。There are many examples in which such an inductance element is formed and used as a chip type inductance element.
【0006】[0006]
【発明が解決しようとする課題】しかしながら上記従来
のものにおいては、ニッケルペーストをスクリーン印刷
により被着し、焼き付けてスパイラル状導体を形成する
工程、スルーホールを介してニッケル導体によりスパイ
ラル状導体のすべてを直列に接続する工程、銅からなる
引出し導体をスクリーン印刷により被着し、焼き付けて
形成する工程などインダクタンス素子の工程が著しく煩
雑で歩留りが悪くなる。However, in the above-mentioned conventional ones, a step of applying a nickel paste by screen printing and baking it to form a spiral conductor, and all of the spiral conductor by the nickel conductor through the through hole The steps of connecting the elements in series, the step of depositing a lead conductor made of copper by screen printing, and the step of forming by baking are extremely complicated and the yield is deteriorated.
【0007】また、その目的とするところは少ない面積
で大きなインダクタンス値を得るもので、30nH以下
の複数の低インダクタンス値を要求される移動体通信分
野用(高周波用)の低インダクタンス素子を形成するこ
とは、設計および製造工程上、大きな負荷が生じるとい
う問題点を有している。Further, the purpose thereof is to obtain a large inductance value in a small area, and to form a low inductance element for the mobile communication field (for high frequency) which requires a plurality of low inductance values of 30 nH or less. That is, there is a problem that a large load occurs in the design and manufacturing process.
【0008】さらに隣接するスパイラル状導体が、基板
の積層方向において互いに重なり合っているため、スパ
イラル状導体が重なり合った部分でコンデンサが形成さ
れ、高周波用として使用した場合に、信号レベルの減衰
が生ずるという問題点をも有していた。Further, since the adjacent spiral conductors are overlapped with each other in the stacking direction of the substrates, a capacitor is formed at a portion where the spiral conductors are overlapped with each other, and the signal level is attenuated when used for high frequency. It also had problems.
【0009】本発明は上記従来の問題点を解決するもの
で、移動体通信用(高周波用)として使用した場合、複
数の低インダクタンス値を容易に実現できるとともに信
号レベルの減衰が生じにくく、樹脂系のプリント配線板
の製造と同時に形成されるインダクタンス素子を提供す
ることを目的とする。The present invention solves the above-mentioned conventional problems. When used for mobile communication (for high frequencies), a plurality of low inductance values can be easily realized, and signal level attenuation is less likely to occur. It is an object of the present invention to provide an inductance element that is formed at the same time as manufacturing a printed wiring board of a system.
【0010】[0010]
【課題を解決するための手段】この目的を達成するため
に本発明のインダクタンス素子は、表面に第1電極を裏
面に螺旋状の第1導体パターンを形成した第1のプリン
ト配線板と、表面に螺旋状の第2導体パターンを裏面に
第2電極を形成した第2のプリント配線板とからなり、
少なくとも前記第1のプリント配線板と第2のプリント
配線板とを絶縁層を介して積層し、第1電極と第1導体
パターンの外周端、第1導体パターンの内周端と第2導
体パターンの内周端、第2の導体パターンの外周端と第
2電極とを各々導通する構成を有している。To achieve this object, an inductance element of the present invention comprises a first printed wiring board having a first electrode on the front surface and a spiral first conductor pattern on the back surface, and a surface. And a second printed wiring board having a second electrode formed on the back surface of the second conductor pattern in a spiral shape,
At least the first printed wiring board and the second printed wiring board are laminated via an insulating layer, and the first electrode and the outer peripheral edge of the first conductor pattern, the inner peripheral edge of the first conductor pattern, and the second conductor pattern are laminated. The inner peripheral edge, the outer peripheral edge of the second conductor pattern, and the second electrode are electrically connected.
【0011】[0011]
【作用】この構成によって、インダクタンス素子の表裏
は第1電極と第2電極のみが形成され、インダクタンス
素子どうしの組み合わせが可能となり、低インダクタン
ス値の段階的な設定ができる。With this configuration, only the first electrode and the second electrode are formed on the front and back of the inductance element, the inductance elements can be combined, and the low inductance value can be set stepwise.
【0012】また、第1導体パターンと第2導体パター
ンを積層方向にずらすことにより、第1導体パターンと
第2導体パターンの重なり合った部分でコンデンサが形
成されにくくなり、高周波用として用いても信号レベル
の減衰が生じにくいものとすることもできる。Further, by displacing the first conductor pattern and the second conductor pattern in the stacking direction, it becomes difficult for a capacitor to be formed in the overlapping portion of the first conductor pattern and the second conductor pattern, and even when used for high frequencies, a signal is generated. It is also possible to make the level attenuation less likely to occur.
【0013】[0013]
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【0014】(実施例1)図1(a)および(b)は本
発明の第1の実施例におけるインダクタンス素子の分解
斜視図および断面図、図2及び図3はインダクタンス素
子の製造方法を示す斜視図及び断面図である。(Embodiment 1) FIGS. 1A and 1B are an exploded perspective view and a sectional view of an inductance element according to a first embodiment of the present invention, and FIGS. 2 and 3 show a method of manufacturing the inductance element. It is a perspective view and a sectional view.
【0015】図1,図2及び図3において、11aは第
1電極、11bは第1導体パターン、11cは第2導体
パターン、11dは第2電極、12は第1のプリント配
線板、13は第2のプリント配線板、14は第3のプリ
ント配線板、15aは絶縁層、16a〜16cは貫通
穴、17aは銅はく、17bは導体層、19a〜19d
は製造用マスターフィルムである。1, 2 and 3, 11a is the first electrode, 11b is the first conductor pattern, 11c is the second conductor pattern, 11d is the second electrode, 12 is the first printed wiring board, and 13 is Second printed wiring board, 14 is third printed wiring board, 15a is insulating layer, 16a to 16c are through holes, 17a is copper foil, 17b is conductor layer, and 19a to 19d.
Is a master film for production.
【0016】以上のように構成されたインダクタンス素
子及びその製造方法について、図1,図2及び図3を用
いてその動作を説明する。The operation of the inductance element configured as described above and the manufacturing method thereof will be described with reference to FIGS. 1, 2 and 3.
【0017】まず、インダクタンス素子をプリント配線
板の製造と同時に形成するに当り、回路図よりCADを
用いて図2(a)に示すように、樹脂系の多層プリント
配線板の導体パターン(図示せず)と同時に一対の点対
称なL字形状の第1電極11aを作画した製造用マスタ
ーフィルム19a、外周端及び内周端に貫通穴16aと
16b位置表示を有する螺旋状の第1導体パターン11
bを作画した製造用マスターフィルム19b、その内周
端及び外周端に貫通穴16bと16c位置表示を有する
螺旋状の第2導体パターン11cを作画した製造用マス
ターフィルム19c、一対の点対称なL字形状の第2電
極11dを作画した製造用マスターフィルム19dを出
力する。First, when the inductance element is formed simultaneously with the production of the printed wiring board, the conductor pattern (not shown) of the resin-based multilayer printed wiring board is used as shown in FIG. 2A using CAD from the circuit diagram. At the same time, a master film for production 19a on which a pair of point-symmetrical L-shaped first electrodes 11a are drawn, and a spiral first conductor pattern 11 having through holes 16a and 16b position indications at the outer and inner peripheral ends.
b, a manufacturing master film 19b, a manufacturing master film 19c having a spiral second conductor pattern 11c having through holes 16b and 16c position indications at its inner and outer peripheral ends, and a pair of point-symmetric L The master film for production 19d on which the character-shaped second electrode 11d is formed is output.
【0018】第1電極11a、第1導体パターン11
b、第2導体パターン11c及び第2電極11dが作画
された製造用マスターフィルム19a〜19dを重ね合
わせた場合、隣接する第1導体パターン11bと第2導
体パターン11cは互いにずらした構成とし、第1導体
パターン11bと第2導体パターン11cは、図2
(b)に示すように一対の点対称なL字形状の第1電極
11a及び第2電極11dの内側に配置された構成とす
る。The first electrode 11a and the first conductor pattern 11
b, when the manufacturing master films 19a to 19d on which the second conductor pattern 11c and the second electrode 11d are drawn are overlapped, the adjacent first conductor pattern 11b and the second conductor pattern 11c are displaced from each other, and The first conductor pattern 11b and the second conductor pattern 11c are shown in FIG.
As shown in (b), it is arranged inside a pair of point-symmetrical L-shaped first electrode 11a and second electrode 11d.
【0019】次に、両面に厚さ18μmの銅はく17a
がラミネートされたガラス布基材エポキシ樹脂銅張積層
板を所定のサイズに切断した後、NCボール盤を用い
て、貫通穴16a、プリント配線板用のスルーホール穴
や基準穴を加工する。各種の穴が加工された銅張積層板
は、図3(a)に示すように無電解銅めっきにより導体
層が数μm、ついで電解銅めっきによる導体層17bが
約20μm程度形成される。Next, a copper foil 17a having a thickness of 18 μm is formed on both sides.
After cutting the laminated glass cloth base material epoxy resin copper clad laminate into a predetermined size, the through holes 16a, the through holes and the reference holes for the printed wiring board are processed using an NC drilling machine. As shown in FIG. 3A, the copper clad laminate having various holes formed therein has a conductor layer of several μm formed by electroless copper plating, and then a conductor layer 17b of about 20 μm formed by electrolytic copper plating.
【0020】次に、導体層17bが形成された第1のプ
リント配線板12には、製造用マスターフィルム19b
から製作されたマスクフィルムやスクリーン版を用いる
写真現像法やスクリーン印刷法などの手段により、所定
パターンのエッチングレジストが形成され、塩化第2銅
などの溶液により非エッチング形成部分の導体層17b
及び銅はく17aがエッチングにより除去され、エッチ
ングレジスト剥離の後、図3(b)に示すように第1の
プリント配線板12に第1導体パターン11bが形成さ
れる。Next, the manufacturing master film 19b is formed on the first printed wiring board 12 on which the conductor layer 17b is formed.
An etching resist having a predetermined pattern is formed by a means such as a photographic development method or a screen printing method using a mask film or a screen plate manufactured from, and the conductor layer 17b in the non-etched portion is formed by a solution such as cupric chloride.
The copper foil 17a and the copper foil 17a are removed by etching, and after the etching resist is removed, the first conductor pattern 11b is formed on the first printed wiring board 12 as shown in FIG. 3B.
【0021】同様に図3(c)に示すように両面に厚さ
18μmの銅はく17aがラミネートされたガラス布基
材エポキシ樹脂銅張積層板を所定のサイズに切断した
後、NCボール盤を用いて、貫通穴16c、プリント配
線板用のスルーホール穴や基準穴が加工され、第2のプ
リント配線板13となる銅張積層板は、無電解銅めっき
と電解銅めっきによる導体層17bが約20μm程度形
成され、製造用マスターフィルム19cから製作された
マスクフィルムやスクリーン版を用いる写真現像法やス
クリーン印刷法などの手段により、所定パターンのエッ
チングレジストが形成される。Similarly, as shown in FIG. 3 (c), a glass cloth base material epoxy resin copper clad laminate laminated with copper foil 17a having a thickness of 18 μm on both sides is cut into a predetermined size, and then an NC drilling machine is used. A through hole 16c, a through hole hole for a printed wiring board, and a reference hole are processed by using the copper clad laminate as the second printed wiring board 13, and a conductor layer 17b formed by electroless copper plating and electrolytic copper plating is used. An etching resist having a predetermined pattern is formed by means such as a photo-developing method or a screen printing method using a mask film or a screen plate which is formed to have a thickness of about 20 μm and is manufactured from the manufacturing master film 19c.
【0022】その後、塩化第2銅などの溶液により非エ
ッチング形成部分の導体層17b及び銅はく17aがエ
ッチングにより除去され、エッチングレジスト剥離の
後、図3(c)に示すように第2のプリント配線板13
に第2導体パターン11cが形成される。After that, the conductor layer 17b and the copper foil 17a in the non-etched portion are removed by etching with a solution of cupric chloride or the like, and after the etching resist is removed, a second layer is formed as shown in FIG. 3 (c). Printed wiring board 13
The second conductor pattern 11c is formed on the.
【0023】次に、ガラス布にエポキシ樹脂を含浸さ
せ、所定条件で硬化させた絶縁層15aを構成するプリ
プレグを図3(d)に示すように第1のプリント配線板
12の第1導体パターン11bと第2のプリント配線板
13の第2導体パターン11cとの間に挟持し、熱プレ
スなどの手段を用いて、加圧・加熱し、第1のプリント
配線板12と第2のプリント配線板13を積層して合体
させ、第3のプリント配線板14を得る。Next, as shown in FIG. 3 (d), a prepreg forming an insulating layer 15a obtained by impregnating a glass cloth with an epoxy resin and curing the same under a predetermined condition is used as a first conductor pattern of the first printed wiring board 12. 11b and the second conductor pattern 11c of the second printed wiring board 13, and the first printed wiring board 12 and the second printed wiring 12 are pressed and heated by using a means such as a heat press. The boards 13 are laminated and united to obtain a third printed wiring board 14.
【0024】次に、第3のプリント配線板14には、N
Cボール盤を用いて、第1導体パターン11bの内周端
部と第2導体パターン11cの内周端部に対応する位置
に所定径の貫通穴16bが加工される。貫通穴16bが
加工された第3のプリント配線板14は、無電解銅めっ
きにより導体層が数μm、ついで電解銅めっきによる導
体層17bが約20μm程度施され、図3(e)に示す
ように第3のプリント配線板14の表面と同時に貫通穴
壁や非貫通穴壁に導体層17bが形成される。Next, the third printed wiring board 14 has an N
Using the C drilling machine, through holes 16b having a predetermined diameter are formed at positions corresponding to the inner peripheral end of the first conductor pattern 11b and the inner peripheral end of the second conductor pattern 11c. In the third printed wiring board 14 having the through holes 16b processed, a conductor layer of several μm is formed by electroless copper plating, and then a conductor layer 17b of about 20 μm is formed by electrolytic copper plating, as shown in FIG. 3 (e). At the same time as the surface of the third printed wiring board 14, the conductor layer 17b is formed on the through hole wall and the non-through hole wall.
【0025】次に、導体層17bが形成された第3のプ
リント配線板14には、製造用マスターフィルム19a
及び19dから製作されたマスクフィルムやスクリーン
版を用いて写真現像法やスクリーン印刷法などの手段に
より、第1電極11aと第2電極11dのエッチングレ
ジストが形成され、塩化第2銅などの溶液により非エッ
チングレジスト形成部分の導体層17b及び銅はく17
aがエッチングにより除去され、エッチングレジスト剥
離の後、図3(f)に示すように第3のプリント配線板
14に第1電極11aと第2電極11dが形成される。Next, the manufacturing master film 19a is formed on the third printed wiring board 14 on which the conductor layer 17b is formed.
Etching resists of the first electrode 11a and the second electrode 11d are formed by means such as a photo-developing method and a screen printing method using a mask film or a screen plate manufactured from 19d and 19d, and a solution such as cupric chloride is used. The conductor layer 17b and the copper foil 17 in the non-etching resist forming portion
After the a is removed by etching and the etching resist is removed, the first electrode 11a and the second electrode 11d are formed on the third printed wiring board 14 as shown in FIG. 3 (f).
【0026】次に、第3のプリント配線板14には第1
電極11aと第2電極11dの所定部分と第3のプリン
ト配線板14表面にソルダレジスト層が形成され、外形
加工などを経て、第3のプリント配線板14内に図1
(a)及び(b)に示すインダクタンス素子11が形成
される。Next, the first printed wiring board 14 has the first
A solder resist layer is formed on predetermined portions of the electrodes 11a and the second electrodes 11d and on the surface of the third printed wiring board 14, and after external processing, the solder resist layer is formed in the third printed wiring board 14 as shown in FIG.
The inductance element 11 shown in (a) and (b) is formed.
【0027】本実施例において、第1導体パターン11
bと第2導体パターン11cの導体幅を0.05mm、導
体間げきを0.05mm、巻数を3、第3のプリント配線
板14の厚さを約1〜2mmとした場合、3〜10nHと
低インダクタンス値のインダクタンス素子11を実現す
ることができた。In the present embodiment, the first conductor pattern 11
When the conductor width of b and the second conductor pattern 11c is 0.05 mm, the conductor gap is 0.05 mm, the number of turns is 3, and the thickness of the third printed wiring board 14 is about 1 to 2 mm, it is 3 to 10 nH. The inductance element 11 having a low inductance value could be realized.
【0028】以上のように本実施例によれば、第1のプ
リント配線板に貫通穴を形成し、第1のプリント配線板
全面に導体層を形成した後、この第1のプリント配線板
の裏面の導体層の1部を取り除き、螺旋状の第1導体パ
ターンを形成する工程と、第2のプリント配線板に貫通
穴を形成し、第2のプリント配線板全面に導体層を形成
した後、この第2のプリント配線板の表面の導体層の1
部を取り除き、螺旋状の第2導体パターンを形成する工
程と、前記第1のプリント配線板の第1導体パターン面
と前記第2のプリント配線板の第2導体パターン面との
間にプリプレグを配設して積層することにより第3のプ
リント配線板を形成する工程と、この第3のプリント配
線板に貫通穴を形成した後、この第3のプリント配線板
全面に導体層を形成する工程と、この第3のプリント配
線板の表面の導体層の1部を取り除き第1電極を裏面の
導体層の1部を取り除き第2電極を形成する工程とを備
えることにより、高周波用として使用することができる
低インダクタンス値を有するインダクタンス素子を樹脂
系のプリント配線板と同時に、実現することができる。As described above, according to this embodiment, the through holes are formed in the first printed wiring board, the conductor layer is formed on the entire surface of the first printed wiring board, and then the first printed wiring board is formed. After removing a part of the conductor layer on the back surface and forming a spiral first conductor pattern, and after forming a through hole in the second printed wiring board and forming a conductor layer on the entire surface of the second printed wiring board. , One of the conductor layers on the surface of this second printed wiring board
A step of removing a portion to form a spiral second conductor pattern, and forming a prepreg between the first conductor pattern surface of the first printed wiring board and the second conductor pattern surface of the second printed wiring board. A step of forming a third printed wiring board by arranging and laminating, and a step of forming a through hole in the third printed wiring board and then forming a conductor layer on the entire surface of the third printed wiring board. And a step of removing a part of the conductor layer on the front surface of the third printed wiring board and forming a second electrode by removing a part of the conductor layer on the back surface of the third printed wiring board. An inductance element having a low inductance value that can be realized can be realized simultaneously with a resin-based printed wiring board.
【0029】(実施例2)以下本発明の第2の実施例に
ついて図面を参照しながら説明する。(Embodiment 2) A second embodiment of the present invention will be described below with reference to the drawings.
【0030】図4は本発明の第2の実施例を示すインダ
クタンス素子の製造方法を示す断面図である。図4にお
いて、11aは第1電極、11bは第1導体パターン、
11cは第2導体パターン、11dは第2電極、12は
第1のプリント配線板、13は第2のプリント配線板、
14は第3のプリント配線板、15aは絶縁層、16b
は貫通穴である。FIG. 4 is a sectional view showing a method of manufacturing an inductance element showing a second embodiment of the present invention. In FIG. 4, 11a is the first electrode, 11b is the first conductor pattern,
11c is a second conductor pattern, 11d is a second electrode, 12 is a first printed wiring board, 13 is a second printed wiring board,
14 is a third printed wiring board, 15a is an insulating layer, 16b
Is a through hole.
【0031】実施例1の構成と異なるのは、貫通穴16
a及び16cを非貫通穴16d及び16eとし、無電解
及び電解銅めっきによる導体層17bに変え、導電ペー
ストによる導体層17cとした点である。The difference from the structure of the first embodiment is that the through hole 16
The points a and 16c are non-through holes 16d and 16e, and are replaced with conductor layers 17b formed by electroless and electrolytic copper plating, and conductor layers 17c formed by a conductive paste.
【0032】以上のように構成されたインダクタンス素
子及びその製造方法について、図4を用いて、以下その
動作を説明する。The operation of the inductance element configured as described above and the method of manufacturing the same will be described below with reference to FIG.
【0033】まず、両面に厚さ35μmの銅はくがラミ
ネートされたガラス布基材エポキシ樹脂銅張積層板を所
定のサイズに切断した後、NCボール盤を用いて、基準
穴を加工する。基準穴が加工された第1のプリント配線
板12及び第2のプリント配線板13となる銅張積層板
には、図2の製造用マスターフィルム19a,19b,
19c及び19dから製作されたマスクフィルムやスク
リーン版を用いる写真現像法やスクリーン印刷法などの
手段により、所定パターンのエッチングレジストが形成
され、塩化第2銅などの溶液により非エッチング形成部
分の銅はくがエッチングして除去され、エッチングレジ
スト剥離の後、図4(a)に示すように第1のプリント
配線板12に第1電極11aと第1導体パターン11b
が形成され、第2のプリント配線板13には第2導体パ
ターン11cと第2電極11dが図4(b)に示すよう
に形成される。First, a glass cloth base material epoxy resin copper clad laminate having a thickness of 35 .mu.m laminated on both sides is cut into a predetermined size, and then a reference hole is formed using an NC drilling machine. The copper-clad laminate serving as the first printed wiring board 12 and the second printed wiring board 13 in which the reference holes are processed include the manufacturing master films 19a, 19b of FIG.
An etching resist having a predetermined pattern is formed by means such as a photo-developing method or a screen printing method using a mask film or a screen plate manufactured from 19c and 19d, and the copper in the non-etched portion is removed by a solution such as cupric chloride. After the etching is removed and the etching resist is peeled off, the first electrode 11a and the first conductor pattern 11b are formed on the first printed wiring board 12 as shown in FIG. 4 (a).
Is formed, and the second conductor pattern 11c and the second electrode 11d are formed on the second printed wiring board 13 as shown in FIG. 4B.
【0034】次に、ガラス布にエポキシ樹脂を含浸さ
せ、所定条件で硬化させた絶縁層15aを構成するプリ
プレグを第1のプリント配線板12の第1導体パターン
11bと第2のプリント配線板13の第2導体パターン
11cとの間に挟持し、熱プレスなどの手段を用いて、
加圧・加熱し、第1のプリント配線板12と第2のプリ
ント配線板13を積層して合体させ、図4(c)に示す
ような第3のプリント配線板14を得る。Next, a glass cloth is impregnated with an epoxy resin and cured under predetermined conditions to form a prepreg which constitutes the insulating layer 15a. The first conductor pattern 11b of the first printed wiring board 12 and the second printed wiring board 13 are then formed. It is sandwiched between the second conductive pattern 11c and the second conductive pattern 11c of
By pressurizing and heating, the first printed wiring board 12 and the second printed wiring board 13 are laminated and united to obtain a third printed wiring board 14 as shown in FIG. 4C.
【0035】ついで第1のプリント配線板12と第2の
プリント配線板13を積層して合体させた第3のプリン
ト配線板14にはNCボール盤を用いて、第1導体パタ
ーン11bの内周端部と第2導体パターン11cの内周
端部に貫通穴16bが、第1導体パターン11bの外周
端部と第2導体パターン11cの外周端部とに非貫通穴
16d及び16eが第1電極11a部及び第2電極11
d部に加工される。Next, an NC drilling machine is used for the third printed wiring board 14 in which the first printed wiring board 12 and the second printed wiring board 13 are laminated and combined, and the inner peripheral end of the first conductor pattern 11b is used. Part and the inner peripheral end of the second conductor pattern 11c have through holes 16b, and the outer peripheral end of the first conductor pattern 11b and the outer peripheral end of the second conductor pattern 11c have non-through holes 16d and 16e. Part and second electrode 11
Processed to part d.
【0036】次に、第3のプリント配線板14の貫通穴
16b及び非貫通穴16d及び16eにはスクリーン印
刷法などの手段を用いて、導電性ペーストとして銀ペー
ストを塗布して充填し、所定の温度、時間で硬化、図4
(d)に示すように導体層17cが形成される。Next, the through holes 16b and the non-through holes 16d and 16e of the third printed wiring board 14 are coated and filled with a silver paste as a conductive paste by means of a screen printing method or the like, and then the predetermined size is obtained. Curing at different temperatures and times, Figure 4
The conductor layer 17c is formed as shown in (d).
【0037】銀ペーストによる導体層17cが形成され
た第3のプリント配線板14は、導体層17cを構成す
る銀のマイグレーションの防止のため、第1電極11a
と第2電極11d以外の第3のプリント配線板14表面
にソルダレジスト層が形成され、外形加工などを経て第
3のプリント配線板14内にインダクタンス素子が形成
される。The third printed wiring board 14 on which the conductor layer 17c made of silver paste is formed has the first electrode 11a for preventing migration of silver constituting the conductor layer 17c.
A solder resist layer is formed on the surface of the third printed wiring board 14 other than the second electrodes 11d, and an inductance element is formed in the third printed wiring board 14 through external processing.
【0038】本実施例において、第1導体パターン11
bと第2導体パターン11cの導体幅を0.05mm、導
体間げきを0.05mm、巻数を3、第3のプリント配線
板14の厚さを約1〜2mmとした場合、第1の実施例と
同程度の低インダクタンス値のインダクタンス素子を実
現することができた。In the present embodiment, the first conductor pattern 11
When the conductor width of b and the second conductor pattern 11c is 0.05 mm, the conductor gap is 0.05 mm, the number of turns is 3, and the thickness of the third printed wiring board 14 is about 1 to 2 mm, the first implementation It was possible to realize an inductance element having a low inductance value similar to the example.
【0039】以上のように本実施例によれば、第1のプ
リント配線板の表面に第1電極を裏面に螺旋状の第1導
体パターンを形成する工程と、第2のプリント配線板の
表面に螺旋状の第2導体パターンを裏面に第2電極を形
成する工程と、前記第1のプリント配線板の第1導体パ
ターン面と前記第2のプリント配線板の第2導体パター
ン面との間にプリプレグを配設して積層することにより
第3のプリント配線板を形成する工程と、この第3のプ
リント配線板に貫通穴と非貫通穴を形成した後、この第
3のプリント配線板に形成された所定の貫通穴及び非貫
通穴に導電性ペーストを充填あるいは塗布する工程とを
備えることにより、複数回のめっきによる導体層の形成
を必要とせずに高周波用として使用することができる低
インダクタンス値を有するインダクタンス素子を樹脂系
のプリント配線板と同時に実現することができる。As described above, according to this embodiment, the step of forming the first electrode on the front surface of the first printed wiring board and the spiral first conductor pattern on the back surface thereof, and the surface of the second printed wiring board Between the step of forming a second electrode on the back surface of the spiral second conductor pattern, and between the first conductor pattern surface of the first printed wiring board and the second conductor pattern surface of the second printed wiring board. A step of forming a third printed wiring board by arranging and laminating a prepreg on the first printed wiring board, and forming a through hole and a non-through hole in the third printed wiring board, and then forming a third printed wiring board on the third printed wiring board. By including a step of filling or applying a conductive paste into the predetermined through holes and non-through holes that have been formed, it is possible to use for high frequency without the need to form a conductor layer by plating a plurality of times. Inductance value An inductance element having can be implemented simultaneously with the printed wiring board of the resin system.
【0040】(実施例3)以下本発明の第3の実施例に
ついて図面を参照しながら説明する。(Embodiment 3) A third embodiment of the present invention will be described below with reference to the drawings.
【0041】図5は本発明の第3の実施例を示すインダ
クタンス素子の製造方法を示す断面図である。図5にお
いて、11aは第1電極、11bは第1導体パターン、
11cは第2導体パターン、11dは第2電極、16a
〜16cは貫通穴、17aは銅はくである。FIG. 5 is a sectional view showing a method of manufacturing an inductance element showing a third embodiment of the present invention. In FIG. 5, 11a is the first electrode, 11b is the first conductor pattern,
11c is a second conductor pattern, 11d is a second electrode, 16a
˜16c is a through hole, and 17a is a copper foil.
【0042】実施例1の構成と異なるのは、銅めっきに
よる導体層17bを導電性ペーストの充填法により形成
した導体層17dとした点と、第1のプリント配線板1
2及び第2のプリント配線板13を構成するのに用いた
銅張積層板に変えて、フィルム12dがラミネートされ
た第1の絶縁基板12a、第2の絶縁基板12b及び第
3の絶縁基板12cを用い、第2の絶縁基板12bと銅
はく17aとの組み合わせで第1の銅張絶縁基板13a
を形成した後第1の銅張絶縁基板13aを用いて第1の
プリント配線板13bを形成した点、及び銅はく17a
と第1の絶縁基板12aと第1のプリント配線板13b
と第3の絶縁基板12cとの組み合わせで第2の銅張絶
縁基板13cを形成し、第2の銅張絶縁基板13cを用
いて第2のプリント配線板13dを形成した点である。The difference from the configuration of the first embodiment is that the conductor layer 17b formed by copper plating is a conductor layer 17d formed by a filling method of a conductive paste, and the first printed wiring board 1
In place of the copper clad laminate used to form the second and second printed wiring boards 13, a first insulating substrate 12a, a second insulating substrate 12b and a third insulating substrate 12c laminated with a film 12d. By using a combination of the second insulating substrate 12b and the copper foil 17a.
And the point where the first printed wiring board 13b is formed using the first copper-clad insulating substrate 13a after forming the copper foil and the copper foil 17a.
And the first insulating substrate 12a and the first printed wiring board 13b
The second copper-clad insulating substrate 13c is formed by the combination of the second copper-clad insulating substrate 13c and the third insulating substrate 12c, and the second printed wiring board 13d is formed using the second copper-clad insulating substrate 13c.
【0043】以上のように構成されたインダクタンス素
子及びその製造方法について、図5を用いて、以下その
動作を説明する。The operation of the inductance element configured as above and the method of manufacturing the same will be described below with reference to FIG.
【0044】まず、ガラス布にエポキシ系樹脂を含浸さ
せ、エポキシ系樹脂を半硬化状態に重合させたプリプレ
グから構成された第1の絶縁基板12a、第2の絶縁基
板12b及び第3の絶縁基板12cの両面にポリエステ
ル系樹脂から構成されるフィルムを真空ラミネートした
後、NCボール盤とドリルあるいは炭酸ガスやエキシマ
などのレーザー光などの手段により所定径の貫通穴16
a,16b及び16cを形成する。First, a first insulating substrate 12a, a second insulating substrate 12b and a third insulating substrate made of a prepreg obtained by impregnating a glass cloth with an epoxy resin and polymerizing the epoxy resin in a semi-cured state. A film made of polyester resin is vacuum laminated on both sides of 12c, and then a through hole 16 having a predetermined diameter is formed by means of NC drilling machine and drill or laser light such as carbon dioxide gas or excimer.
a, 16b and 16c are formed.
【0045】次に、スクリーン印刷法などの手段を用い
て第1の絶縁基板12a、第2の絶縁基板12b及び第
3の絶縁基板12cおよびフィルム12dに形成された
所定の貫通穴16a,16b及び16cに、粒状銅とエ
ポキシ系樹脂などから構成される導電性ペーストを充填
あるいは塗布し、導体層17dを形成した後、図5
(b)に示すようにフィルム12dを剥離あるいは除去
し、第1の絶縁基板12a、第2の絶縁基板12b及び
第3の絶縁基板12cを形成する。Next, predetermined through holes 16a, 16b formed in the first insulating substrate 12a, the second insulating substrate 12b, the third insulating substrate 12c, and the film 12d are formed by means of a screen printing method or the like. 16c is filled or coated with a conductive paste composed of granular copper and epoxy resin to form a conductor layer 17d, and then, as shown in FIG.
As shown in (b), the film 12d is peeled or removed to form the first insulating substrate 12a, the second insulating substrate 12b, and the third insulating substrate 12c.
【0046】フィルム12dが剥離あるいは除去され、
導電性ペーストが貫通穴に充填あるいは塗布され導体層
17dが形成された第2の絶縁基板12bの両面に厚さ
35μmの銅はく17aを配置した後、真空熱プレス機
などにより所定の圧力および温度や時間で積層し、図5
(c)に示すように第1の銅張絶縁基板13aを得る。The film 12d is peeled or removed,
After arranging the copper foils 17a having a thickness of 35 μm on both surfaces of the second insulating substrate 12b on which the conductive layer 17d is formed by filling or applying the conductive paste into the through holes, a predetermined pressure is applied by a vacuum heat press machine or the like. Stacked by temperature and time, Fig. 5
As shown in (c), the first copper-clad insulating substrate 13a is obtained.
【0047】次に、第1の銅張絶縁基板13aには、図
2に示す製造用マスターフィルム19b及び19cから
製作されたマスクフィルムやスクリーン版を用いる写真
現像法やスクリーン印刷法などの手段により、所定パタ
ーンのエッチングレジストが形成され、塩化第2銅など
の溶液により非エッチングレジスト形成面の、露出した
銅はく17aをエッチング除去し、エッチングレジスト
を剥離して、図5(d)に示すように第1の銅張絶縁基
板13aに第1導体パターン11b、第2導体パターン
11c及び導電性ペーストが充填された導体層17dが
形成された第1のプリント配線板13bを得る。Next, the first copper-clad insulating substrate 13a is formed on the first copper-clad insulating substrate 13a by means such as a photo-developing method or a screen printing method using a mask film or a screen plate produced from the production master films 19b and 19c shown in FIG. An etching resist having a predetermined pattern is formed, the exposed copper foil 17a on the non-etching resist forming surface is removed by etching with a solution such as cupric chloride, and the etching resist is peeled off, as shown in FIG. 5 (d). Thus, the first printed wiring board 13b is obtained in which the first conductor pattern 11b, the second conductor pattern 11c, and the conductor layer 17d filled with the conductive paste are formed on the first copper-clad insulating substrate 13a.
【0048】次に、厚さ35μmの銅はく17aと第1
の絶縁基板12aと第1のプリント配線板13bと第3
の絶縁基板12c及び銅はく17aを図5(e)に示す
ように組み合わせた後、真空熱プレス機により圧力約2
〜4×104Pa、温度150〜180℃の条件にて加
圧・加温しながら積層し、図5(f)に示すように第2
の銅張絶縁基板13cを形成する。Next, the copper foil 17a having a thickness of 35 μm and the first
Insulating board 12a, first printed wiring board 13b, and third
After assembling the insulating substrate 12c and the copper foil 17a as shown in FIG. 5 (e), a pressure of about 2 is applied by a vacuum heat press machine.
Up to 4 × 10 4 Pa and a temperature of 150 to 180 ° C., the layers are laminated while applying pressure and heat, and the second layer is formed as shown in FIG.
Forming a copper clad insulating substrate 13c.
【0049】次に、積層された第2の銅張絶縁基板13
cには、図2に示す製造用マスターフィルム19a及び
19dから製作されたマスクフィルムやスクリーン版を
用いる写真現像法やスクリーン印刷法などの手段によ
り、所定パターンのエッチングレジストが形成され、塩
化第2銅などの溶液により非エッチングレジスト形成面
の露出した銅はく17aをエッチング除去し、エッチン
グレジストを剥離して、図5(g)に示すように第2の
銅張絶縁基板13cに第1電極11aと第2電極11d
が形成された第2のプリント配線板13dを得る。Next, the laminated second copper-clad insulating substrate 13
On c, an etching resist having a predetermined pattern is formed by means such as a photo-developing method or a screen printing method using a mask film or a screen plate produced from the production master films 19a and 19d shown in FIG. The copper foil 17a exposed on the non-etching resist forming surface is removed by etching with a solution of copper or the like, the etching resist is removed, and the first electrode is formed on the second copper clad insulating substrate 13c as shown in FIG. 5 (g). 11a and the second electrode 11d
Thus, the second printed wiring board 13d in which is formed is obtained.
【0050】次に、第2のプリント配線板13dには第
1電極11aと第2電極11dの所定部分を除く第2の
プリント配線板13d表面にソルダレジスト層が形成さ
れ、外形加工などを経て、第2のプリント配線板13d
内にインダクタンス素子が形成される。Next, on the second printed wiring board 13d, a solder resist layer is formed on the surface of the second printed wiring board 13d except for the predetermined portions of the first electrode 11a and the second electrode 11d, and after undergoing outer shape processing and the like. , Second printed wiring board 13d
An inductance element is formed inside.
【0051】本実施例において、第1導体パターン11
bと第2導体パターン11cの導体幅を0.05mm、導
体間げきを0.05mm、巻数を3、第2のプリント配線
板13dの厚さを約1〜2mmとした場合、第1の実施例
と同程度の低インダクタンス値のインダクタンス素子を
実現することができた。In the present embodiment, the first conductor pattern 11
When the conductor width of b and the second conductor pattern 11c is 0.05 mm, the conductor gap is 0.05 mm, the number of turns is 3, and the thickness of the second printed wiring board 13d is about 1 to 2 mm, the first implementation It was possible to realize an inductance element having a low inductance value similar to the example.
【0052】以上のように本実施例によれば、絶縁基板
の両面に接着シート及びフィルムをラミネートした後、
貫通穴を形成する工程と、この貫通穴に導電性ペースト
を充填あるいは塗布した後フィルムを剥離し第1の絶縁
基板及び第2の絶縁基板を形成する工程と、この第2の
絶縁基板の両面に銅はくを圧縮・積層することにより第
1の銅張絶縁基板を形成する工程と、第1の銅張絶縁基
板の両面の銅はくをエッチングし螺旋状の第1導体パタ
ーン及び第2導体パターンを有する第1のプリント配線
板を形成する工程と、銅はくと第1の絶縁基板と第1の
プリント配線板と第2の絶縁基板と銅はくを圧縮・積層
し、第2の銅張絶縁基板を形成する工程と、この第2の
銅張絶縁基板の両面の銅はくをエッチングし、第1電極
及び第2電極を形成する工程とを備えることにより、複
数回のめっきによる導体層の形成や銅張積層板を必要と
せずに高周波用として使用することができる低インダク
タンス値を有するインダクタンス素子を樹脂系のプリン
ト配線板と同時に実現することができる。As described above, according to this embodiment, after the adhesive sheet and the film are laminated on both surfaces of the insulating substrate,
A step of forming a through hole, a step of filling or applying a conductive paste into the through hole, peeling the film to form a first insulating substrate and a second insulating substrate, and both surfaces of the second insulating substrate A step of forming a first copper-clad insulating substrate by compressing and laminating copper foil on the copper foil, and etching the copper foil on both surfaces of the first copper-clad insulating substrate to form a spiral first conductor pattern and a second conductor pattern. A step of forming a first printed wiring board having a conductor pattern, compressing and laminating a copper foil, a first insulating substrate, a first printed wiring board, a second insulating substrate and a copper foil, The step of forming the copper-clad insulating substrate and the step of etching the copper foil on both surfaces of the second copper-clad insulating substrate to form the first electrode and the second electrode For high frequency without the need for forming a conductor layer or copper clad laminate An inductance element having a low inductance value that can be used Te can be implemented simultaneously with the printed wiring board of the resin system.
【0053】(実施例4)図6は本発明の第4の実施例
におけるインダクタンス素子体とその製造方法を示す斜
視図及び断面図である。(Embodiment 4) FIG. 6 is a perspective view and a sectional view showing an inductance element body and a method of manufacturing the same according to a fourth embodiment of the present invention.
【0054】図6において、11はインダクタンス素子
であり、図1の構成と同様なものである。図1の構成と
異なるのは、第1電極11a及び第2電極11dに非貫
通穴16fを形成した点と、インダクタンス素子11を
第3のプリント配線板14から個片に分割し、分割と同
時に個片の1角に切り欠き20を形成した後、個片のイ
ンダクタンス素子11を1ブロックとして複数個をはん
だ21で接続し、インダクタンス素子22とした点であ
る。In FIG. 6, reference numeral 11 is an inductance element having the same configuration as that of FIG. The difference from the configuration of FIG. 1 is that non-through holes 16f are formed in the first electrode 11a and the second electrode 11d, and the inductance element 11 is divided into individual pieces from the third printed wiring board 14, and at the same time as division. The point is that after forming the notch 20 at one corner of the individual piece, the individual inductance element 11 is used as one block and a plurality of pieces are connected by the solder 21 to form the inductance element 22.
【0055】以上のように構成されたインダクタンス素
子及びその製造方法について、図6を用いてその動作を
説明する。The operation of the inductance element constructed as above and the method of manufacturing the same will be described with reference to FIG.
【0056】まず、図6(a)に示すようにインダクタ
ンス素子11の第1電極11a及び第2電極11dの所
定部分に非貫通穴16fが形成された第3のプリント配
線板内を金型やレーザー光などの手段を用いてインダク
タンス素子11を分割し、個片状のインダクタンス素子
11を形成する。インダクタンス素子11の個片を形成
する際、図6(b)に示すように個片の1角に切り欠き
20を形成する。First, as shown in FIG. 6A, the inside of the third printed wiring board in which the non-penetrating holes 16f are formed in predetermined portions of the first electrode 11a and the second electrode 11d of the inductance element 11 is used as a mold or The inductance element 11 is divided using a means such as laser light to form the individual inductance element 11. When forming the individual pieces of the inductance element 11, as shown in FIG. 6B, a notch 20 is formed at one corner of the individual pieces.
【0057】次に、第1電極11aと第2電極部11d
の非貫通穴16fにその径が非貫通穴16fとほぼ同径
で、体積が非貫通穴16fの容積の約2倍の球状形のは
んだ21を圧入し、図6(b)に示すように第1のイン
ダクタンス素子の第1電極11aと第2のインダクタン
ス素子の第2電極11dをその切り欠き20部が同一方
向となるように対向させ、球状形のはんだ21にレーザ
ー光を照射しながら、はんだ21を溶融させ、第1のイ
ンダクタンス素子と第2のインダクタンス素子をはんだ
接合し、図6(c)に示すようにインダクタンス素子2
2を形成する。Next, the first electrode 11a and the second electrode portion 11d
Into the non-through hole 16f, a spherical solder 21 having a diameter substantially the same as that of the non-through hole 16f and having a volume about twice that of the non-through hole 16f is press-fitted, and as shown in FIG. 6 (b). While arranging the first electrode 11a of the first inductance element and the second electrode 11d of the second inductance element so that their cutouts 20 are in the same direction, and irradiating the spherical solder 21 with laser light, The solder 21 is melted, the first inductance element and the second inductance element are solder-joined, and as shown in FIG.
Form 2.
【0058】本実施例において、第3のプリント配線板
14に形成された第1導体パターン11bと第2導体パ
ターン11cの導体幅を0.05mm、導体間げきを0.
05mm、巻数を3、第3のプリント配線板14の厚さを
約1〜2mmとした場合、7〜20nHと低インダクタン
ス値のインダクタンス素子22を実現することができ
た。In this embodiment, the conductor width of the first conductor pattern 11b and the second conductor pattern 11c formed on the third printed wiring board 14 is 0.05 mm, and the conductor gap is 0.
When the number of turns is 05 mm, the number of turns is 3, and the thickness of the third printed wiring board 14 is about 1 to 2 mm, the inductance element 22 having a low inductance value of 7 to 20 nH can be realized.
【0059】以上のように本実施例によれば、複数のイ
ンダクタンス素子の第1電極と第2電極を対向させ、接
続したりすることにより、高周波用として使用すること
ができる異なった低インダクタンス値を有するインダク
タンス素子体を容易に実現することができる。As described above, according to this embodiment, different low inductance values that can be used for high frequencies can be obtained by making the first electrode and the second electrode of a plurality of inductance elements face each other and connecting them. It is possible to easily realize an inductance element body having
【0060】なお、第1の実施例及び第2の実施例にお
いて、第1のプリント配線板及び第2のプリント配線板
を構成する銅張積層板は、ガラス布エポキシ樹脂銅張積
層板としたが、銅張積層板はガラス不織布コンポジット
銅張積層板や紙基材フェノール樹脂銅張積層板などとし
てもよく、絶縁層15aを構成するプリプレグは、ガラ
ス布のエポキシ樹脂を含浸させたものを用いたが、接着
剤から構成されるボンディングシートとしてもよい。In the first and second embodiments, the copper clad laminates constituting the first printed wiring board and the second printed wiring board are glass cloth epoxy resin copper clad laminates. However, the copper-clad laminate may be a glass non-woven composite copper-clad laminate or a paper-based phenolic resin copper-clad laminate, and the prepreg forming the insulating layer 15a is made of glass cloth impregnated with epoxy resin. However, a bonding sheet made of an adhesive may be used.
【0061】また、第3の実施例において第1の絶縁基
板、第2の絶縁基板及び第3の絶縁基板を構成するプリ
プレグは、ガラス布にエポキシ系樹脂を含浸させ、エポ
キシ系樹脂を半硬化状態に重合させたものを用いたが、
プリプレグはアラミド繊維にエポキシ樹脂を含浸させ、
積層したものや紙基材にフェノール系樹脂を含浸させ、
フェノールブチラール系樹脂から構成される接着シート
を両面にラミネートしたものなどとしてもよい。Further, in the prepreg constituting the first insulating substrate, the second insulating substrate and the third insulating substrate in the third embodiment, glass cloth is impregnated with epoxy resin and the epoxy resin is semi-cured. I used what was polymerized in the state,
Prepreg is aramid fiber impregnated with epoxy resin,
Impregnate laminated materials and paper base materials with phenolic resin,
An adhesive sheet composed of a phenol butyral resin may be laminated on both sides.
【0062】さらに第1の実施例、第2の実施例及び第
3の実施例において、銅はくは18μmと35μm厚さ
のものを用いたが、銅はくは9〜70μmの厚さの銅は
くを用いても良く、またインダクタンス素子を4層構造
としたがこれに限定されるものではないことは言うまで
もない。Further, in the first embodiment, the second embodiment and the third embodiment, copper foils having a thickness of 18 μm and 35 μm were used, but the copper foil having a thickness of 9 to 70 μm was used. Although copper foil may be used and the inductance element has a four-layer structure, it is needless to say that the invention is not limited to this.
【0063】[0063]
【発明の効果】以上のように本発明は、表面に第1電極
を裏面に螺旋状の第1導体パターンをそれぞれ形成した
第1のプリント配線板と、表面に螺旋状の第2導体パタ
ーンを裏面に第2電極をそれぞれ形成した第2のプリン
ト配線板とからなり、少なくとも前記第1のプリント配
線板と第2のプリント配線板とを絶縁層を介して積層
し、第1電極と第1導体パターンの外周端、第1導体パ
ターンの内周端と第2導体パターンの内周端、第2の導
体パターンの外周端と第2電極とを各々導通する構成
と、第1導体パターンと第2導体パターンが各々積層方
向に重なり合わないように積層された構成と、インダク
タンス素子を1ブロックとした複数のインダクタンス素
子からなり、隣接するインダクタンス素子の第1電極と
第2電極を対向させ、接続する構成により、インダクタ
ンス素子どうしの組み合わせが可能となり、複数の低イ
ンダクタンス値を容易に実現できる。As described above, according to the present invention, the first printed wiring board having the first electrode on the front surface and the spiral first conductor pattern on the back surface, and the spiral second conductor pattern on the front surface are provided. A second printed wiring board having second electrodes formed on the back surface thereof, and at least the first printed wiring board and the second printed wiring board are laminated with an insulating layer interposed between the first printed wiring board and the first electrode. A configuration in which the outer peripheral end of the conductor pattern, the inner peripheral end of the first conductor pattern and the inner peripheral end of the second conductor pattern, the outer peripheral end of the second conductor pattern and the second electrode are electrically connected, respectively, and the first conductor pattern and the first conductor pattern A structure in which two conductor patterns are laminated so as not to overlap each other in the laminating direction, and a plurality of inductance elements each having an inductance element as one block, and the first electrode and the second electrode of adjacent inductance elements are opposed to each other, The configuration of connection enables the combination of each other inductance element can easily realize a plurality of low inductance.
【0064】また、第1導体パターンと第2導体パター
ンの重なり合った部分でコンデンサが形成されにくくな
り、高周波用として用いても信号レベルの減衰が生じに
くく、樹脂系のプリント配線板の製造と同時に形成する
ことが可能な優れたインダクタンス素子を実現できるも
のである。Further, it becomes difficult for capacitors to be formed in the overlapping portions of the first conductor pattern and the second conductor pattern, and the signal level is less likely to be attenuated even when used for high frequencies, and at the same time when the resin-based printed wiring board is manufactured. It is possible to realize an excellent inductance element that can be formed.
【図1】(a)本発明の各実施例におけるインダクタン
ス素子の分解斜視図 (b)同インダクタンス素子の断面図FIG. 1A is an exploded perspective view of an inductance element according to each embodiment of the present invention. FIG. 1B is a sectional view of the inductance element.
【図2】(a)本発明の各実施例のインダクタンス素子
の製造方法におけるマスターフィルムの斜視図 (b)同インダクタンス素子の製造方法におけるマスタ
ーフィルムの上面図FIG. 2A is a perspective view of a master film in a method for manufacturing an inductance element according to each embodiment of the present invention. FIG. 2B is a top view of a master film in a method for manufacturing the inductance element.
【図3】本発明の第1の実施例におけるインダクタンス
素子の各製造工程における断面図FIG. 3 is a sectional view in each manufacturing process of the inductance element according to the first embodiment of the present invention.
【図4】本発明の第2の実施例におけるインダクタンス
素子の各製造工程における断面図FIG. 4 is a cross-sectional view in each manufacturing process of the inductance element according to the second embodiment of the present invention.
【図5】本発明の第3の実施例におけるインダクタンス
素子の各製造工程における断面図FIG. 5 is a cross-sectional view in each manufacturing process of the inductance element according to the third embodiment of the present invention.
【図6】本発明の第4の実施例におけるインダクタンス
素子の各製造工程における斜視図FIG. 6 is a perspective view in each manufacturing process of the inductance element according to the fourth embodiment of the present invention.
【図7】(a)従来のインダクタンス素子の分解斜視図 (b)同インダクタンス素子の断面図FIG. 7A is an exploded perspective view of a conventional inductance element, and FIG. 7B is a sectional view of the same inductance element.
11 インダクタンス素子 11a 第1電極 11b 第1導体パターン 11c 第2導体パターン 11d 第2電極 12 第1のプリント配線板 13 第2のプリント配線板 14 第3のプリント配線板 15a 絶縁層 16a,16b,16c 貫通穴 11 Inductance Element 11a First Electrode 11b First Conductor Pattern 11c Second Conductor Pattern 11d Second Electrode 12 First Printed Wiring Board 13 Second Printed Wiring Board 14 Third Printed Wiring Board 15a Insulating Layers 16a, 16b, 16c Through hole
Claims (9)
体パターンを形成した第1のプリント配線板と、表面に
螺旋状の第2導体パターンを裏面に第2電極を形成した
第2のプリント配線板とからなり、少なくとも前記第1
のプリント配線板と第2のプリント配線板とを絶縁層を
介して積層し、第1電極と第1導体パターンの外周端、
第1導体パターンの内周端と第2導体パターンの内周
端、第2の導体パターンの外周端と第2電極とを各々導
通したことを特徴とするインダクタンス素子。1. A first printed wiring board having a first electrode on the front surface and a spiral first conductor pattern on the back surface, and a first printed wiring board having a spiral second conductor pattern on the front surface and a second electrode on the back surface. Two printed wiring boards, and at least the first
The printed wiring board and the second printed wiring board are laminated with an insulating layer in between, and the first electrode and the outer peripheral edge of the first conductor pattern,
An inductance element, characterized in that the inner peripheral edge of the first conductor pattern and the inner peripheral edge of the second conductor pattern, and the outer peripheral edge of the second conductor pattern and the second electrode are electrically connected, respectively.
各々積層方向に重なり合わないように積層された請求項
1記載のインダクタンス素子。2. The inductance element according to claim 1, wherein the first conductor pattern and the second conductor pattern are laminated so as not to overlap each other in the laminating direction.
導体厚さが導体幅より大きい請求項1または請求項2記
載のインダクタンス素子。3. The inductance element according to claim 1, wherein the conductor thickness of the first conductor pattern and the second conductor pattern is larger than the conductor width.
体パターンを形成した第1のプリント配線板と、表面に
螺旋状の第2導体パターンを裏面に第2電極を形成した
第2のプリント配線板とからなり、少なくとも前記第1
のプリント配線板と第2のプリント配線板とを絶縁層を
介して積層し、第1電極と第1導体パターンの外周端、
第1導体パターンの内周端と第2導体パターンの内周
端、第2の導体パターンの外周端と第2電極とを各々導
通したことを特徴とする複数の素子を1ブロックとした
複数の素子からなり、隣接する素子の第1電極と第2電
極を対向させ、接続したインダクタンス素子。4. A first printed wiring board having a first electrode on the front surface and a spiral first conductor pattern on the back surface, and a first printed wiring board having a spiral second conductor pattern on the front surface and a second electrode on the back surface. Two printed wiring boards, and at least the first
The printed wiring board and the second printed wiring board are laminated with an insulating layer in between, and the first electrode and the outer peripheral edge of the first conductor pattern,
A plurality of elements, each of which is characterized in that the inner peripheral edge of the first conductor pattern and the inner peripheral edge of the second conductor pattern, and the outer peripheral edge of the second conductor pattern and the second electrode are electrically connected, respectively. An inductance element composed of elements, in which the first electrode and the second electrode of the adjacent elements are opposed to each other and connected.
と第2電極の間にはんだを介して各素子を接続した請求
項5記載のインダクタンス素子。5. The inductance element according to claim 5, wherein each element is connected via solder between the first electrode and the second electrode of the adjacent inductance element.
と第2電極の間に導電性接着剤を介して各素子を接続し
た請求項5記載のインダクタンス素子。6. The inductance element according to claim 5, wherein each element is connected between the first electrode and the second electrode of the adjacent inductance element via a conductive adhesive.
第1のプリント配線板全面に導体層を形成した後この第
1のプリント配線板の裏面の導体層の1部を取り除き螺
旋状の第1導体パターンを形成する工程と、第2のプリ
ント配線板に貫通穴を形成し第2のプリント配線板全面
に導体層を形成した後この第2のプリント配線板の表面
の導体層の1部を取り除き螺旋状の第2導体パターンを
形成する工程と、前記第1のプリント配線板の第1導体
パターン面と前記第2のプリント配線板の第2導体パタ
ーン面との間にプリプレグを配設して積層することによ
り第3のプリント配線板を形成する工程と、この第3の
プリント配線板に貫通穴を形成した後この第3のプリン
ト配線板全面に導体層を形成する工程と、この第3のプ
リント配線板の表面の導体層の1部を取り除き第1電極
を裏面の導体層の1部を取り除き第2電極を形成する工
程とを備えたインダクタンス素子の製造方法。7. A spiral shape is formed by forming a through hole in the first printed wiring board, forming a conductor layer on the entire surface of the first printed wiring board, and then removing a part of the conductor layer on the back surface of the first printed wiring board. And the step of forming a through hole in the second printed wiring board to form a conductor layer on the entire surface of the second printed wiring board, and then forming a conductor layer on the surface of the second printed wiring board. A step of removing a part to form a spiral second conductor pattern; and a prepreg between the first conductor pattern surface of the first printed wiring board and the second conductor pattern surface of the second printed wiring board. A step of forming a third printed wiring board by disposing and stacking, and a step of forming a through hole in the third printed wiring board and then forming a conductor layer on the entire surface of the third printed wiring board. , The surface of this third printed wiring board A part of the conductor layer is removed to form a first electrode, and a part of the conductor layer on the back surface is removed to form a second electrode.
を裏面に螺旋状の第1導体パターンを形成する工程と、
第2のプリント配線板の表面に螺旋状の第2導体パター
ンを裏面に第2電極を形成する工程と、前記第1のプリ
ント配線板の第1導体パターン面と前記第2のプリント
配線板の第2導体パターン面との間にプリプレグを配設
して積層することにより第3のプリント配線板を形成す
る工程と、この第3のプリント配線板に貫通穴と非貫通
穴を形成した後この第3のプリント配線板に形成された
所定の貫通穴及び非貫通穴に導電性ペーストを充填ある
いは塗布する工程とを備えたインダクタンス素子の製造
方法。8. A step of forming a first electrode on a front surface of a first printed wiring board and a spiral first conductor pattern on a back surface thereof,
A step of forming a spiral second conductor pattern on the front surface of the second printed wiring board and a second electrode on the back surface; and a step of forming the first conductor pattern surface of the first printed wiring board and the second printed wiring board. A step of forming a third printed wiring board by arranging and stacking a prepreg between the second conductor pattern surface and a step of forming a through hole and a non-through hole in the third printed wiring board; And a step of filling or applying a conductive paste into predetermined through holes and non-through holes formed in the third printed wiring board.
ムをラミネートした後、貫通穴を形成する工程と、この
絶縁基板の貫通穴に導電性ペーストを充填あるいは塗布
した後フィルムを剥離し第1の絶縁基板、第2の絶縁基
板及び第3の絶縁基板を形成する工程と、この第2の絶
縁基板の両面に銅はくを圧縮・積層することにより第1
の銅張絶縁基板を形成する工程と、この第1の銅張絶縁
基板の両面の銅はくをエッチングし表面に螺旋状の第1
導体パターンを裏面に螺旋状の第2導体パターンを有す
る第1のプリント配線板を形成する工程と、銅はくと第
1の絶縁基板と第1のプリント配線板と第3の絶縁基板
と銅はくをこの順に圧縮・積層することにより第2の銅
張絶縁基板を形成する工程と、この第2の銅張絶縁基板
の両面の銅はくをエッチングし表面に第1電極を裏面に
第2電極を形成する工程とを備えたインダクタンス素子
の製造方法。9. A step of laminating an adhesive sheet and a film on both sides of an insulating substrate and then forming a through hole, and a step of filling or applying a conductive paste into the through hole of the insulating substrate and then peeling off the film. A step of forming an insulating substrate, a second insulating substrate and a third insulating substrate, and a first step by compressing and laminating copper foil on both surfaces of the second insulating substrate.
Forming a copper-clad insulating substrate, and etching the copper foils on both surfaces of the first copper-clad insulating substrate to form a spiral first surface.
A step of forming a first printed wiring board having a second conductor pattern in a spiral shape on the back surface of the conductor pattern; copper foil, a first insulating substrate, a first printed wiring board, a third insulating substrate and copper A step of forming a second copper-clad insulating substrate by compressing and laminating the foils in this order, and etching the copper foils on both sides of the second copper-clad insulating substrate to form a first electrode on the front surface and a first electrode on the back surface. And a step of forming two electrodes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6001133A JPH07201573A (en) | 1994-01-11 | 1994-01-11 | Inductance element and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6001133A JPH07201573A (en) | 1994-01-11 | 1994-01-11 | Inductance element and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201573A true JPH07201573A (en) | 1995-08-04 |
Family
ID=11492951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6001133A Pending JPH07201573A (en) | 1994-01-11 | 1994-01-11 | Inductance element and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07201573A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135703A (en) * | 1996-10-29 | 1998-05-22 | Hitachi Metals Ltd | Diode switch |
-
1994
- 1994-01-11 JP JP6001133A patent/JPH07201573A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135703A (en) * | 1996-10-29 | 1998-05-22 | Hitachi Metals Ltd | Diode switch |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7570491B2 (en) | Printed circuit board with embedded capacitors therein, and process for manufacturing the same | |
| JP3057924B2 (en) | Double-sided printed circuit board and method of manufacturing the same | |
| JP3059568B2 (en) | Method of manufacturing multilayer printed circuit board | |
| JP2857237B2 (en) | Method for manufacturing multilayer circuit board | |
| JP4363947B2 (en) | Multilayer wiring circuit board and method for manufacturing the same | |
| JP2005079402A (en) | Circuit board and manufacturing method thereof | |
| JP3879158B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| CN113365415B (en) | Printed wiring board and method for manufacturing the same | |
| KR100722739B1 (en) | Method for manufacturing core board, multilayer printed circuit board and core board using paste bump | |
| JP3173249B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JPH0621619A (en) | Printed circuit board and method for formation thereof | |
| JP3104541B2 (en) | Manufacturing method of printed wiring board | |
| JPH088538A (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP2921400B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JPH01151293A (en) | Method for conducting inner layer of multilayer printed wiring board | |
| JPH0878802A (en) | Printed wiring board and manufacturing method thereof | |
| JPH0417385A (en) | Manufacture of compound circuit board | |
| JPH0818228A (en) | Method for manufacturing multilayer printed wiring board | |
| JPH11284342A (en) | Package and its manufacturing method | |
| JP2002314222A (en) | Printed wiring board and method of manufacturing the same | |
| JP4802575B2 (en) | Electric circuit board | |
| JP3765743B2 (en) | Wiring board manufacturing method | |
| JP2000244118A (en) | Method for manufacturing build-up multilayer wiring board | |
| JPH09307235A (en) | Manufacturing method for single-sided wiring boards and multilayer wiring boards | |
| JPH07336049A (en) | Method for manufacturing multilayer printed wiring board |