JPH07201716A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置Info
- Publication number
- JPH07201716A JPH07201716A JP35203193A JP35203193A JPH07201716A JP H07201716 A JPH07201716 A JP H07201716A JP 35203193 A JP35203193 A JP 35203193A JP 35203193 A JP35203193 A JP 35203193A JP H07201716 A JPH07201716 A JP H07201716A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- antireflection
- protective film
- antireflection film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 化学量論的に不安定な結合を有する反射防止
膜の変質を防ぎ、良好に安定した微細パターンを形成す
ることができる半導体装置の構造およびその製造方法を
提供すること。 【構成】 下地基板上に、化学量論的に不安定な結合を
有する反射防止膜１２を形成し、この反射防止膜１２上
に、この反射防止膜１２の光学条件の変化を抑止する保
護膜１４を形成し、この保護膜１４上に、直接または層
間膜を介して、レジスト膜を形成し、このレジスト膜を
フォトリソグラフィー法により所定のパターンに加工す
る。
膜の変質を防ぎ、良好に安定した微細パターンを形成す
ることができる半導体装置の構造およびその製造方法を
提供すること。 【構成】 下地基板上に、化学量論的に不安定な結合を
有する反射防止膜１２を形成し、この反射防止膜１２上
に、この反射防止膜１２の光学条件の変化を抑止する保
護膜１４を形成し、この保護膜１４上に、直接または層
間膜を介して、レジスト膜を形成し、このレジスト膜を
フォトリソグラフィー法により所定のパターンに加工す
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
および半導体装置に係り、さらに詳しくは、微細パター
ンを良好に、しかも安定して形成することができる半導
体装置の構造および製造方法に関する。
および半導体装置に係り、さらに詳しくは、微細パター
ンを良好に、しかも安定して形成することができる半導
体装置の構造および製造方法に関する。
【０００２】
【従来の技術】現在、半導体集積回路の研究開発におい
て、サブハーフミクロン領域のデザインルールデバイス
が研究開発されている。これらデバイス開発において使
用されるフォトリソグラフフィー技術においては、ステ
ッパー（縮小投影露光機）と呼ばれる単一波長の光を露
光光源に用いた露光装置が使用されている。
て、サブハーフミクロン領域のデザインルールデバイス
が研究開発されている。これらデバイス開発において使
用されるフォトリソグラフフィー技術においては、ステ
ッパー（縮小投影露光機）と呼ばれる単一波長の光を露
光光源に用いた露光装置が使用されている。
【０００３】単一波長で露光を行う場合には、定在波効
果と呼ばれる現象が発生することが広く知られている。
定在波が発生する原因は、レジスト膜内で露光光の多重
干渉が起こることによる。すなわち、図１に示すよう
に、入射光Ｐと、レジシトＰＲと基板Ｓとの界面からの
反射光Ｒとが、レジスト膜内で干渉を起こすことによ
る。その結果として、図２に示すごとく、レジストに吸
収される光量（縦軸）が、レジスト膜厚（横軸）に依存
して変化する。なお、本明細書中、レジストに吸収され
る光量とは、レジスト表面での表面反射や、基板での吸
収や、レジストから射出した光などを除いた、レジスト
自体に吸収される光の量を示す。かかる吸収光量が、レ
ジストを光反応させるエネルギーとなる。
果と呼ばれる現象が発生することが広く知られている。
定在波が発生する原因は、レジスト膜内で露光光の多重
干渉が起こることによる。すなわち、図１に示すよう
に、入射光Ｐと、レジシトＰＲと基板Ｓとの界面からの
反射光Ｒとが、レジスト膜内で干渉を起こすことによ
る。その結果として、図２に示すごとく、レジストに吸
収される光量（縦軸）が、レジスト膜厚（横軸）に依存
して変化する。なお、本明細書中、レジストに吸収され
る光量とは、レジスト表面での表面反射や、基板での吸
収や、レジストから射出した光などを除いた、レジスト
自体に吸収される光の量を示す。かかる吸収光量が、レ
ジストを光反応させるエネルギーとなる。
【０００４】なお、図２は、シリコン基板の上にレジス
ト膜（ＸＰ８８４３）を成膜し、レジスト膜の膜厚によ
る吸収光量の変化を調べた結果である。露光用光として
は、λ＝２４８ｎｍのＫｒＦを仮定した。実デバイスに
おいては、図３に示すように、基板面には必ず凹凸が存
在する。例えば、ポリシリコン等の凸部Ｉｎが存在す
る。このため、レジスト膜ＲＰを塗布した際、レジスト
膜の厚さは、段差の上部と下部とで異なることになる。
つまり、凸部Ｉｎ上のレジスト膜厚ｄPR2 は、それ以外
の部分のレジスト膜厚ｄPR1よりも薄くなる。
ト膜（ＸＰ８８４３）を成膜し、レジスト膜の膜厚によ
る吸収光量の変化を調べた結果である。露光用光として
は、λ＝２４８ｎｍのＫｒＦを仮定した。実デバイスに
おいては、図３に示すように、基板面には必ず凹凸が存
在する。例えば、ポリシリコン等の凸部Ｉｎが存在す
る。このため、レジスト膜ＲＰを塗布した際、レジスト
膜の厚さは、段差の上部と下部とで異なることになる。
つまり、凸部Ｉｎ上のレジスト膜厚ｄPR2 は、それ以外
の部分のレジスト膜厚ｄPR1よりも薄くなる。
【０００５】定在波効果は、レジスト膜厚により異なる
ことは、前記説明したとうりであり、このため、定在波
効果の影響を受けることによるレジストに吸収される光
量の変化も、各々変わってくる。この結果、露光、現象
後に得られるレジストパターンの寸法が、段差の上部と
下部とで異なってしまう。定在波効果のパターン寸法に
及ぼす影響は、同一波長、同一開口数のステッパーを用
いた場合、パターンが細かければ細かいほど顕著化し、
どの種のレジストについても、共通に見られる現象であ
る。
ことは、前記説明したとうりであり、このため、定在波
効果の影響を受けることによるレジストに吸収される光
量の変化も、各々変わってくる。この結果、露光、現象
後に得られるレジストパターンの寸法が、段差の上部と
下部とで異なってしまう。定在波効果のパターン寸法に
及ぼす影響は、同一波長、同一開口数のステッパーを用
いた場合、パターンが細かければ細かいほど顕著化し、
どの種のレジストについても、共通に見られる現象であ
る。
【０００６】半導体デバイス作製時のフォトリソグラフ
ィー工程におけるレジストパターンの寸法精度は、一般
に±５％である。この±５％の寸法精度を達成するため
には、定在波効果の低減が必須である。図４にレジスト
膜内での吸収光量の変動（横軸）に対する、レジストパ
ターンの寸法変動（縦軸）を示す。図４から明らかなよ
うに、たとえば０．３５μｍルールのデバイスの作製を
行うには、レジスト膜の吸収光量の変動は、レンジ６％
以下であることが要求される。
ィー工程におけるレジストパターンの寸法精度は、一般
に±５％である。この±５％の寸法精度を達成するため
には、定在波効果の低減が必須である。図４にレジスト
膜内での吸収光量の変動（横軸）に対する、レジストパ
ターンの寸法変動（縦軸）を示す。図４から明らかなよ
うに、たとえば０．３５μｍルールのデバイスの作製を
行うには、レジスト膜の吸収光量の変動は、レンジ６％
以下であることが要求される。
【０００７】
【発明が解決しようとする課題】上述した要求にこたえ
るべく、現在各方面で反射防止技術の検討が精力的に行
われている。その結果、反射防止膜が必要不可欠とされ
ている高融点金属シリサイド（たとえばＷ−Ｓｉ）、金
属（例えばＡ１−Ｓｉ）、シリコン系材料（たとえばＰ
ｏｌｙ−Ｓｉ）上の優れた反射防止材料として、Ｓｉ
Ｃ，ＳｉＯx ，Ｓｉx Ｏy Ｎz ，Ｓｉx Ｎy が、本発明
者によって、見い出されている。
るべく、現在各方面で反射防止技術の検討が精力的に行
われている。その結果、反射防止膜が必要不可欠とされ
ている高融点金属シリサイド（たとえばＷ−Ｓｉ）、金
属（例えばＡ１−Ｓｉ）、シリコン系材料（たとえばＰ
ｏｌｙ−Ｓｉ）上の優れた反射防止材料として、Ｓｉ
Ｃ，ＳｉＯx ，Ｓｉx Ｏy Ｎz ，Ｓｉx Ｎy が、本発明
者によって、見い出されている。
【０００８】デバイス作製時、特に０．３５ｕｍ以下の
デザインルールを有するデバイスにおいては、セルフア
ラインコンタクト（ＳＡＣ）法の採用が必須となってい
る。この技術を用いるには、たとえばＷ−Ｓｉを用いた
ゲート電極上に、オフセット酸化膜を形成し、該酸化膜
上にフォトレジスト層を形成して、半導体マスクパター
ンをレジストに転写し、転写されたレジストをマスクに
して、オフセット酸化膜および高融点金属シリサイド
（たとえばＷ−Ｓｉ）、シリコン系材料（たとえば、Ｐ
ｏｌｙ−Ｓｉ）をエッチングすることにより半導体装置
を作製していく。
デザインルールを有するデバイスにおいては、セルフア
ラインコンタクト（ＳＡＣ）法の採用が必須となってい
る。この技術を用いるには、たとえばＷ−Ｓｉを用いた
ゲート電極上に、オフセット酸化膜を形成し、該酸化膜
上にフォトレジスト層を形成して、半導体マスクパター
ンをレジストに転写し、転写されたレジストをマスクに
して、オフセット酸化膜および高融点金属シリサイド
（たとえばＷ−Ｓｉ）、シリコン系材料（たとえば、Ｐ
ｏｌｙ−Ｓｉ）をエッチングすることにより半導体装置
を作製していく。
【０００９】高融点金属シリサイド（例えばＷ−Ｓ
ｉ）、シリコン系材料（例えば、Ｐｏｌｙ−Ｓｉ）上
に、半導体マスクパターンを形成する際においては、Ｓ
ｉＯx ，Ｓｉx Ｎy ，Ｓｉx Ｏy Ｎz 膜などで構成され
る反射防止膜を、レジスト膜の下部に成膜することが、
微細パターンを形成する上で効果があることは、本発明
者によって見い出されている。
ｉ）、シリコン系材料（例えば、Ｐｏｌｙ−Ｓｉ）上
に、半導体マスクパターンを形成する際においては、Ｓ
ｉＯx ，Ｓｉx Ｎy ，Ｓｉx Ｏy Ｎz 膜などで構成され
る反射防止膜を、レジスト膜の下部に成膜することが、
微細パターンを形成する上で効果があることは、本発明
者によって見い出されている。
【００１０】ところが、ＳｉＯx ，Ｓｉx Ｎy ，Ｓｉx
Ｏy Ｎz 膜は、化学量論的に見て、安定な膜ではない。
そのため、ＳｉＯx ，Ｓｉx Ｎy ，Ｓｉx Ｏy Ｎz 膜な
どの反射防止膜上に、オフセット酸化膜などの膜を成膜
し、その上から微細パターンを形成する場合には、オフ
セット酸化膜などの成膜時に、その成膜温度が高いと、
反射防止膜の膜質が変化してしまい（光学条件が変
化）、反射防止効果が薄れ、安定して微細パターンを形
成することは困難であった。よって早急に、何らかの対
策が必要不可欠である。
Ｏy Ｎz 膜は、化学量論的に見て、安定な膜ではない。
そのため、ＳｉＯx ，Ｓｉx Ｎy ，Ｓｉx Ｏy Ｎz 膜な
どの反射防止膜上に、オフセット酸化膜などの膜を成膜
し、その上から微細パターンを形成する場合には、オフ
セット酸化膜などの成膜時に、その成膜温度が高いと、
反射防止膜の膜質が変化してしまい（光学条件が変
化）、反射防止効果が薄れ、安定して微細パターンを形
成することは困難であった。よって早急に、何らかの対
策が必要不可欠である。
【００１１】本発明は、上記実情に鑑みてなされ、化学
量論的に不安定な結合を有する反射防止膜の変質を防
ぎ、良好に安定した微細パターンを形成することができ
る半導体装置の構造およびその製造方法を提供すること
を目的とする。
量論的に不安定な結合を有する反射防止膜の変質を防
ぎ、良好に安定した微細パターンを形成することができ
る半導体装置の構造およびその製造方法を提供すること
を目的とする。
【００１２】
【課題を解決するための手段および作用】本発明では、
ｉ線（３６５ｎｍ）またはそれよりも短波長の光、例え
ばｉ線、ＫｒＦ，ＡｒＦエキシマレーザーを光源に用い
て、半導体デバイスを作成する際、化学量論的に不安定
な結合を有する反射防止膜の変質を防ぐために、該反射
防止膜上に、該反射防止膜の膜質を変質させない（光学
条件の変化を抑制する）保護膜を決定し、これにより良
好に安定した微細パターンを形成することができる。
ｉ線（３６５ｎｍ）またはそれよりも短波長の光、例え
ばｉ線、ＫｒＦ，ＡｒＦエキシマレーザーを光源に用い
て、半導体デバイスを作成する際、化学量論的に不安定
な結合を有する反射防止膜の変質を防ぐために、該反射
防止膜上に、該反射防止膜の膜質を変質させない（光学
条件の変化を抑制する）保護膜を決定し、これにより良
好に安定した微細パターンを形成することができる。
【００１３】反射防止膜の決定に際しては、以下の手段
を用いた。 （I）任意に定めたある膜厚のレジストの膜厚に対し、
反射防止膜の光学条件（ｎ，ｋ）を連続的に変化させ
（ただし、反射防止膜の膜厚は固定しておく）た際のレ
ジスト膜内で吸収される吸収光量の等高線を求める。
を用いた。 （I）任意に定めたある膜厚のレジストの膜厚に対し、
反射防止膜の光学条件（ｎ，ｋ）を連続的に変化させ
（ただし、反射防止膜の膜厚は固定しておく）た際のレ
ジスト膜内で吸収される吸収光量の等高線を求める。
【００１４】（II）上記（I）で求めた各レジスト膜の
膜厚におけるレジスト内部の吸収光量の等高線の結果に
おいて、吸収光量の差が最小になる共通領域を見い出
し、この共通領域により限定される光学条件を、（I）
において定めた反射防止膜の膜厚における光学条件
（ｎ，ｋ）とする。
膜厚におけるレジスト内部の吸収光量の等高線の結果に
おいて、吸収光量の差が最小になる共通領域を見い出
し、この共通領域により限定される光学条件を、（I）
において定めた反射防止膜の膜厚における光学条件
（ｎ，ｋ）とする。
【００１５】（III）反射防止膜の膜厚を変化させて、
上記（I），（II）の操作を繰り返し行い、反射防止膜
の各膜厚に対する各最適条件の光学定数（ｎ，ｋ）を求
める。 （IV）上記（III）で得られた最適条件の光学定数を有
する実際の材質の反射防止膜を見い出す。
上記（I），（II）の操作を繰り返し行い、反射防止膜
の各膜厚に対する各最適条件の光学定数（ｎ，ｋ）を求
める。 （IV）上記（III）で得られた最適条件の光学定数を有
する実際の材質の反射防止膜を見い出す。
【００１６】次に、図面を参照して、本発明に用いられ
る反射防止膜の包括的条件を決定する上記手段（I）〜
（IV）について、より具体的に説明する。 定在波効果の極大値間、または極小値間のレジスト膜
厚は、レジストの屈折率をｎPRとし、露光用光の波長を
λとすると、λ／４ｎで与えられる（図５参照）。
る反射防止膜の包括的条件を決定する上記手段（I）〜
（IV）について、より具体的に説明する。 定在波効果の極大値間、または極小値間のレジスト膜
厚は、レジストの屈折率をｎPRとし、露光用光の波長を
λとすると、λ／４ｎで与えられる（図５参照）。
【００１７】レジストと下地基板との間に、反射防止
膜ＡＲＬを過程して、その膜厚さｄarl ，光学定数をｎ
arl ，ｋarl とする。 図５におけるある１点（例えば、定在波効果が極大と
なる膜厚）の膜厚に着目すると、反射防止膜の膜厚さｄ
arl を固定してｎarl ，ｋarl を変化させた場合、その
点におけるレジスト膜の吸収光量は変化する。この変化
する軌跡、すなわち吸収光量の等高線を求めると、図６
に示すようになる。
膜ＡＲＬを過程して、その膜厚さｄarl ，光学定数をｎ
arl ，ｋarl とする。 図５におけるある１点（例えば、定在波効果が極大と
なる膜厚）の膜厚に着目すると、反射防止膜の膜厚さｄ
arl を固定してｎarl ，ｋarl を変化させた場合、その
点におけるレジスト膜の吸収光量は変化する。この変化
する軌跡、すなわち吸収光量の等高線を求めると、図６
に示すようになる。
【００１８】他の異なったレジスト膜厚ｄPRについ
て、少なくとも定在波効果を極大もしくは極小にする膜
厚を基準にして、λ／８ｎPR間隔で４ケ所に対して、
を繰り返し行うと、図６に対応した図７〜図９が得られ
る（図６〜図９は、反射防止膜厚を２０ｎｍに規定し、
レジスト膜厚を各々９８５ｎｍ、１０００ｎｍ、１０１
８ｎｍ、１０３５ｎｍとした結果を示す）。以上は、上
記手段（I）に該当する。
て、少なくとも定在波効果を極大もしくは極小にする膜
厚を基準にして、λ／８ｎPR間隔で４ケ所に対して、
を繰り返し行うと、図６に対応した図７〜図９が得られ
る（図６〜図９は、反射防止膜厚を２０ｎｍに規定し、
レジスト膜厚を各々９８５ｎｍ、１０００ｎｍ、１０１
８ｎｍ、１０３５ｎｍとした結果を示す）。以上は、上
記手段（I）に該当する。
【００１９】図６〜図９の各々グラフの共通領域は、
反射防止膜の特定の膜厚について、レジスト膜厚が変化
しても、レジスト膜内での吸収光量が変化しない領域を
示している。すなわち、上記共通領域は、定在波効果を
最小にする、反射防止効果が最も高い領域である。よっ
て、かかる共通領域を見い出す。共通領域を見い出すの
は、例えば簡便には、各図（グラフ）を重ね合わせて、
共通領域をとることにより、行うことができる（もちろ
ん、コンピュータでの共通領域の検索により行ってもよ
い）。これは上記手段（II）に該当する。
反射防止膜の特定の膜厚について、レジスト膜厚が変化
しても、レジスト膜内での吸収光量が変化しない領域を
示している。すなわち、上記共通領域は、定在波効果を
最小にする、反射防止効果が最も高い領域である。よっ
て、かかる共通領域を見い出す。共通領域を見い出すの
は、例えば簡便には、各図（グラフ）を重ね合わせて、
共通領域をとることにより、行うことができる（もちろ
ん、コンピュータでの共通領域の検索により行ってもよ
い）。これは上記手段（II）に該当する。
【００２０】次に、反射防止膜の膜厚ｄを連続的に変
化させて、上記を繰り返す。たとえば最初のステ
ップのまでは、ｄ＝２０ｎｍとして操作を行ったとす
ると、ｄを変えて、上記を繰り返し行う。これにより、
定在波効果を最小にするような反射防止膜の膜厚
ｄarl 、光学定数ｎarl ，ｋarl の条件を特定できる。
これは上記手段（III）に該当する。
化させて、上記を繰り返す。たとえば最初のステ
ップのまでは、ｄ＝２０ｎｍとして操作を行ったとす
ると、ｄを変えて、上記を繰り返し行う。これにより、
定在波効果を最小にするような反射防止膜の膜厚
ｄarl 、光学定数ｎarl ，ｋarl の条件を特定できる。
これは上記手段（III）に該当する。
【００２１】上記で特定した反射防止膜の満たすべ
き条件（膜厚、光学定数）を満足するような膜の種類
を、露光用光における各膜種の光学定数を測定すること
により、見い出す。これは手段（IV）に該当する。上記
手法は、全ての波長、全ての下地基板に対して、原理的
に適用可能である。
き条件（膜厚、光学定数）を満足するような膜の種類
を、露光用光における各膜種の光学定数を測定すること
により、見い出す。これは手段（IV）に該当する。上記
手法は、全ての波長、全ての下地基板に対して、原理的
に適用可能である。
【００２２】上記（I）〜（IV）の手段で、本発明に係
る方法で好適に用いることができる反射防止膜について
検討したところ、単結晶シリコン、多結晶シリコン、ア
モルファスシリコン、ドープドポリシリコン等のシリコ
ン系膜、またはタングステン、タングステンシリサイド
等の高融点金属シリサイド系膜などの高反射基板上に形
成する反射防止膜として、ＳｉX Ｏy Ｎz 膜またはＳｉ
X Ｎy 膜が特に適切であることが判明した。
る方法で好適に用いることができる反射防止膜について
検討したところ、単結晶シリコン、多結晶シリコン、ア
モルファスシリコン、ドープドポリシリコン等のシリコ
ン系膜、またはタングステン、タングステンシリサイド
等の高融点金属シリサイド系膜などの高反射基板上に形
成する反射防止膜として、ＳｉX Ｏy Ｎz 膜またはＳｉ
X Ｎy 膜が特に適切であることが判明した。
【００２３】すなわち、単結晶シリコン、多結晶シリコ
ン、アモルファスシリコン、ドープドポリシリコン等の
シリコン系膜、またはタングステン、タングステンシリ
サイド等の高融点金属シリサイド系膜などの高反射基板
上の反射防止膜としては、ｎ＝１．７〜２．４、ｋ≦
０．９０（好ましくは０．１≦ｋ≦０．６）の光学定数
を有する無機膜、特に、ＳｉX Ｏy Ｎz 膜（水素Ｈを含
有してもよい）またはＳｉX Ｎy 膜を、２０〜３００ｎ
ｍの膜厚で用いることが好ましいことが判明した。
ン、アモルファスシリコン、ドープドポリシリコン等の
シリコン系膜、またはタングステン、タングステンシリ
サイド等の高融点金属シリサイド系膜などの高反射基板
上の反射防止膜としては、ｎ＝１．７〜２．４、ｋ≦
０．９０（好ましくは０．１≦ｋ≦０．６）の光学定数
を有する無機膜、特に、ＳｉX Ｏy Ｎz 膜（水素Ｈを含
有してもよい）またはＳｉX Ｎy 膜を、２０〜３００ｎ
ｍの膜厚で用いることが好ましいことが判明した。
【００２４】たとえば、ＳｉX Ｏy Ｎz 膜（水素Ｈを含
有する場合があり、ＳｉX Ｏy Ｎz：Ｈ膜とも称する）
は、図１０（Ａ），（Ｂ）に示すように、製膜時の条
件、特にシラン系ガスの流量比に応じて、例えば波長２
４８ｎｍの波長帯において、屈折率の実数部ｎは、ほぼ
２．１程度で一定値をとり、屈折率の虚数部ｋは、シラ
ン系ガスの流量比を変化させることにより、任意にコン
トロールすることができる。そのため、特定の下地基板
のための反射防止膜として要求される光学定数の値を持
つ反射防止膜を容易に作ることができる。
有する場合があり、ＳｉX Ｏy Ｎz：Ｈ膜とも称する）
は、図１０（Ａ），（Ｂ）に示すように、製膜時の条
件、特にシラン系ガスの流量比に応じて、例えば波長２
４８ｎｍの波長帯において、屈折率の実数部ｎは、ほぼ
２．１程度で一定値をとり、屈折率の虚数部ｋは、シラ
ン系ガスの流量比を変化させることにより、任意にコン
トロールすることができる。そのため、特定の下地基板
のための反射防止膜として要求される光学定数の値を持
つ反射防止膜を容易に作ることができる。
【００２５】たとえば、Ｗ−Ｓｉ基板を下地基板として
用いる場合には、ｎ＝２．１２、ｋ＝０．５４、ｄ＝２
９ｎｍの反射防止膜が最適であり、定在波効果を最小限
にすることができる。また、Ａ１−Ｓｉ基板を下地基板
として用いる場合には、ｎ＝２．０９、ｋ＝０．８７、
ｄ＝２４ｎｍの反射防止膜が最適であり、定在波効果を
最小限にすることができる。Ｓｉ基板を下地基板として
用いる場合には、ｎ＝２．０、ｋ＝０．５５、ｄ＝３２
ｎｍの反射防止膜が最適であり、定在波効果を最小限に
することができる。
用いる場合には、ｎ＝２．１２、ｋ＝０．５４、ｄ＝２
９ｎｍの反射防止膜が最適であり、定在波効果を最小限
にすることができる。また、Ａ１−Ｓｉ基板を下地基板
として用いる場合には、ｎ＝２．０９、ｋ＝０．８７、
ｄ＝２４ｎｍの反射防止膜が最適であり、定在波効果を
最小限にすることができる。Ｓｉ基板を下地基板として
用いる場合には、ｎ＝２．０、ｋ＝０．５５、ｄ＝３２
ｎｍの反射防止膜が最適であり、定在波効果を最小限に
することができる。
【００２６】これらの条件のＳｉx Ｏy Ｎz ：Ｈ膜を、
反射防止膜として、それぞれタングステンシリサイド
上、アルミシリコン、単結晶シリコン上に成膜し、それ
らの定在波効果を、それらを用いない場合に比較して示
した結果を、図１１、図１２、図１３に示す。これら図
１１〜１３に示すように、適切な条件のＳｉx Ｏ
y Ｎz：Ｈ膜を、反射防止膜として用いることで、定在
波効果を抑制することができ、反射防止効果を達成する
ことができる。
反射防止膜として、それぞれタングステンシリサイド
上、アルミシリコン、単結晶シリコン上に成膜し、それ
らの定在波効果を、それらを用いない場合に比較して示
した結果を、図１１、図１２、図１３に示す。これら図
１１〜１３に示すように、適切な条件のＳｉx Ｏ
y Ｎz：Ｈ膜を、反射防止膜として用いることで、定在
波効果を抑制することができ、反射防止効果を達成する
ことができる。
【００２７】ところが、このＳｉx Ｏy Ｎz ：Ｈ膜は、
製造条件により、光学定数を自由に設定できる反面、化
学量論的に不安定な膜である。たとえば図１４に示すＦ
Ｔ−ＩＲスペクトル分析から明らかなように、ＳｉxＯ
y Ｎz ：Ｈ膜を成膜後にアニール処理した場合には、ア
ニール温度が５００℃以上になると、Ｓｉx Ｏy Ｎz ：
Ｈ膜の結合状態は、成膜直後の結合状態とは異なってし
まっていることが分かる。Ｓｉx Ｏy Ｎz ：Ｈ膜の結合
状態が変化すれば、その膜の光学条件も変化してしま
い、良好な反射防止効果を維持できなくなるおそれがあ
る。
製造条件により、光学定数を自由に設定できる反面、化
学量論的に不安定な膜である。たとえば図１４に示すＦ
Ｔ−ＩＲスペクトル分析から明らかなように、ＳｉxＯ
y Ｎz ：Ｈ膜を成膜後にアニール処理した場合には、ア
ニール温度が５００℃以上になると、Ｓｉx Ｏy Ｎz ：
Ｈ膜の結合状態は、成膜直後の結合状態とは異なってし
まっていることが分かる。Ｓｉx Ｏy Ｎz ：Ｈ膜の結合
状態が変化すれば、その膜の光学条件も変化してしま
い、良好な反射防止効果を維持できなくなるおそれがあ
る。
【００２８】そこで、化学量論的に不安定な反射防止膜
の保護を図るために、その反射防止膜の上に保護膜を形
成することが考えられる。ところが、どの様な種類の保
護膜であっても良いと言うわけではない。すなわち、保
護膜の成膜時の熱処理により、反射防止膜の光学特性が
変化してはならないからである。
の保護を図るために、その反射防止膜の上に保護膜を形
成することが考えられる。ところが、どの様な種類の保
護膜であっても良いと言うわけではない。すなわち、保
護膜の成膜時の熱処理により、反射防止膜の光学特性が
変化してはならないからである。
【００２９】本発明者の実験により、次のことが判明し
た。すなわち、反射防止膜としてのＳｉx Ｏy Ｎz ：Ｈ
膜の結合状態を変えないためには、該膜上に化学量論的
に安定な膜を、Ｓｉx Ｏy Ｎz ：Ｈ膜の成膜温度と同程
度以下の温度で成膜して保護膜として用いれば良い。
た。すなわち、反射防止膜としてのＳｉx Ｏy Ｎz ：Ｈ
膜の結合状態を変えないためには、該膜上に化学量論的
に安定な膜を、Ｓｉx Ｏy Ｎz ：Ｈ膜の成膜温度と同程
度以下の温度で成膜して保護膜として用いれば良い。
【００３０】セルフアラインコンタクト技術を用いると
きの層間膜として、膜厚８０〜２００ｎｍ程度の酸化膜
を用いる。該膜の光学定数の実数部は、ｎ＝１．４〜
１．７程度である。したがって、Ｓｉx Ｏy Ｎz ：Ｈ膜
上に、同一成膜装置を用いて、同一成膜温度で、たとえ
ばプラズマテオス（Ｐ−ＴＥＯＳ）法による酸化シリコ
ン膜を３０ｎｍ形成し、その後に、層間膜として７２０
℃の成膜温度でテオス（ＬＰ−ＴＥＯＳ）法による酸化
シリコン膜を約１４０ｎｍ形成すれば、Ｓｉx Ｏ
y Ｎz ：Ｈ膜の変質を防ぐことが可能である。プラズマ
テオス法による酸化シリコン膜とテオス法による酸化シ
リコン膜とは、光学的にほぼ同等なので、ＳｉxＯy Ｎ
z ：Ｈ膜の反射防止効果が損なわれることはない。
きの層間膜として、膜厚８０〜２００ｎｍ程度の酸化膜
を用いる。該膜の光学定数の実数部は、ｎ＝１．４〜
１．７程度である。したがって、Ｓｉx Ｏy Ｎz ：Ｈ膜
上に、同一成膜装置を用いて、同一成膜温度で、たとえ
ばプラズマテオス（Ｐ−ＴＥＯＳ）法による酸化シリコ
ン膜を３０ｎｍ形成し、その後に、層間膜として７２０
℃の成膜温度でテオス（ＬＰ−ＴＥＯＳ）法による酸化
シリコン膜を約１４０ｎｍ形成すれば、Ｓｉx Ｏ
y Ｎz ：Ｈ膜の変質を防ぐことが可能である。プラズマ
テオス法による酸化シリコン膜とテオス法による酸化シ
リコン膜とは、光学的にほぼ同等なので、ＳｉxＯy Ｎ
z ：Ｈ膜の反射防止効果が損なわれることはない。
【００３１】すなわち、化学量論的に不安定な結合を有
する反射防止膜の変質を防ぐための保護膜を用いること
により、良好に安定したマスクパターンが形成できる。
これにより、上記目的を達成し、本発明を完成させた。
上記目的を達成するために、本発明に係る半導体装置の
製造方法は、下地基板上に、化学量論的に不安定な結合
を有する反射防止膜を形成する工程と、この反射防止膜
上に、この反射防止膜の光学条件の変化を抑止する保護
膜を形成する工程と、この保護膜上に、直接または層間
膜を介して、レジスト膜を形成する工程と、このレジス
ト膜をフォトリソグラフィー法により所定のパターンに
加工する工程とを含む。
する反射防止膜の変質を防ぐための保護膜を用いること
により、良好に安定したマスクパターンが形成できる。
これにより、上記目的を達成し、本発明を完成させた。
上記目的を達成するために、本発明に係る半導体装置の
製造方法は、下地基板上に、化学量論的に不安定な結合
を有する反射防止膜を形成する工程と、この反射防止膜
上に、この反射防止膜の光学条件の変化を抑止する保護
膜を形成する工程と、この保護膜上に、直接または層間
膜を介して、レジスト膜を形成する工程と、このレジス
ト膜をフォトリソグラフィー法により所定のパターンに
加工する工程とを含む。
【００３２】上記反射防止膜が、Ｓｉx Ｏy Ｎz （ただ
し、ｘは０を含まない実数、ｙは０を含む実数、ｚは０
を含まない実数）で構成されることが好ましい。反射防
止膜としてのＳｉX Ｏy Ｎz 膜またはＳｉX Ｎy 膜は、
少なくともシリコンを含むガス系を用いた各種ＣＶＤ法
により容易に成膜することができる。たとえば、これら
膜は、平行平板型プラズマＣＶＤ法、ＥＣＲプラズマＣ
ＶＤ法、もしくはバイアスＥＣＲプラズマＣＶＤ法を利
用し、マイクロ波を用いて、シラン系ガスと酸素および
窒素を含むガスと（たとえばＳｉＨ4 ＋Ｏ2 ＋Ｎ2 ）の
混合ガス、またはシラン系ガスと窒素を含むガス（たと
えばＳｉＨ4 ＋Ｎ2 Ｏ）の混合ガスとを用いて成膜する
ことができる。また、その際に、バッファガスとして、
アルゴンＡｒガスなどを用いることができる。
し、ｘは０を含まない実数、ｙは０を含む実数、ｚは０
を含まない実数）で構成されることが好ましい。反射防
止膜としてのＳｉX Ｏy Ｎz 膜またはＳｉX Ｎy 膜は、
少なくともシリコンを含むガス系を用いた各種ＣＶＤ法
により容易に成膜することができる。たとえば、これら
膜は、平行平板型プラズマＣＶＤ法、ＥＣＲプラズマＣ
ＶＤ法、もしくはバイアスＥＣＲプラズマＣＶＤ法を利
用し、マイクロ波を用いて、シラン系ガスと酸素および
窒素を含むガスと（たとえばＳｉＨ4 ＋Ｏ2 ＋Ｎ2 ）の
混合ガス、またはシラン系ガスと窒素を含むガス（たと
えばＳｉＨ4 ＋Ｎ2 Ｏ）の混合ガスとを用いて成膜する
ことができる。また、その際に、バッファガスとして、
アルゴンＡｒガスなどを用いることができる。
【００３３】反射防止膜としてのＳｉX Ｏy Ｎz 膜また
はＳｉX Ｎy 膜は、レジストをマスクとして、ＣＦ4 、
ＣＨＦ3 、Ｃ2 Ｆ6 、Ｃ4 Ｆ8 、ＳＦ6 、Ｓ2 Ｆ2 、Ｎ
Ｆ3系ガスをエッチャントとし、Ａｒを添加してイオン
性を高めたＲＩＥにより、容易にエッチングすることが
できる。そのＲＩＥは、約２Ｐａ程度の圧力下で、１０
〜１００Ｗ程度のパワーをかけて行うことが好ましい。
また、ＲＩＥ時のガスの流量は、特に限定されないが、
５〜７０ＳＣＣＭであることが好ましい。
はＳｉX Ｎy 膜は、レジストをマスクとして、ＣＦ4 、
ＣＨＦ3 、Ｃ2 Ｆ6 、Ｃ4 Ｆ8 、ＳＦ6 、Ｓ2 Ｆ2 、Ｎ
Ｆ3系ガスをエッチャントとし、Ａｒを添加してイオン
性を高めたＲＩＥにより、容易にエッチングすることが
できる。そのＲＩＥは、約２Ｐａ程度の圧力下で、１０
〜１００Ｗ程度のパワーをかけて行うことが好ましい。
また、ＲＩＥ時のガスの流量は、特に限定されないが、
５〜７０ＳＣＣＭであることが好ましい。
【００３４】上記保護膜が、この保護膜上に形成される
層間膜と略同等の光学特性を有する材質、特に無機材で
構成されることが好ましい。保護膜の膜厚は、２０〜２
００ｎｍ程度が好ましい。上記保護膜は、露光用光の波
長における屈折率（ｎ）が１．４以上１．７以下の無機
膜で構成され、上記層間膜が、酸化シリコン膜で構成さ
れることが好ましい。
層間膜と略同等の光学特性を有する材質、特に無機材で
構成されることが好ましい。保護膜の膜厚は、２０〜２
００ｎｍ程度が好ましい。上記保護膜は、露光用光の波
長における屈折率（ｎ）が１．４以上１．７以下の無機
膜で構成され、上記層間膜が、酸化シリコン膜で構成さ
れることが好ましい。
【００３５】上記保護膜が、プラズマＴＥＯＳ法または
オゾンＴＥＯＳ法により成膜される膜であることが好ま
しい。上記保護膜が、上記反射防止膜の成膜温度以下の
温度で成膜されることが好ましい。具体的には、上記保
護膜が、５００℃以下の温度で成膜されることが好まし
い。
オゾンＴＥＯＳ法により成膜される膜であることが好ま
しい。上記保護膜が、上記反射防止膜の成膜温度以下の
温度で成膜されることが好ましい。具体的には、上記保
護膜が、５００℃以下の温度で成膜されることが好まし
い。
【００３６】上記反射防止膜と保護膜、もしくは反射防
止膜と保護膜と層間膜は、同一の成膜装置を用いて成膜
されることが望ましい。上記保護膜が、絶縁膜であり、
この保護膜が、層間膜を兼ねることもできる。上記目的
を達成するために、本発明に係る第１の半導体装置は、
ＭＯＳトランジスタのゲート電極の上に、Ｓｉx Ｏy Ｎ
z （ただし、ｘは０を含まない実数、ｙは０を含む実
数、ｚは０を含まない実数）で構成される反射防止膜が
成膜してあり、この反射防止膜の上に、この反射防止膜
の光学条件の変化を抑止する保護膜が成膜してあり、こ
の保護膜が、ゲート電極のオフセット酸化膜の少なくと
も一部である。
止膜と保護膜と層間膜は、同一の成膜装置を用いて成膜
されることが望ましい。上記保護膜が、絶縁膜であり、
この保護膜が、層間膜を兼ねることもできる。上記目的
を達成するために、本発明に係る第１の半導体装置は、
ＭＯＳトランジスタのゲート電極の上に、Ｓｉx Ｏy Ｎ
z （ただし、ｘは０を含まない実数、ｙは０を含む実
数、ｚは０を含まない実数）で構成される反射防止膜が
成膜してあり、この反射防止膜の上に、この反射防止膜
の光学条件の変化を抑止する保護膜が成膜してあり、こ
の保護膜が、ゲート電極のオフセット酸化膜の少なくと
も一部である。
【００３７】本発明に係る第２の半導体装置は、下層配
線層と、層間絶縁膜と、上層配線層とを有し、層間絶縁
膜に形成されたコンタクトホールを通して、下層配線層
と上層配線層とが接続してある半導体装置であって、下
層配線層の表面には、ＳｉxＯy Ｎz （ただし、ｘは０
を含まない実数、ｙは０を含む実数、ｚは０を含まない
実数）で構成される反射防止膜が成膜してあり、この反
射防止膜の上に、この反射防止膜の光学条件の変化を抑
止する機能を有する層間絶縁膜が成膜してある。
線層と、層間絶縁膜と、上層配線層とを有し、層間絶縁
膜に形成されたコンタクトホールを通して、下層配線層
と上層配線層とが接続してある半導体装置であって、下
層配線層の表面には、ＳｉxＯy Ｎz （ただし、ｘは０
を含まない実数、ｙは０を含む実数、ｚは０を含まない
実数）で構成される反射防止膜が成膜してあり、この反
射防止膜の上に、この反射防止膜の光学条件の変化を抑
止する機能を有する層間絶縁膜が成膜してある。
【００３８】
【実施例】以下、本発明の実施例について、具体的に説
明する。ただし、本発明は、以下の実施例により限定さ
れるものではなく、本発明の範囲内で種々に改変するこ
とができる。
明する。ただし、本発明は、以下の実施例により限定さ
れるものではなく、本発明の範囲内で種々に改変するこ
とができる。
【００３９】実施例１ この実施例は、本発明をｉ線（３６５ｎｍ）、またはそ
れよりも短波長の光、たとえばｉ線、ＫｒＦ，ＡｒＦエ
キシマレーザーを光源に用いて、高反射基板上に、半導
体マスクパターンを形成する際、化学量論的に不安定な
結合を有する反射防止膜の変質を防ぐために、該反射防
止膜上に該反射防止膜の膜質を変質させない保護膜を用
いることにより、良好に安定したマスクパターンが形成
できるようにした実施例である。
れよりも短波長の光、たとえばｉ線、ＫｒＦ，ＡｒＦエ
キシマレーザーを光源に用いて、高反射基板上に、半導
体マスクパターンを形成する際、化学量論的に不安定な
結合を有する反射防止膜の変質を防ぐために、該反射防
止膜上に該反射防止膜の膜質を変質させない保護膜を用
いることにより、良好に安定したマスクパターンが形成
できるようにした実施例である。
【００４０】本実施例の半導体製造方法は、図１５に示
すように、たとえばＷ，Ｗ−Ｓｉ等の高融点金属シリサ
イドを用いたゲート電極作成工程に好適に用いることが
できる。ただし、本実施例における考え方は、当然基板
種類やレジシト種類や高反射層種類を問わずに好適に適
用することができる。
すように、たとえばＷ，Ｗ−Ｓｉ等の高融点金属シリサ
イドを用いたゲート電極作成工程に好適に用いることが
できる。ただし、本実施例における考え方は、当然基板
種類やレジシト種類や高反射層種類を問わずに好適に適
用することができる。
【００４１】図１５に示す実施例について詳細に説明す
る。図１５は、ＳＲＡＭなどの半導体装置を製造する過
程を示し、半導体基板２上に、ＮＭＯＳトランジスタの
ゲート電極と、ＰＭＯＳトランジスタのゲート電極とが
形成される。
る。図１５は、ＳＲＡＭなどの半導体装置を製造する過
程を示し、半導体基板２上に、ＮＭＯＳトランジスタの
ゲート電極と、ＰＭＯＳトランジスタのゲート電極とが
形成される。
【００４２】半導体基板２としては、たとえばシリコン
ウェーハが用いられる。半導体基板２の表面には、素子
分離領域４が形成される。素子分離領域４は、たとえば
ＬＯＣＯＳ法、トレンチ型素子分離法などにより形成さ
れる。素子分離領域４を半導体基板の表面に形成した
後、半導体基板２の表面に、ゲート絶縁膜６を形成す
る。ゲート絶縁膜６は、半導体基板２の表面を熱酸化す
ることにより成膜され、たとえば酸化シリコンで構成さ
れる。
ウェーハが用いられる。半導体基板２の表面には、素子
分離領域４が形成される。素子分離領域４は、たとえば
ＬＯＣＯＳ法、トレンチ型素子分離法などにより形成さ
れる。素子分離領域４を半導体基板の表面に形成した
後、半導体基板２の表面に、ゲート絶縁膜６を形成す
る。ゲート絶縁膜６は、半導体基板２の表面を熱酸化す
ることにより成膜され、たとえば酸化シリコンで構成さ
れる。
【００４３】次に、ゲート絶縁膜の表面に、たとえばＣ
ＶＤ法で、ポリシリコン膜８を成膜する。ポリシリコン
膜８の表面には、たとえばＣＶＤ法で、タングステンシ
リサイド膜１０を成膜する。これらポリシリコン膜８お
よびタングステンシリサイド膜１０は、以下に示す本実
施例の方法でパターン加工され、ＭＯＳトランジスタの
ゲート電極となる。
ＶＤ法で、ポリシリコン膜８を成膜する。ポリシリコン
膜８の表面には、たとえばＣＶＤ法で、タングステンシ
リサイド膜１０を成膜する。これらポリシリコン膜８お
よびタングステンシリサイド膜１０は、以下に示す本実
施例の方法でパターン加工され、ＭＯＳトランジスタの
ゲート電極となる。
【００４４】本実施例では、ポリシリコン膜８およびタ
ングステンシリサイド膜１０を微細パターンに加工する
ために、その上に、まず反射防止膜１２を成膜する。反
射防止膜１２としては、ｎ＝１．７〜２．４、ｋ≦０．
９０（好ましくは０．１≦ｋ≦０．６）の光学定数を有
するＳｉX Ｏy Ｎz ：Ｈ膜を、２０〜３００ｎｍの膜厚
で用いる。
ングステンシリサイド膜１０を微細パターンに加工する
ために、その上に、まず反射防止膜１２を成膜する。反
射防止膜１２としては、ｎ＝１．７〜２．４、ｋ≦０．
９０（好ましくは０．１≦ｋ≦０．６）の光学定数を有
するＳｉX Ｏy Ｎz ：Ｈ膜を、２０〜３００ｎｍの膜厚
で用いる。
【００４５】ＳｉX Ｏy Ｎz ：Ｈ膜は、少なくともシリ
コンを含むガス系を用いた各種ＣＶＤ法により容易に成
膜することができる。たとえば、この膜は、平行平板型
プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、もしくは
バイアスＥＣＲプラズマＣＶＤ法を利用し、マイクロ波
を用いて、シラン系ガスと酸素および窒素を含むガスと
（たとえばＳｉＨ4 ＋Ｏ2 ＋Ｎ2 ）の混合ガス、または
シラン系ガスと窒素を含むガス（たとえばＳｉＨ4 ＋Ｎ
2 Ｏ）の混合ガスとを用いて成膜することができる。ま
た、その際に、バッファガスとして、アルゴンＡｒガス
などを用いることができる。ＳｉX Ｏy Ｎz ：Ｈ膜の成
膜時の温度は、特に限定されないが、たとえば３５０〜
４００℃である。
コンを含むガス系を用いた各種ＣＶＤ法により容易に成
膜することができる。たとえば、この膜は、平行平板型
プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、もしくは
バイアスＥＣＲプラズマＣＶＤ法を利用し、マイクロ波
を用いて、シラン系ガスと酸素および窒素を含むガスと
（たとえばＳｉＨ4 ＋Ｏ2 ＋Ｎ2 ）の混合ガス、または
シラン系ガスと窒素を含むガス（たとえばＳｉＨ4 ＋Ｎ
2 Ｏ）の混合ガスとを用いて成膜することができる。ま
た、その際に、バッファガスとして、アルゴンＡｒガス
などを用いることができる。ＳｉX Ｏy Ｎz ：Ｈ膜の成
膜時の温度は、特に限定されないが、たとえば３５０〜
４００℃である。
【００４６】次に、本実施例では、この反射防止膜１２
の上に、保護膜１４を成膜する。この保護膜１４は、本
実施例では、オフセット酸化膜を兼ねており、その膜厚
は、特に限定されないが、たとえば２０〜２００ｎｍで
ある。保護膜１４は、化学量論的に不安定なＳｉx Ｏy
Ｎz ：Ｈ膜で構成される反射防止膜１２の光学条件の変
化を抑止するための膜であり、たとえば、５００℃以下
の成膜温度でＣＶＤ法により成膜された酸化シリコン
膜、プラズマＴＥＯＳ法またはオゾンＴＥＯＳ法により
成膜された酸化シリコン膜などで構成される。反射防止
膜１２と保護膜１４とは、同一の成膜装置を用いて成膜
することができる。
の上に、保護膜１４を成膜する。この保護膜１４は、本
実施例では、オフセット酸化膜を兼ねており、その膜厚
は、特に限定されないが、たとえば２０〜２００ｎｍで
ある。保護膜１４は、化学量論的に不安定なＳｉx Ｏy
Ｎz ：Ｈ膜で構成される反射防止膜１２の光学条件の変
化を抑止するための膜であり、たとえば、５００℃以下
の成膜温度でＣＶＤ法により成膜された酸化シリコン
膜、プラズマＴＥＯＳ法またはオゾンＴＥＯＳ法により
成膜された酸化シリコン膜などで構成される。反射防止
膜１２と保護膜１４とは、同一の成膜装置を用いて成膜
することができる。
【００４７】その後、本実施例では、オフセット酸化膜
を兼ねた保護膜１４の上に、図示省略してあるレジスト
膜をスピンコート法などで成膜し、レジスト膜のフォト
リソグラフィー加工を行う。フォトリソグラフィーに用
いる露光用光としては、ｉ線（３６５ｎｍ）、またはそ
れよりも短波長の光、たとえばｉ線、ＫｒＦ，ＡｒＦエ
キシマレーザーを用いる。
を兼ねた保護膜１４の上に、図示省略してあるレジスト
膜をスピンコート法などで成膜し、レジスト膜のフォト
リソグラフィー加工を行う。フォトリソグラフィーに用
いる露光用光としては、ｉ線（３６５ｎｍ）、またはそ
れよりも短波長の光、たとえばｉ線、ＫｒＦ，ＡｒＦエ
キシマレーザーを用いる。
【００４８】レジスト膜の下層側に、高反射性のタング
ステンシリサイド膜１０が存在することによる定在波効
果は、反射防止膜１２により良好に抑制され、高精度で
微細パターンを作成することが可能である。また、反射
防止膜の光学条件は、定在波効果を抑制するように最適
化されており、その光学条件の変化が、オフセット酸化
膜を兼ねた保護膜１４により抑制されているので、レジ
スト膜に良好な微細パターンを安定して形成することが
できる。
ステンシリサイド膜１０が存在することによる定在波効
果は、反射防止膜１２により良好に抑制され、高精度で
微細パターンを作成することが可能である。また、反射
防止膜の光学条件は、定在波効果を抑制するように最適
化されており、その光学条件の変化が、オフセット酸化
膜を兼ねた保護膜１４により抑制されているので、レジ
スト膜に良好な微細パターンを安定して形成することが
できる。
【００４９】その後、このレジスト膜をマスクとして、
オフセット酸化膜兼保護膜１４、反射防止膜１２、タン
グステンシリサイド膜１０およびポリシリコン膜８を順
次エッチング加工すれば、図１５に示す状態となる。反
射防止膜１２としてのＳｉxＯy Ｎz ：Ｈ膜は、ＣＨＦ3
、Ｃ4 Ｆ8 、ＣＨＦ3 、Ｓ2 Ｆ2 等の少なくともフッ
ソを含むガス系をエッチャントとし、イオン性を高めた
ＲＩＥにより、容易にエッチングすることができる。
オフセット酸化膜兼保護膜１４、反射防止膜１２、タン
グステンシリサイド膜１０およびポリシリコン膜８を順
次エッチング加工すれば、図１５に示す状態となる。反
射防止膜１２としてのＳｉxＯy Ｎz ：Ｈ膜は、ＣＨＦ3
、Ｃ4 Ｆ8 、ＣＨＦ3 、Ｓ2 Ｆ2 等の少なくともフッ
ソを含むガス系をエッチャントとし、イオン性を高めた
ＲＩＥにより、容易にエッチングすることができる。
【００５０】その後、本実施例では、ＬＤＤ構造のソー
ス・ドレイン領域を形成するために、ＮＭＯＳトランジ
スタ領域およびＰＭＯＳトランジスタ領域のそれぞれ
に、イオン注入を行い、低濃度の不純物拡散層１６を形
成する。その後、保護膜１４をオフセット酸化膜とし、
その両側に、絶縁性サイドウォールを形成し、その上か
ら、ソース・ドレイン領域形成用のイオン注入を行うこ
とで、ＬＤＤ構造のソース・ドレイン領域が形成され
る。その後は、通常のＳＲＡＭの製造プロセスに従い、
半導体装置を形成する。
ス・ドレイン領域を形成するために、ＮＭＯＳトランジ
スタ領域およびＰＭＯＳトランジスタ領域のそれぞれ
に、イオン注入を行い、低濃度の不純物拡散層１６を形
成する。その後、保護膜１４をオフセット酸化膜とし、
その両側に、絶縁性サイドウォールを形成し、その上か
ら、ソース・ドレイン領域形成用のイオン注入を行うこ
とで、ＬＤＤ構造のソース・ドレイン領域が形成され
る。その後は、通常のＳＲＡＭの製造プロセスに従い、
半導体装置を形成する。
【００５１】本実施例では、ｉ線（３６５ｎｍ）または
それよりも短波長の光、例えばｉ線、ＫｒＦ，ＡｒＦエ
キシマレーザーを光源に用いて、半導体装置を作成する
際、化学量論的に不安定な結合を有する反射防止膜１２
を用いても、該反射防止膜１２上に該反射防止膜１２の
膜質を変質させない保護膜１４を用いることにより、良
好に安定した微細パターンを形成することができる。ま
た、この保護膜１４は、オフセット酸化膜としてそのま
ま利用することができるので、製造工程が増大すること
もない。
それよりも短波長の光、例えばｉ線、ＫｒＦ，ＡｒＦエ
キシマレーザーを光源に用いて、半導体装置を作成する
際、化学量論的に不安定な結合を有する反射防止膜１２
を用いても、該反射防止膜１２上に該反射防止膜１２の
膜質を変質させない保護膜１４を用いることにより、良
好に安定した微細パターンを形成することができる。ま
た、この保護膜１４は、オフセット酸化膜としてそのま
ま利用することができるので、製造工程が増大すること
もない。
【００５２】本実施例の保護膜１４により、化学量論的
に不安定な結合を有する反射防止膜１２の光学条件の変
化を抑止できることは、次に示す実験により明らかにな
った。図１６に示すように、まず、タングステンシリサ
イド基板１８上に、Ｓｉx Ｏy Ｎz ：Ｈ膜２０を成膜し
た。Ｓｉx Ｏy Ｎz ：Ｈ膜２０は、バイアスＥＣＲプラ
ズマＣＶＤ法を利用し、マイクロ波（２．４５ＧＨｚ）
を用いて、ＳｉＨ4 ＋Ｏ2 ＋Ｎ2 の混合ガスを用い、バ
ッファガスとしてＡｒを用いて成膜した。成膜時の温度
は、３６０℃であった。成膜時のＳｉx Ｏy Ｎz ：Ｈ膜
２０の膜厚は、３０ｎｍであった。
に不安定な結合を有する反射防止膜１２の光学条件の変
化を抑止できることは、次に示す実験により明らかにな
った。図１６に示すように、まず、タングステンシリサ
イド基板１８上に、Ｓｉx Ｏy Ｎz ：Ｈ膜２０を成膜し
た。Ｓｉx Ｏy Ｎz ：Ｈ膜２０は、バイアスＥＣＲプラ
ズマＣＶＤ法を利用し、マイクロ波（２．４５ＧＨｚ）
を用いて、ＳｉＨ4 ＋Ｏ2 ＋Ｎ2 の混合ガスを用い、バ
ッファガスとしてＡｒを用いて成膜した。成膜時の温度
は、３６０℃であった。成膜時のＳｉx Ｏy Ｎz ：Ｈ膜
２０の膜厚は、３０ｎｍであった。
【００５３】このＳｉx Ｏy Ｎz ：Ｈ膜２０の上に、同
一の成膜装置で、４２０℃の成膜温度で、ＣＶＤ法によ
り、酸化シリコン膜２２を１７０ｎｍ成膜した。この多
層膜の膜構造を、分光エリプソメータ（たとえばＳＯＰ
ＲＡ社のＥＬＬＩシステム）を用いて測定した結果を表
１に示す。
一の成膜装置で、４２０℃の成膜温度で、ＣＶＤ法によ
り、酸化シリコン膜２２を１７０ｎｍ成膜した。この多
層膜の膜構造を、分光エリプソメータ（たとえばＳＯＰ
ＲＡ社のＥＬＬＩシステム）を用いて測定した結果を表
１に示す。
【００５４】
【表１】
【００５５】表１中、濃度とは、酸化シリコン膜２２ま
たはＳｉx Ｏy Ｎz ：Ｈ膜２０中のボイドの割合、また
は中間膜２４中の酸化シリコンの割合を示し、マイナス
であるほど緻密な膜であることを示す。中間膜２４と
は、酸化シリコン膜２２およびＳｉx Ｏy Ｎz ：Ｈ膜２
０の界面に形成される混在膜である。また、膜厚とは、
多層膜形成後に測定した膜厚である。
たはＳｉx Ｏy Ｎz ：Ｈ膜２０中のボイドの割合、また
は中間膜２４中の酸化シリコンの割合を示し、マイナス
であるほど緻密な膜であることを示す。中間膜２４と
は、酸化シリコン膜２２およびＳｉx Ｏy Ｎz ：Ｈ膜２
０の界面に形成される混在膜である。また、膜厚とは、
多層膜形成後に測定した膜厚である。
【００５６】表１に示すように、上記条件でＳｉx Ｏy
Ｎz ：Ｈ膜２０の上に、酸化シリコン膜２２を形成すれ
ば、中間膜２４はほとんど形成されず、Ｓｉx Ｏ
y Ｎz ：Ｈ膜２０の膜質はほとんど変化せず、その光学
条件が変化しないことが証明された。
Ｎz ：Ｈ膜２０の上に、酸化シリコン膜２２を形成すれ
ば、中間膜２４はほとんど形成されず、Ｓｉx Ｏ
y Ｎz ：Ｈ膜２０の膜質はほとんど変化せず、その光学
条件が変化しないことが証明された。
【００５７】これに対し、図１６に示す酸化シリコン膜
２２を７２０℃のＬＰ−ＴＥＯＳ法で成膜した以外は、
上記と同様にして実験を行ったところ、表２に示す結果
が得られた。
２２を７２０℃のＬＰ−ＴＥＯＳ法で成膜した以外は、
上記と同様にして実験を行ったところ、表２に示す結果
が得られた。
【００５８】
【表２】
【００５９】表２に示すように、酸化シリコン膜２２を
７２０℃のＬＰ−ＴＥＯＳ法で成膜した場合には、中間
膜２４（混在膜）が３２．２ｎｍ程度形成され、Ｓｉx
ＯyＮz ：Ｈ膜２０の膜質が大幅に変化し、その光学条
件が変化することが判明した。
７２０℃のＬＰ−ＴＥＯＳ法で成膜した場合には、中間
膜２４（混在膜）が３２．２ｎｍ程度形成され、Ｓｉx
ＯyＮz ：Ｈ膜２０の膜質が大幅に変化し、その光学条
件が変化することが判明した。
【００６０】このことは、前記図１４に示すＦＴ−ＩＲ
スペクトル分析の結果からも予測がつくものであり、反
射防止膜としてのＳｉx Ｏy Ｎz ：Ｈ膜の上に成膜され
る保護膜としては、５００℃以下の温度で成膜されるこ
とが好ましい。実施例２ 本実施例では、図１７，１８に示すように、第１配線層
３０と第２配線層３２とをコンタクトホール３４を通し
て接続する配線構造に、本発明を適用している。
スペクトル分析の結果からも予測がつくものであり、反
射防止膜としてのＳｉx Ｏy Ｎz ：Ｈ膜の上に成膜され
る保護膜としては、５００℃以下の温度で成膜されるこ
とが好ましい。実施例２ 本実施例では、図１７，１８に示すように、第１配線層
３０と第２配線層３２とをコンタクトホール３４を通し
て接続する配線構造に、本発明を適用している。
【００６１】本実施例では、図１７に示すように、第１
層間絶縁膜３６の上に、第１配線層３０となる導電層を
成膜する。この第１配線層となる導電層は、特に限定さ
れないが、たとえばタングステンシリサイドである。こ
の第１配線層３０となる導電層の上に、まず、本実施例
に係る反射防止膜３８を成膜する。
層間絶縁膜３６の上に、第１配線層３０となる導電層を
成膜する。この第１配線層となる導電層は、特に限定さ
れないが、たとえばタングステンシリサイドである。こ
の第１配線層３０となる導電層の上に、まず、本実施例
に係る反射防止膜３８を成膜する。
【００６２】反射防止膜３８としては、ｎ＝１．７〜
２．４、ｋ≦０．９０（好ましくは０．１≦ｋ≦０．
６）の光学定数を有するＳｉX Ｏy Ｎz ：Ｈ膜を、２０
〜３００ｎｍの膜厚で用いる。ＳｉX Ｏy Ｎz ：Ｈ膜
は、少なくともシリコンを含むガス系を用いた各種ＣＶ
Ｄ法により容易に成膜することができる。たとえば、こ
の膜は、平行平板型プラズマＣＶＤ法、ＥＣＲプラズマ
ＣＶＤ法、もしくはバイアスＥＣＲプラズマＣＶＤ法を
利用し、マイクロ波を用いて、シラン系ガスと酸素およ
び窒素を含むガスと（たとえばＳｉＨ4 ＋Ｏ2 ＋Ｎ2 ）
の混合ガス、またはシラン系ガスと窒素を含むガス（た
とえばＳｉＨ4 ＋Ｎ2 Ｏ）の混合ガスとを用いて成膜す
ることができる。また、その際に、バッファガスとし
て、アルゴンＡｒガスなどを用いることができる。Ｓｉ
X Ｏy Ｎz ：Ｈ膜の成膜時の温度は、特に限定されない
が、たとえば３５０〜４００℃である。
２．４、ｋ≦０．９０（好ましくは０．１≦ｋ≦０．
６）の光学定数を有するＳｉX Ｏy Ｎz ：Ｈ膜を、２０
〜３００ｎｍの膜厚で用いる。ＳｉX Ｏy Ｎz ：Ｈ膜
は、少なくともシリコンを含むガス系を用いた各種ＣＶ
Ｄ法により容易に成膜することができる。たとえば、こ
の膜は、平行平板型プラズマＣＶＤ法、ＥＣＲプラズマ
ＣＶＤ法、もしくはバイアスＥＣＲプラズマＣＶＤ法を
利用し、マイクロ波を用いて、シラン系ガスと酸素およ
び窒素を含むガスと（たとえばＳｉＨ4 ＋Ｏ2 ＋Ｎ2 ）
の混合ガス、またはシラン系ガスと窒素を含むガス（た
とえばＳｉＨ4 ＋Ｎ2 Ｏ）の混合ガスとを用いて成膜す
ることができる。また、その際に、バッファガスとし
て、アルゴンＡｒガスなどを用いることができる。Ｓｉ
X Ｏy Ｎz ：Ｈ膜の成膜時の温度は、特に限定されない
が、たとえば３５０〜４００℃である。
【００６３】次に、本実施例では、この反射防止膜３８
の上に、保護膜４０を成膜する。この保護膜４０の膜厚
は、特に限定されないが、たとえば２０〜２００ｎｍで
あるが、本実施例では、その上に後述する層間膜４２が
形成されることから、２０〜５０ｎｍ程度に薄くても良
い。保護膜４０は、化学量論的に不安定なＳｉx ＯyＮ
z ：Ｈ膜で構成される反射防止膜３８の光学条件の変化
を抑止するための膜であり、たとえば、５００℃以下の
成膜温度でＣＶＤ法により成膜された酸化シリコン膜、
プラズマＴＥＯＳ法またはオゾンＴＥＯＳ法により成膜
された酸化シリコン膜などで構成される。反射防止膜３
８と保護膜４０とは、同一の成膜装置を用いて成膜する
ことができる。
の上に、保護膜４０を成膜する。この保護膜４０の膜厚
は、特に限定されないが、たとえば２０〜２００ｎｍで
あるが、本実施例では、その上に後述する層間膜４２が
形成されることから、２０〜５０ｎｍ程度に薄くても良
い。保護膜４０は、化学量論的に不安定なＳｉx ＯyＮ
z ：Ｈ膜で構成される反射防止膜３８の光学条件の変化
を抑止するための膜であり、たとえば、５００℃以下の
成膜温度でＣＶＤ法により成膜された酸化シリコン膜、
プラズマＴＥＯＳ法またはオゾンＴＥＯＳ法により成膜
された酸化シリコン膜などで構成される。反射防止膜３
８と保護膜４０とは、同一の成膜装置を用いて成膜する
ことができる。
【００６４】その後、本実施例では、保護膜４０の上
に、図示省略してあるレジスト膜をスピンコート法など
で成膜し、レジスト膜のフォトリソグラフィー加工を行
う。フォトリソグラフィーに用いる露光用光としては、
ｉ線（３６５ｎｍ）、またはそれよりも短波長の光、た
とえばｉ線、ＫｒＦ，ＡｒＦエキシマレーザーを用い
る。
に、図示省略してあるレジスト膜をスピンコート法など
で成膜し、レジスト膜のフォトリソグラフィー加工を行
う。フォトリソグラフィーに用いる露光用光としては、
ｉ線（３６５ｎｍ）、またはそれよりも短波長の光、た
とえばｉ線、ＫｒＦ，ＡｒＦエキシマレーザーを用い
る。
【００６５】レジスト膜の下層側に、高反射性のタング
ステンシリサイド膜などで構成される第１配線層３０と
なる導電膜が存在することによる定在波効果は、反射防
止膜３８により良好に抑制され、高精度で微細パターン
を作成することが可能である。また、反射防止膜の光学
条件は、定在波効果を抑制するように最適化されてお
り、その光学条件の変化が、保護膜４０により抑制され
ているので、レジスト膜に良好な微細パターンを安定し
て形成することができる。
ステンシリサイド膜などで構成される第１配線層３０と
なる導電膜が存在することによる定在波効果は、反射防
止膜３８により良好に抑制され、高精度で微細パターン
を作成することが可能である。また、反射防止膜の光学
条件は、定在波効果を抑制するように最適化されてお
り、その光学条件の変化が、保護膜４０により抑制され
ているので、レジスト膜に良好な微細パターンを安定し
て形成することができる。
【００６６】その後、このレジスト膜をマスクとして、
保護膜４０、反射防止膜３８および第１配線層３０とな
る導電層を順次エッチング加工すれば、所定の微細パタ
ーンに加工された第１配線層３０を得る。その後、本実
施例では、第１層間絶縁膜３６および保護膜４０の上
に、第２層間絶縁膜４２を成膜する。第２層間絶縁膜４
２は、特に限定されないが、保護膜４０と略同等の光学
定数を有する無機膜であることが好ましく、たとえばＬ
Ｐ−ＴＥＯＳ法により成膜される酸化シリコン膜で構成
される。この第２層間絶縁膜４２の膜厚も特に限定され
ないが、たとえば８０〜２００ｎｍ程度である。
保護膜４０、反射防止膜３８および第１配線層３０とな
る導電層を順次エッチング加工すれば、所定の微細パタ
ーンに加工された第１配線層３０を得る。その後、本実
施例では、第１層間絶縁膜３６および保護膜４０の上
に、第２層間絶縁膜４２を成膜する。第２層間絶縁膜４
２は、特に限定されないが、保護膜４０と略同等の光学
定数を有する無機膜であることが好ましく、たとえばＬ
Ｐ−ＴＥＯＳ法により成膜される酸化シリコン膜で構成
される。この第２層間絶縁膜４２の膜厚も特に限定され
ないが、たとえば８０〜２００ｎｍ程度である。
【００６７】次に、本実施例では、この第２層間絶縁膜
４２の上に、レジスト膜４４をスピンコート法などで成
膜し、レジスト膜４４のフォトリソグラフィー加工を行
う。フォトリソグラフィーに用いる露光用光としては、
ｉ線（３６５ｎｍ）、またはそれよりも短波長の光、た
とえばｉ線、ＫｒＦ，ＡｒＦエキシマレーザーを用い
る。
４２の上に、レジスト膜４４をスピンコート法などで成
膜し、レジスト膜４４のフォトリソグラフィー加工を行
う。フォトリソグラフィーに用いる露光用光としては、
ｉ線（３６５ｎｍ）、またはそれよりも短波長の光、た
とえばｉ線、ＫｒＦ，ＡｒＦエキシマレーザーを用い
る。
【００６８】レジスト膜４４の下層側に、高反射性のタ
ングステンシリサイドなどで構成される第１配線層３０
が存在することによる定在波効果は、反射防止膜３８に
より良好に抑制され、高精度で微細パターン４６を作成
することが可能である。また、反射防止膜３８の光学条
件は、定在波効果を抑制するように最適化されており、
その光学条件の変化が、保護膜４０により抑制されてい
るので、仮に第２層間絶縁膜４２が５００℃以上の条件
で成膜されていたとしても、レジスト膜４４に良好な微
細パターン４６を安定して形成することができる。
ングステンシリサイドなどで構成される第１配線層３０
が存在することによる定在波効果は、反射防止膜３８に
より良好に抑制され、高精度で微細パターン４６を作成
することが可能である。また、反射防止膜３８の光学条
件は、定在波効果を抑制するように最適化されており、
その光学条件の変化が、保護膜４０により抑制されてい
るので、仮に第２層間絶縁膜４２が５００℃以上の条件
で成膜されていたとしても、レジスト膜４４に良好な微
細パターン４６を安定して形成することができる。
【００６９】その後、このレジスト膜４４をマスクとし
て、図１８に示すように、第２層間絶縁膜４２、保護膜
４０および反射防止膜３８を順次エッチング加工し、微
細パターンのコンタクトホール３４を高精度で形成す
る。その後は、コンタクトホール３４に入り込むよう
に、第２配線層３２を成膜し、第２配線層３２と第１配
線層３０とを接続する。
て、図１８に示すように、第２層間絶縁膜４２、保護膜
４０および反射防止膜３８を順次エッチング加工し、微
細パターンのコンタクトホール３４を高精度で形成す
る。その後は、コンタクトホール３４に入り込むよう
に、第２配線層３２を成膜し、第２配線層３２と第１配
線層３０とを接続する。
【００７０】本実施例では、ｉ線（３６５ｎｍ）または
それよりも短波長の光、例えばｉ線、ＫｒＦ，ＡｒＦエ
キシマレーザーを光源に用いて、半導体装置を作成する
際、化学量論的に不安定な結合を有する反射防止膜３８
を用いても、該反射防止膜３８上に該反射防止膜３８の
膜質を変質させない保護膜４０を用いることにより、良
好に安定した微細パターンを形成することができる。
それよりも短波長の光、例えばｉ線、ＫｒＦ，ＡｒＦエ
キシマレーザーを光源に用いて、半導体装置を作成する
際、化学量論的に不安定な結合を有する反射防止膜３８
を用いても、該反射防止膜３８上に該反射防止膜３８の
膜質を変質させない保護膜４０を用いることにより、良
好に安定した微細パターンを形成することができる。
【００７１】また、本実施例の保護膜４０を用いること
で、その上に、層間絶縁膜４２を５００℃以上の温度で
成膜しても、化学量論的に不安定な結合を有する反射防
止膜３８の光学条件の変化を抑止できることは、次に示
す実験により明らかになった。
で、その上に、層間絶縁膜４２を５００℃以上の温度で
成膜しても、化学量論的に不安定な結合を有する反射防
止膜３８の光学条件の変化を抑止できることは、次に示
す実験により明らかになった。
【００７２】図１９に示すように、まず、タングステン
シリサイド基板４８の上に、反射防止膜としてのＳｉx
Ｏy Ｎz ：Ｈ膜５０を成膜した。Ｓｉx Ｏy Ｎz ：Ｈ膜
５０は、バイアスＥＣＲプラズマＣＶＤ法を利用し、マ
イクロ波（２．４５ＧＨｚ）を用いて、ＳｉＨ4 ＋Ｏ2
＋Ｎ2 の混合ガスを用い、バッファガスとしてＡｒを用
いて成膜した。成膜時の温度は、３６０℃であった。成
膜時のＳｉx Ｏy Ｎz：Ｈ膜５０の膜厚は、３０ｎｍで
あった。
シリサイド基板４８の上に、反射防止膜としてのＳｉx
Ｏy Ｎz ：Ｈ膜５０を成膜した。Ｓｉx Ｏy Ｎz ：Ｈ膜
５０は、バイアスＥＣＲプラズマＣＶＤ法を利用し、マ
イクロ波（２．４５ＧＨｚ）を用いて、ＳｉＨ4 ＋Ｏ2
＋Ｎ2 の混合ガスを用い、バッファガスとしてＡｒを用
いて成膜した。成膜時の温度は、３６０℃であった。成
膜時のＳｉx Ｏy Ｎz：Ｈ膜５０の膜厚は、３０ｎｍで
あった。
【００７３】このＳｉx Ｏy Ｎz ：Ｈ膜５０の上に、同
一の成膜装置で、３６０℃の成膜温度で、プラズマＴＥ
ＯＳ法により、保護膜としてのＰ−ＴＥＯＳ酸化シリコ
ン膜５２を、３０ｎｍ成膜した。その後、層間絶縁膜と
して、低圧（ＬＰ）ＴＥＯＳ法により、７２０℃の成膜
温度で、ＬＰ−ＴＥＯＳ酸化シリコン膜５４を、１４０
ｎｍ成膜した。
一の成膜装置で、３６０℃の成膜温度で、プラズマＴＥ
ＯＳ法により、保護膜としてのＰ−ＴＥＯＳ酸化シリコ
ン膜５２を、３０ｎｍ成膜した。その後、層間絶縁膜と
して、低圧（ＬＰ）ＴＥＯＳ法により、７２０℃の成膜
温度で、ＬＰ−ＴＥＯＳ酸化シリコン膜５４を、１４０
ｎｍ成膜した。
【００７４】この多層膜の膜構造を、分光エリプソメー
タ（たとえばＳＯＰＲＡ社のＥＬＬＩシステム）を用い
て測定した結果を表３に示す。
タ（たとえばＳＯＰＲＡ社のＥＬＬＩシステム）を用い
て測定した結果を表３に示す。
【００７５】
【表３】
【００７６】表３中、濃度とは、ＴＥＯＳ酸化シリコン
膜５４、Ｐ−ＴＥＯＳ酸化シリコン膜５２またはＳｉx
Ｏy Ｎz ：Ｈ膜５０中のボイドの割合、または中間膜５
６中のＰ−ＴＥＯＳ酸化シリコンの割合を示し、マイナ
スであるほど緻密な膜であることを示す。中間膜５６と
は、Ｐ−ＴＥＯＳ酸化シリコン膜５２およびＳｉx Ｏy
Ｎz ：Ｈ膜５０の界面に形成される混在膜である。ま
た、膜厚とは、多層膜形成後に測定した膜厚である。
膜５４、Ｐ−ＴＥＯＳ酸化シリコン膜５２またはＳｉx
Ｏy Ｎz ：Ｈ膜５０中のボイドの割合、または中間膜５
６中のＰ−ＴＥＯＳ酸化シリコンの割合を示し、マイナ
スであるほど緻密な膜であることを示す。中間膜５６と
は、Ｐ−ＴＥＯＳ酸化シリコン膜５２およびＳｉx Ｏy
Ｎz ：Ｈ膜５０の界面に形成される混在膜である。ま
た、膜厚とは、多層膜形成後に測定した膜厚である。
【００７７】表３に示すように、上記条件でＳｉx Ｏy
Ｎz ：Ｈ膜５０の上に、Ｐ−ＴＥＯＳ酸化シリコン膜５
２およびＴＥＯＳ酸化シリコン膜５４を形成すれば、中
間膜５６はほとんど形成されず、Ｓｉx Ｏy Ｎz ：Ｈ膜
５０の膜質はほとんど変化せず、その光学条件が変化し
ないことが証明された。
Ｎz ：Ｈ膜５０の上に、Ｐ−ＴＥＯＳ酸化シリコン膜５
２およびＴＥＯＳ酸化シリコン膜５４を形成すれば、中
間膜５６はほとんど形成されず、Ｓｉx Ｏy Ｎz ：Ｈ膜
５０の膜質はほとんど変化せず、その光学条件が変化し
ないことが証明された。
【００７８】また、図１９に示すように、上述した条件
で、タングステンシリサイド基板４８上に、反射防止膜
としてのＳｉx Ｏy Ｎz ：Ｈ膜５０、Ｐ−ＴＥＯＳ酸化
シリコン膜５２およびＬＰ−ＴＥＯＳ酸化シリコン膜５
４を形成し、その上にレジスト膜を載せた場合の定在波
効果を図２０の曲線Ｂに示す。また、反射防止膜として
のＳｉx Ｏy Ｎz ：Ｈ膜５０が設けられない場合の定在
波効果を図２０の曲線Ｂに示す。図示するように、定在
波効果をかなり低減できることが確認された。
で、タングステンシリサイド基板４８上に、反射防止膜
としてのＳｉx Ｏy Ｎz ：Ｈ膜５０、Ｐ−ＴＥＯＳ酸化
シリコン膜５２およびＬＰ−ＴＥＯＳ酸化シリコン膜５
４を形成し、その上にレジスト膜を載せた場合の定在波
効果を図２０の曲線Ｂに示す。また、反射防止膜として
のＳｉx Ｏy Ｎz ：Ｈ膜５０が設けられない場合の定在
波効果を図２０の曲線Ｂに示す。図示するように、定在
波効果をかなり低減できることが確認された。
【００７９】なお、図２０に示すシミュレーション実験
では、露光用光としては、ＫｒＦ（波長λ＝２４８ｎ
ｍ）を用いた。レジスト膜としては、ＸＰ８８４３を用
い、そのｎPRおよびｋPRは、それぞれ１．８０および
０．０１１と仮定した。また、タングステンシリサイド
基板のｎおよびｋは、それぞれ１．９３および２．７３
と仮定した。 また、Ｓｉx Ｏy Ｎz ：Ｈ膜のｎおよび
ｋは、それぞれ２．１２および０．５４と仮定した。ま
た、ＬＰ−ＴＥＯＳ酸化シリコン膜およびＰ−ＴＥＯＳ
酸化シリコン膜のｎおよびｋは、それぞれ１．５２およ
び０と仮定した。
では、露光用光としては、ＫｒＦ（波長λ＝２４８ｎ
ｍ）を用いた。レジスト膜としては、ＸＰ８８４３を用
い、そのｎPRおよびｋPRは、それぞれ１．８０および
０．０１１と仮定した。また、タングステンシリサイド
基板のｎおよびｋは、それぞれ１．９３および２．７３
と仮定した。 また、Ｓｉx Ｏy Ｎz ：Ｈ膜のｎおよび
ｋは、それぞれ２．１２および０．５４と仮定した。ま
た、ＬＰ−ＴＥＯＳ酸化シリコン膜およびＰ−ＴＥＯＳ
酸化シリコン膜のｎおよびｋは、それぞれ１．５２およ
び０と仮定した。
【００８０】実施例３ 上記実施例１においては、図１５に示すオフセット酸化
膜を保護膜１４で構成したが、本実施例では、オフセッ
ト酸化膜を、保護膜と層間膜との積層膜構造に構成する
以外は、実施例１と同様にして、半導体装置を製造し
た。
膜を保護膜１４で構成したが、本実施例では、オフセッ
ト酸化膜を、保護膜と層間膜との積層膜構造に構成する
以外は、実施例１と同様にして、半導体装置を製造し
た。
【００８１】保護膜は、２０〜１００ｎｍの膜厚を有
し、５００℃以下の成膜温度でＣＶＤ法により成膜され
た酸化シリコン膜、プラズマＴＥＯＳ法またはオゾンＴ
ＥＯＳ法により成膜された酸化シリコン膜などで構成し
た。また、層間膜は、８０〜２００ｎｍ程度の膜厚を有
し、保護膜と略同等の光学定数を有する無機膜であるこ
とが好ましく、たとえばＬＰ−ＴＥＯＳ法により成膜さ
れる酸化シリコン膜で構成した。
し、５００℃以下の成膜温度でＣＶＤ法により成膜され
た酸化シリコン膜、プラズマＴＥＯＳ法またはオゾンＴ
ＥＯＳ法により成膜された酸化シリコン膜などで構成し
た。また、層間膜は、８０〜２００ｎｍ程度の膜厚を有
し、保護膜と略同等の光学定数を有する無機膜であるこ
とが好ましく、たとえばＬＰ−ＴＥＯＳ法により成膜さ
れる酸化シリコン膜で構成した。
【００８２】実施例４ 本実施例では、上記実施例１〜実施例３で示した、反射
防止膜としてのＳｉxＯy Ｎz ：Ｈ膜を、以下の手法に
より成膜した以外は、実施例１〜３で示した半導体装置
の製造方法と同様にして半導体装置を製造した。
防止膜としてのＳｉxＯy Ｎz ：Ｈ膜を、以下の手法に
より成膜した以外は、実施例１〜３で示した半導体装置
の製造方法と同様にして半導体装置を製造した。
【００８３】すなわち、本実施例では、平行平板型プラ
ズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、もしくはバイ
アスＥＣＲプラズマＣＶＤ法を利用し、マイクロ波
（２．４５ＧＨｚ）を用いて、ＳｉＨ4 ＋Ｏ2 ＋Ｎ2 の
混合ガス、もしくはＳｉＨ4 ＋Ｎ2 Ｏの混合ガスを用い
て、Ｓｉx Ｏy Ｎz ：Ｈ膜を成膜した。
ズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、もしくはバイ
アスＥＣＲプラズマＣＶＤ法を利用し、マイクロ波
（２．４５ＧＨｚ）を用いて、ＳｉＨ4 ＋Ｏ2 ＋Ｎ2 の
混合ガス、もしくはＳｉＨ4 ＋Ｎ2 Ｏの混合ガスを用い
て、Ｓｉx Ｏy Ｎz ：Ｈ膜を成膜した。
【００８４】実施例５ 本実施例では、上記実施例１〜実施例３で示した、Ｓｉ
x Ｏy Ｎz ：Ｈ膜を、以下の手法により成膜した以外
は、実施例１〜３で示した半導体装置の製造方法と同様
にして半導体装置を製造した。
x Ｏy Ｎz ：Ｈ膜を、以下の手法により成膜した以外
は、実施例１〜３で示した半導体装置の製造方法と同様
にして半導体装置を製造した。
【００８５】すなわち、本実施例では、平行平板型プラ
ズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、もしくはバイ
アスＥＣＲプラズマＣＶＤ法を利用し、マイクロ波
（２．４５ＧＨｚ）を用いて、ＳｉＨ4 ＋Ｏ2 ＋Ｎ2 の
混合ガス、もしくはＳｉＨ4 ＋Ｎ2 Ｏの混合ガスを用
い、バッファガスとしてＡｒを用い、Ｓｉx Ｏy Ｎz ：
Ｈ膜を成膜した。
ズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、もしくはバイ
アスＥＣＲプラズマＣＶＤ法を利用し、マイクロ波
（２．４５ＧＨｚ）を用いて、ＳｉＨ4 ＋Ｏ2 ＋Ｎ2 の
混合ガス、もしくはＳｉＨ4 ＋Ｎ2 Ｏの混合ガスを用
い、バッファガスとしてＡｒを用い、Ｓｉx Ｏy Ｎz ：
Ｈ膜を成膜した。
【００８６】実施例６ 本実施例では、上記実施例１〜実施例３で示した、Ｓｉ
x Ｏy Ｎz ：Ｈ膜を、以下の手法により成膜した以外
は、実施例１〜３で示した半導体装置の製造方法と同様
にして半導体装置を製造した。
x Ｏy Ｎz ：Ｈ膜を、以下の手法により成膜した以外
は、実施例１〜３で示した半導体装置の製造方法と同様
にして半導体装置を製造した。
【００８７】すなわち、本実施例では、平行平板型プラ
ズマＣＶＤ法、ＥＣＲＣＶＤ法、もしくはバイアスＥＣ
ＲプラズマＣＶＤ法を利用し、ＳｉＨ4 ＋Ｏ2 ＋Ｎ2 の
混合ガス、もしくはＳｉＨ4 ＋Ｎ2 Ｏの混合ガスを用い
て、Ｓｉx Ｏy Ｎz ：Ｈ膜を成膜した。
ズマＣＶＤ法、ＥＣＲＣＶＤ法、もしくはバイアスＥＣ
ＲプラズマＣＶＤ法を利用し、ＳｉＨ4 ＋Ｏ2 ＋Ｎ2 の
混合ガス、もしくはＳｉＨ4 ＋Ｎ2 Ｏの混合ガスを用い
て、Ｓｉx Ｏy Ｎz ：Ｈ膜を成膜した。
【００８８】実施例７ 本実施例では、上記実施例１〜実施例３で示した、Ｓｉ
x Ｏy Ｎz ：Ｈ膜を、以下の手法により成膜した以外
は、実施例１〜３で示した半導体装置の製造方法と同様
にして半導体装置を製造した。
x Ｏy Ｎz ：Ｈ膜を、以下の手法により成膜した以外
は、実施例１〜３で示した半導体装置の製造方法と同様
にして半導体装置を製造した。
【００８９】すなわち、本実施例では、平行平板型プラ
ズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、もしくはバイ
アスＥＣＲプラズマＣＶＤ法を利用し、ＳｉＨ4 ＋Ｏ2
＋Ｎ2 の混合ガス、もしくはＳｉＨ4 ＋Ｎ2 Ｏの混合ガ
スを用いて、バッファガスとしてＡｒを用い、Ｓｉx Ｏ
y Ｎz ：Ｈ膜を成膜した。
ズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、もしくはバイ
アスＥＣＲプラズマＣＶＤ法を利用し、ＳｉＨ4 ＋Ｏ2
＋Ｎ2 の混合ガス、もしくはＳｉＨ4 ＋Ｎ2 Ｏの混合ガ
スを用いて、バッファガスとしてＡｒを用い、Ｓｉx Ｏ
y Ｎz ：Ｈ膜を成膜した。
【００９０】実施例８ 本実施例では、実施例１〜３で示した、反射防止膜とし
てのＳｉx Ｏy Ｎz ：Ｈ膜の代わりに、Ｓｉx Ｎy を用
い、それを、以下の手法により成膜した以外は、実施例
１〜３と同様にして、半導体装置を製造した。
てのＳｉx Ｏy Ｎz ：Ｈ膜の代わりに、Ｓｉx Ｎy を用
い、それを、以下の手法により成膜した以外は、実施例
１〜３と同様にして、半導体装置を製造した。
【００９１】すなわち、本実施例では、反射防止膜を、
平行平板型プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ
法、もしくはバイアスＥＣＲプラズマＣＶＤ法を利用
し、マイクロ波（２．４５ＧＨｚ）を用いて、ＳｉＨ4
＋ＮＨ3 混合ガス、もしくはＳｉＨ2 Ｃｌ2＋ＮＨ3 混
合ガスを用いて成膜した。
平行平板型プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ
法、もしくはバイアスＥＣＲプラズマＣＶＤ法を利用
し、マイクロ波（２．４５ＧＨｚ）を用いて、ＳｉＨ4
＋ＮＨ3 混合ガス、もしくはＳｉＨ2 Ｃｌ2＋ＮＨ3 混
合ガスを用いて成膜した。
【００９２】実施例９ 本実施例では、実施例１〜３で示した、反射防止膜とし
てのＳｉx Ｏy Ｎz ：Ｈ膜の代わりに、Ｓｉx Ｎy を用
い、それを、以下の手法により成膜した以外は、実施例
１〜３と同様にして、半導体装置を製造した。
てのＳｉx Ｏy Ｎz ：Ｈ膜の代わりに、Ｓｉx Ｎy を用
い、それを、以下の手法により成膜した以外は、実施例
１〜３と同様にして、半導体装置を製造した。
【００９３】すなわち、本実施例では、反射防止膜を、
平行平板型プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ
法、もしくはバイアスＥＣＲプラズマＣＶＤ法を利用
し、マイクロ波（２．４５ＧＨｚ）を用いて、ＳｉＨ4
＋Ｏ2 混合ガス、もしくはＳｉＨ2 Ｃｌ2＋ＮＨ3 混合
ガスを用い、バッファガスとしてＡｒを用いて成膜し
た。
平行平板型プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ
法、もしくはバイアスＥＣＲプラズマＣＶＤ法を利用
し、マイクロ波（２．４５ＧＨｚ）を用いて、ＳｉＨ4
＋Ｏ2 混合ガス、もしくはＳｉＨ2 Ｃｌ2＋ＮＨ3 混合
ガスを用い、バッファガスとしてＡｒを用いて成膜し
た。
【００９４】実施例１０ 本実施例では、実施例１〜３で示した、反射防止膜とし
てのＳｉx Ｏy Ｎz ：Ｈ膜の代わりに、Ｓｉx Ｎy を用
い、それを、以下の手法により成膜した以外は、実施例
１〜３と同様にして、半導体装置を製造した。
てのＳｉx Ｏy Ｎz ：Ｈ膜の代わりに、Ｓｉx Ｎy を用
い、それを、以下の手法により成膜した以外は、実施例
１〜３と同様にして、半導体装置を製造した。
【００９５】すなわち、本実施例では、反射防止膜を、
平行平板型プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ
法、もしくはバイアスＥＣＲプラズマＣＶＤ法を利用
し、ＳｉＨ4 ＋Ｏ2 混合ガス、もしくはＳｉＨ2 Ｃｌ2
＋ＮＨ3 混合ガスを用いて成膜した。
平行平板型プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ
法、もしくはバイアスＥＣＲプラズマＣＶＤ法を利用
し、ＳｉＨ4 ＋Ｏ2 混合ガス、もしくはＳｉＨ2 Ｃｌ2
＋ＮＨ3 混合ガスを用いて成膜した。
【００９６】実施例１１ 本実施例では、実施例１〜３で示した、反射防止膜とし
てのＳｉx Ｏy Ｎz ：Ｈ膜の代わりに、Ｓｉx Ｎy を用
い、それを、以下の手法により成膜した以外は、実施例
１〜３と同様にして、半導体装置に微細パターンを形成
した。
てのＳｉx Ｏy Ｎz ：Ｈ膜の代わりに、Ｓｉx Ｎy を用
い、それを、以下の手法により成膜した以外は、実施例
１〜３と同様にして、半導体装置に微細パターンを形成
した。
【００９７】すなわち、本実施例では、反射防止膜を、
平行平板型プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ
法、もしくはバイアスＥＣＲプラズマＣＶＤ法を利用
し、ＳｉＨ4 ＋Ｏ2 混合ガス、もしくはＳｉＨ2 Ｃｌ2
＋ＮＨ3 混合ガスを用い、バッファガスとしてＡｒを用
いて成膜した。
平行平板型プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ
法、もしくはバイアスＥＣＲプラズマＣＶＤ法を利用
し、ＳｉＨ4 ＋Ｏ2 混合ガス、もしくはＳｉＨ2 Ｃｌ2
＋ＮＨ3 混合ガスを用い、バッファガスとしてＡｒを用
いて成膜した。
【００９８】
【発明の効果】以上説明してきたように、本発明の半導
体装置の製造方法によれば、ｉ線（３６５ｎｍ）または
それよりも短波長の光、例えばｉ線、ＫｒＦ，ＡｒＦエ
キシマレーザーを光源に用いて、半導体デバイスを作成
する際、化学量論的に不安定な結合を有する反射防止膜
を用いても、該反射防止膜上に該反射防止膜の膜質を変
質させない保護膜を用いることにより、良好に安定した
微細パターンを形成することができる。
体装置の製造方法によれば、ｉ線（３６５ｎｍ）または
それよりも短波長の光、例えばｉ線、ＫｒＦ，ＡｒＦエ
キシマレーザーを光源に用いて、半導体デバイスを作成
する際、化学量論的に不安定な結合を有する反射防止膜
を用いても、該反射防止膜上に該反射防止膜の膜質を変
質させない保護膜を用いることにより、良好に安定した
微細パターンを形成することができる。
【００９９】すなわち、本発明によれば、段差構造を有
し、かつ半導体マスクパターンが微細なものであって
も、反射防止効果と無機マスク機能とを兼ね備える無機
膜、特にＳｉx Ｏy Ｎz ：Ｈ膜を用いることにより、工
程数を増加させることなく、安定したマスクパターンを
配線層上に良好に形成できる。
し、かつ半導体マスクパターンが微細なものであって
も、反射防止効果と無機マスク機能とを兼ね備える無機
膜、特にＳｉx Ｏy Ｎz ：Ｈ膜を用いることにより、工
程数を増加させることなく、安定したマスクパターンを
配線層上に良好に形成できる。
【図１】図１はレジスト膜内での光の干渉を示す概略図
である。
である。
【図２】図２はシリコン基板上の定在波効果を示す図で
ある。
ある。
【図３】図３は段差による定在波効果への影響を推定す
る図である。
る図である。
【図４】図４は吸収光量の変動とパターン寸法変動との
関係を示すグラフである。
関係を示すグラフである。
【図５】図５はシリコン基板上の定在波効果を示す図で
ある。
ある。
【図６】図６は反射防止膜の膜厚を固定して、光学定数
ｎ，ｋを変化させた場合の吸収光量の等高線を示す図で
ある。
ｎ，ｋを変化させた場合の吸収光量の等高線を示す図で
ある。
【図７】図７は他の異なったレジスト膜厚について、図
６と同様な吸収光量の等高線を示す図である。
６と同様な吸収光量の等高線を示す図である。
【図８】図８は他の異なったレジスト膜厚について、図
６と同様な吸収光量の等高線を示す図である。
６と同様な吸収光量の等高線を示す図である。
【図９】図９は他の異なったレジスト膜厚について、図
６と同様な吸収光量の等高線を示す図である。
６と同様な吸収光量の等高線を示す図である。
【図１０】図１０（Ａ），（Ｂ）は製造条件を変化させ
た場合のＳｉx Ｏy Ｎz の光学定数の変化を示すグラフ
である。
た場合のＳｉx Ｏy Ｎz の光学定数の変化を示すグラフ
である。
【図１１】図１１はタングステンシリサイド下地基板上
に、Ｓｉx Ｏy Ｎz ：Ｈ膜を成膜た場合の反射防止効果
を示す図である。
に、Ｓｉx Ｏy Ｎz ：Ｈ膜を成膜た場合の反射防止効果
を示す図である。
【図１２】図１２はアルミシリコンシリサイド基板上に
Ｓｉx Ｏy Ｎz ：Ｈ膜を成膜した場合の反射防止効果を
示す図である。
Ｓｉx Ｏy Ｎz ：Ｈ膜を成膜した場合の反射防止効果を
示す図である。
【図１３】図１３はシリコン基板上にＳｉx Ｏy Ｎz ：
Ｈ膜を成膜した場合の反射防止効果を示す図である。
Ｈ膜を成膜した場合の反射防止効果を示す図である。
【図１４】図１４はＳｉx Ｏy Ｎz ：Ｈ膜をアニールし
た場合のＦＴ−ＩＲスペクトル分析図である。
た場合のＦＴ−ＩＲスペクトル分析図である。
【図１５】図１５は本発明の一実施例に係る半導体装置
の製造過程を示す要部断面図である。
の製造過程を示す要部断面図である。
【図１６】図１６は保護膜の効果を確かめる実験例を示
す概略図である。
す概略図である。
【図１７】図１７は本発明の他の実施例に係る半導体装
置の製造過程を示す概略断面図である。
置の製造過程を示す概略断面図である。
【図１８】図１８は図１７に示す工程の続きの工程を示
す概略断面図である。
す概略断面図である。
【図１９】図１９は保護膜の効果を確かめる実験例を示
す概略図である。
す概略図である。
【図２０】図２０は反射防止膜および保護膜を積層させ
た場合の定在波効果を示すグラフである。
た場合の定在波効果を示すグラフである。
２… 半導体基板 ４… 素子分離領域 ６… ゲート絶縁膜 ８… ポリシリコン膜 １０… タングステンシリサイド膜 １２… 反射防止膜 １４… 保護膜（オフセット酸化膜） ３０… 第１配線層 ３２… 第２配線層 ３４… コンタクトホール ３６… 第１層間絶縁膜 ３８… 反射防止膜 ４０… 保護膜 ４２… 第２層間絶縁膜 ４４… レジスト膜
Claims (11)
- 【請求項１】 下地基板上に、フォトリソグラフィー法
により所定パターンのレジスト膜を形成し、このレジス
ト膜をマスクとして、エッチングを行い、上記下地基板
を加工する半導体装置の製造方法であって、 上記下地基板上に、化学量論的に不安定な結合を有する
反射防止膜を形成する工程と、 この反射防止膜上に、この反射防止膜の光学条件の変化
を抑止する保護膜を形成する工程と、 この保護膜上に、直接または層間膜を介して、レジスト
膜を形成する工程と、 このレジスト膜をフォトリソグラフィー法により所定の
パターンに加工する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 上記反射防止膜が、Ｓｉx Ｏy Ｎz （た
だし、ｘは０を含まない実数、ｙは０を含む実数、ｚは
０を含まない実数）で構成される請求項１に記載の半導
体装置の製造方法。 - 【請求項３】 上記保護膜が、この保護膜上に形成され
る層間膜と略同等の光学特性を有する材質で構成される
請求項１または２に記載の半導体装置の製造方法。 - 【請求項４】 上記保護膜は、露光用光の波長における
屈折率（ｎ）が１．４以上１．７以下の無機膜で構成さ
れ、上記層間膜が、酸化シリコン膜で構成される請求項
１〜３のいずれかに記載の半導体装置の製造方法。 - 【請求項５】 上記保護膜が、プラズマＴＥＯＳ法によ
り成膜される膜である請求項１〜４のいずれかに記載の
半導体装置の製造方法。 - 【請求項６】 上記保護膜が、上記反射防止膜の成膜温
度以下の温度で成膜される請求項１〜５のいずれかに記
載の半導体装置の製造方法。 - 【請求項７】 上記保護膜が、絶縁膜であり、この保護
膜が、層間膜を兼ねる請求項１〜６のいずれかに記載の
半導体装置の製造方法。 - 【請求項８】 ＭＯＳトランジスタが形成された半導体
装置において、 ＭＯＳトランジスタのゲート電極の上に、Ｓｉx Ｏy Ｎ
z （ただし、ｘは０を含まない実数、ｙは０を含む実
数、ｚは０を含まない実数）で構成される反射防止膜が
成膜してあり、この反射防止膜の上に、この反射防止膜
の光学条件の変化を抑止する保護膜が成膜してあり、こ
の保護膜が、ゲート電極のオフセット酸化膜の少なくと
も一部である半導体装置。 - 【請求項９】 下層配線層と、層間絶縁膜と、上層配線
層とを有し、層間絶縁膜に形成されたコンタクトホール
を通して、下層配線層と上層配線層とが接続してある半
導体装置であって、 下層配線層の表面には、Ｓｉx Ｏy Ｎz （ただし、ｘは
０を含まない実数、ｙは０を含む実数、ｚは０を含まな
い実数）で構成される反射防止膜が成膜してあり、この
反射防止膜の上に、この反射防止膜の光学条件の変化を
抑止する機能を有する保護膜が成膜してある半導体装
置。 - 【請求項１０】 上記保護膜が、上記反射防止膜の成膜
温度以下の温度で、プラズマＴＥＯＳ法により成膜され
る膜である請求項８に記載の半導体装置。 - 【請求項１１】 上記保護膜が、層間絶縁膜であり、上
記反射防止膜の成膜温度以下の温度で、プラズマＴＥＯ
Ｓ法により成膜される膜である請求項９に記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35203193A JP3326943B2 (ja) | 1993-12-29 | 1993-12-29 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35203193A JP3326943B2 (ja) | 1993-12-29 | 1993-12-29 | 半導体装置の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201716A true JPH07201716A (ja) | 1995-08-04 |
| JP3326943B2 JP3326943B2 (ja) | 2002-09-24 |
Family
ID=18421311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35203193A Expired - Fee Related JP3326943B2 (ja) | 1993-12-29 | 1993-12-29 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3326943B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154502A (ja) * | 1997-05-07 | 1999-02-26 | Applied Materials Inc | エッチング停止層の堆積方法及び装置 |
| US6083852A (en) * | 1997-05-07 | 2000-07-04 | Applied Materials, Inc. | Method for applying films using reduced deposition rates |
| US6599682B2 (en) | 2000-04-26 | 2003-07-29 | Tokyo Ohka Kogyo Co., Ltd. | Method for forming a finely patterned photoresist layer |
| US6719919B1 (en) | 1998-12-23 | 2004-04-13 | Micron Technology, Inc. | Composition of matter |
| US6878507B2 (en) | 1998-02-25 | 2005-04-12 | Micron Technology, Inc. | Semiconductor processing methods |
| US7045277B2 (en) | 2000-01-18 | 2006-05-16 | Micron Technology, Inc. | Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride |
| US7067414B1 (en) | 1999-09-01 | 2006-06-27 | Micron Technology, Inc. | Low k interlevel dielectric layer fabrication methods |
| JP2007521660A (ja) * | 2003-08-29 | 2007-08-02 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 低温かつ低堆積レートでｔｅｏｓキャップ層を形成する方法 |
| US7576400B1 (en) | 1998-09-03 | 2009-08-18 | Micron Technology, Inc. | Circuitry and gate stacks |
-
1993
- 1993-12-29 JP JP35203193A patent/JP3326943B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127262A (en) * | 1996-06-28 | 2000-10-03 | Applied Materials, Inc. | Method and apparatus for depositing an etch stop layer |
| JPH1154502A (ja) * | 1997-05-07 | 1999-02-26 | Applied Materials Inc | エッチング停止層の堆積方法及び装置 |
| US6083852A (en) * | 1997-05-07 | 2000-07-04 | Applied Materials, Inc. | Method for applying films using reduced deposition rates |
| US6324439B1 (en) | 1997-05-07 | 2001-11-27 | Applied Materials, Inc. | Method and apparatus for applying films using reduced deposition rates |
| US6878507B2 (en) | 1998-02-25 | 2005-04-12 | Micron Technology, Inc. | Semiconductor processing methods |
| US7576400B1 (en) | 1998-09-03 | 2009-08-18 | Micron Technology, Inc. | Circuitry and gate stacks |
| US6719919B1 (en) | 1998-12-23 | 2004-04-13 | Micron Technology, Inc. | Composition of matter |
| US7067414B1 (en) | 1999-09-01 | 2006-06-27 | Micron Technology, Inc. | Low k interlevel dielectric layer fabrication methods |
| US7045277B2 (en) | 2000-01-18 | 2006-05-16 | Micron Technology, Inc. | Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride |
| US7078328B2 (en) | 2000-01-18 | 2006-07-18 | Micron Technology, Inc. | Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride |
| US7208805B2 (en) | 2000-01-18 | 2007-04-24 | Micron Technology, Inc. | Structures comprising a layer free of nitrogen between silicon nitride and photoresist |
| US7435688B2 (en) | 2000-01-18 | 2008-10-14 | Micron Technology, Inc. | Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride |
| US6599682B2 (en) | 2000-04-26 | 2003-07-29 | Tokyo Ohka Kogyo Co., Ltd. | Method for forming a finely patterned photoresist layer |
| JP2007521660A (ja) * | 2003-08-29 | 2007-08-02 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 低温かつ低堆積レートでｔｅｏｓキャップ層を形成する方法 |
| JP4782010B2 (ja) * | 2003-08-29 | 2011-09-28 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 低温かつ低堆積レートでｔｅｏｓキャップ層を形成する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3326943B2 (ja) | 2002-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297170B1 (en) | Sacrificial multilayer anti-reflective coating for mos gate formation | |
| US7589015B2 (en) | Fabrication of semiconductor devices using anti-reflective coatings | |
| KR100300258B1 (ko) | 집적회로패턴을반도체기판상에형성하기위한방법및구조 | |
| US5677111A (en) | Process for production of micropattern utilizing antireflection film | |
| US5488246A (en) | Semiconductor device and method of manufacturing the same | |
| US6316349B1 (en) | Method for forming contacts of semiconductor devices | |
| EP0588087B1 (en) | Method of forming a resist pattern using an optimized anti-reflective layer | |
| US5643833A (en) | Method of making a contact hole in a semiconductor device | |
| US6723652B1 (en) | Dry etching method and method of manufacturing semiconductor apparatus | |
| JP3326943B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100225327B1 (ko) | 폴리사이드 구조를 갖는 반도체장치 및 그의 제조방법 | |
| US6214526B1 (en) | Semiconductor processing using antireflective layer having high wet etch rate | |
| JP2953348B2 (ja) | レジストパターン形成方法、反射防止膜形成方法、反射防止膜および半導体装置 | |
| US6903007B1 (en) | Process for forming bottom anti-reflection coating for semiconductor fabrication photolithography which inhibits photoresist footing | |
| JP2897692B2 (ja) | レジストパターン形成方法、反射防止膜形成方法、反射防止膜および半導体装置 | |
| JP3339156B2 (ja) | 微細パターンの製造方法と半導体装置の製造方法 | |
| JPH0851072A (ja) | レジストパターン形成方法および反射防止膜形成方法 | |
| US20070119813A1 (en) | Gate patterning method for semiconductor processing | |
| US6323141B1 (en) | Method for forming anti-reflective coating layer with enhanced film thickness uniformity | |
| JPH10261628A (ja) | 半導体素子のコンタクトホール製造方法 | |
| JP3353473B2 (ja) | 半導体装置の製造方法 | |
| JPH07201704A (ja) | 微細パターンの製造方法と半導体装置の製造方法 | |
| KR100308500B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| JP2993003B2 (ja) | パターン形成方法 | |
| JP2897691B2 (ja) | レジストパターン形成方法、反射防止膜形成方法、反射防止膜および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080712 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090712 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100712 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100712 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110712 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120712 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |