JPH07201731A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH07201731A
JPH07201731A JP5334434A JP33443493A JPH07201731A JP H07201731 A JPH07201731 A JP H07201731A JP 5334434 A JP5334434 A JP 5334434A JP 33443493 A JP33443493 A JP 33443493A JP H07201731 A JPH07201731 A JP H07201731A
Authority
JP
Japan
Prior art keywords
sealing
sealing material
base substrate
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5334434A
Other languages
English (en)
Inventor
Tetsuji Obara
哲治 小原
Hideyuki Hosoe
英之 細江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP5334434A priority Critical patent/JPH07201731A/ja
Publication of JPH07201731A publication Critical patent/JPH07201731A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 半導体装置1の気密性を高める。 【構成】 ベース基板2のペレット塔載面の封止領域2
Aと封止用キャップ3の封止領域3Aとを封止材で固着
し、このベース基板2及び封止用キャップ3で形成され
るキャビティ4内に半導体ペレット5及び不活性ガスを
気密封止する半導体装置1の製造方法において、ベース
基板2のペレット塔載面上に半導体ペレット5を塔載す
る工程と、ベース基板2のペレット塔載面の封止領域2
Aに第1封止材7A及びこの第1封止材7Aに比べて融
点が高い第2封止材7Bを介在して封止用キャップ3の
封止領域3Aを不活性ガスの雰囲気中で載置し、その
後、第1封止材7Aが溶融するまで熱処理を施す工程
と、第1封止材7Aを凝固し、この第1封止材7Aでベ
ース基板2の封止領域2Aと封止用キャップ3の封止領
域3Aとを固着する工程とを備える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、ベース基板のペレット塔載面の封止領域と封止用キ
ャップの封止領域とを封止材で固着し、このベース基板
及び封止用キャップで形成されるキャビティ内に半導体
ペレット及び不活性ガスを気密封止する半導体装置に適
用して有効な技術に関するものである。
【0002】
【従来の技術】ベース基板のペレット塔載面上に塔載さ
れた半導体ペレットを封止用キャップで封止する半導体
装置がある。この種の半導体装置は、ベース基板のペレ
ット塔載面の封止領域と封止用キャップの封止領域とを
封止材(例えばろう材)で固着し、このベース基板及び封
止用キャップで形成されるキャビティ内に半導体ペレッ
ト及び不活性ガスを気密封止する。この半導体装置の一
般的な組立プロセスは下記の通りである。
【0003】まず、ベース基板のペレット塔載面上に半
導体ペレットを塔載する。この半導体ペレットの塔載
は、フェースダウン方式若しくはワイヤボンディング方
式で行なわれる。次に、不活性ガス(例えば窒素ガス)の
雰囲気中において、ベース基板のペレット塔載面の封止
領域に封止材を介在して封止用キャップの封止領域を載
置し、その後、前記封止材が溶融するまで熱処理を施
す。次に、前記封止材を凝固し、この封止材でベース基
板の封止領域と封止用キャップの封止領域とを固着す
る。これにより、ベース基板及び封止用キャップで形成
されるキャビティ内に半導体ペレット及び不活性ガスが
気密封止される。
【0004】なお、前記半導体装置については、例えば
特開昭62−249429号公報に記載されている。
【0005】
【発明が解決しようとする課題】本発明者は、前述の半
導体装置について以下の問題点を見出した。
【0006】前記半導体装置の組立プロセスにおいて、
ベース基板の封止領域と封止用キャップの封止領域との
間に介在された封止材を熱処理で溶融する際、溶融によ
る封止材の形状変化で封止用キャップがベース基板側に
向って沈み込み、キャビティ内の内圧がキャビティ外の
外圧に比べて高くなる。このため、キャビティ内の不活
性ガスがキャビティ外に向って移動し(流れ出し)、この
不活性ガスの移動により封止材にボイドが発生する。こ
の封止材に発生するボイドは半導体装置の気密性を低下
させる。
【0007】本発明の目的は、半導体装置の気密性を高
めることが可能な技術を提供することにある。
【0008】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【0010】ベース基板のペレット塔載面の封止領域と
封止用キャップの封止領域とを封止材で固着し、このベ
ース基板及び封止用キャップで形成されるキャビティ内
に半導体ペレット及び不活性ガスを気密封止する半導体
装置の製造方法において、前記ベース基板のペレット塔
載面上に半導体ペレットを塔載する工程と、前記ベース
基板のペレット塔載面の封止領域に第1封止材及びこの
第1封止材に比べて融点が高い第2封止材を介在して前
記封止用キャップの封止領域を不活性ガスの雰囲気中で
載置し、その後、前記第1封止材が溶融するまで熱処理
を施す工程と、前記第1封止材を凝固し、この第1封止
材で前記ベース基板の封止領域と封止用キャップの封止
領域とを固着する工程とを備える。
【0011】
【作用】上述した手段によれば、ベース基板の封止部と
封止用キャップの封止部との間の間隙を第2封止材で保
持しながらベース基板の封止領域と封止用キャップの封
止領域とを第1封止材で固着することができるので、封
止用キャップのベース基板側への沈み込みによるキャビ
ティ内とキャビティ外との圧力差の発生を防止すること
ができる。この結果、圧力差による不活性ガスの移動
(キャビティ内からキャビティ外に向う不活性ガスの流
れ)が生じないので、封止材に生じるボイドの発生を防
止でき、半導体装置の気密性を高めることができる。
【0012】
【実施例】以下、本発明の構成について、フェースダウ
ン方式を採用する半導体装置に本発明を適用した一実施
例とともに説明する。
【0013】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【0014】本発明の一実施例であるフェースダウン方
式を採用する半導体装置の概略構成を図1(斜視図)及び
図2(図1に示すA−A切断線で切った断面図)に示す。
【0015】図1及び図2に示すように、本実施例のフ
ェースダウン方式を採用する半導体装置1は、ベース基
板2のペレット塔載面の封止領域2Aと封止用キャップ
3の封止領域3Aとを封止材7で固着し、このベース基
板2及び封止用キャップ3で形成されるキャビティ4内
に半導体ペレット5及び不活性ガスを気密封止する。
【0016】前記ベース基板2は、例えばムライトで形
成され、図示していないが、多層配線構造で構成され
る。ベース基板2のペレット塔載面には電極2Bが複数
配列され、ベース基板2のペレット塔載面と対向する裏
面には電極2Cが複数配列される。この電極2B、電極
2Cの夫々は前記多層配線構造の配線を介して電気的に
接続される。
【0017】前記半導体ペレット5はベース基板2のペ
レット塔載面上に塔載される。この半導体ペレット5の
素子形成面(図2中、下面)には論理回路システム、記憶
回路システム或はそれらの混合回路システムが塔載され
る。また、半導体ペレット5の素子形成面上には複数の
外部端子(ボンディングパッド)5Aが配列される。
【0018】前記ベース基板2の電極2B、半導体ペレ
ット5の電極5Aの夫々は半田電極(バンプ電極、CC
B電極又は突起電極)6を介在して電気的及び機械的に
接続される。つまり、半導体ペレット5はベース基板2
のペレット塔載面上にフェースダウン方式で塔載され
る。
【0019】前記封止用キャップ3は、断面形状がコの
字形状に形成され、ベース基板2とで半導体ペレット5
及び不活性ガスを気密封止するキャビティ4を構成す
る。封止用キャップ3は例えば窒化アルミニウムで形成
される。
【0020】前記ベース基板2の封止領域2Aと封止用
キャップ3の封止領域3Aとは封止材7で固着される。
この封止材7は、キャビティ4内からキャビティ4外に
向って順次配置された封止材(第1封止材)7A及びこの
封止材7Aに比べて融点が高い封止材(第2封止材)7B
で構成される。キャビティ4の内側に配置された封止材
7Aは例えばPb−Sn系合金(40[重量%]Pb−
60[重量%]Sn)で形成される。このPb−Sn系
合金は、185〜190[℃]程度の融点を有する。キ
ャビティ4の外側に配置された封止材7Bは例えばPb
−Sn系合金(95[重量%]Pb−5[重量%]S
n)で形成される。このPb−Sn系合金は310〜3
15[℃]程度の融点を有する。
【0021】前記ベース基板2の封止領域2A、封止用
キャップ3の封止領域3Aの夫々には、封止材7のぬれ
性を確保する目的として下地金属層2D、下地金属層3
Bの夫々が形成される。この下地金属層2D、下地金属
層3Bの夫々は、例えばTi膜、Ni膜、Au膜の夫々
を順次蒸着した複合膜で形成される。
【0022】次に、前記半導体装置の組立プロセスにつ
いて、図3(組立プロセスの所定の工程での要部断面
図)及び図3(封止材の斜視図)を用いて簡単に説明す
る。
【0023】まず、ベース基板2のペレット塔載面上に
フェースダウン方式で半導体ペレット3を塔載する。
【0024】次に、図3に示すように、不活性ガス(例
えば窒素ガス若しくはアルゴンガス)の雰囲気中におい
て、前記ベース基板2のペレット塔載面の封止領域2A
に封止材7を介在して封止用キャップ3の封止領域3A
を載置する。封止材7は、図4に示すように、封止用キ
ャップ3の封止領域3Aの形状に沿って平面形状がリン
グ形状で形成される。この封止材7は、そのリング形状
の内側から外側に向って封止材7A及び封止材7Bを順
次配置した構成になっている。この後、封止材7の封止
材7Aが溶融するまで熱処理を施す。この時、封止材7
は融点の異なる封止材7A及び封止材7Bで構成されて
いるので、ベース基板2の封止領域2Aと封止用キャッ
プ3の封止領域3Aとの間隙を封止材7Bで保持でき、
封止用キャップ3のベース基板2側への沈み込みを防止
することができる。
【0025】次に、前記封止材7Aを凝固し、この封止
材7Aでベース基板2の封止領域2Aと封止用キャップ
3の封止領域3Aとを固着する。これにより、ベース基
板2及び封止用キャップ3で形成されるキャビティ4内
に半導体ペレット5及び不活性ガスが気密封止される。
【0026】このように、半導体装置1の製造方法にお
いて、ベース基板2のペレット塔載面上に半導体ペレッ
ト5を塔載する工程と、前記ベース基板2のペレット塔
載面の封止領域2Aに封止材7A及びこの封止材7Aに
比べて融点が高い封止材7Bを介在して前記封止用キャ
ップ3の封止領域3Aを不活性ガスの雰囲気中で載置
し、その後、前記封止材7Aが溶融するまで熱処理を施
す工程と、前記封止材7Aを凝固し、この封止材7Aで
前記ベース基板2の封止領域2Aと封止用キャップ3の
封止領域3Aとを固着する工程とを備える。これによ
り、ベース基板2の封止領域2Aと封止用キャップ3の
封止領域3Aとの間の間隙を封止材7Bで保持しながら
ベース基板2の封止領域2Aと封止用キャップ3の封止
領域3Aとを封止材7Aで固着することができるので、
封止用キャップ3のベース基板2側への沈み込みによる
キャビティ4内とキャビティ4外との圧力差の発生を防
止することができる。この結果、圧力差による不活性ガ
スの移動(キャビティ内からキャビティ外に向う不活性
ガスの流れ)が生じないので、封止材7に生じるボイド
の発生を防止でき、半導体装置の気密性を高めることが
できる。
【0027】なお、封止材7は、封止材7A、封止材7
Bの夫々をキャビティ4外からキャビティ4内に向って
順次配置した構成にしてもよい。
【0028】また、封止材7は、図5(封止用キャップ
の背面図)及び図6(図5に示すB−B切断線で切った
断面図)に示すように、封止用キャップ3の各辺毎の封
止領域3Aの一部に封止材7Bを設け、この封止材7B
上を含む封止用キャップ3の封止領域3Bの他部上に封
止材7Aを設けた構成(一部2層構造)にしてもよい。
【0029】また、前記封止材7Bは、図示していない
が、封止用キャップ3の4つの角部の夫々の封止領域3
Aに設けてもよい。
【0030】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【0031】例えば、本発明は、ベース基板のペレット
塔載面上にボンディングワイヤ方式で半導体ペレットを
塔載する半導体装置に適用できる。
【0032】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0033】半導体装置の気密性を高めることができ
る。
【図面の簡単な説明】
【図1】 本発明の一実施例である半導体装置の斜視
図。
【図2】 図1に示すA−A切断線で切った断面図。
【図3】 前記半導体装置の組立プロセスを説明する所
定の工程での要部断面図。
【図4】 封止材の斜視図。
【図5】 本発明の変形例を示す封止用キャップの背面
図。
【図6】 図5に示すB−B切断線で切った断面図。
【符号の説明】
1…半導体装置、2…ベース基板、2A…封止領域、3
…封止用キャップ、3A…封止領域、4…キャビティ、
5…半導体ペレット、6…半田電極、7…封止材、7A
…封止材、7B…封止材。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 細江 英之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ベース基板のペレット塔載面の封止領域
    と封止用キャップの封止領域とを封止材で固着し、この
    ベース基板及び封止用キャップで形成されるキャビティ
    内に半導体ペレット及び不活性ガスを気密封止する半導
    体装置の製造方法において、前記ベース基板のペレット
    塔載面上に半導体ペレットを塔載する工程と、前記ベー
    ス基板のペレット塔載面の封止領域に第1封止材及びこ
    の第1封止材に比べて融点が高い第2封止材を介在して
    前記封止用キャップの封止領域を不活性ガスの雰囲気中
    で載置し、その後、前記第1封止材が溶融するまで熱処
    理を施す工程と、前記第1封止材を凝固し、この第1封
    止材で前記ベース基板の封止領域と封止用キャップの封
    止領域とを固着する工程とを備えたことを特徴とする半
    導体装置の製造方法。
  2. 【請求項2】 前記第1封止材、第2封止材の夫々は、
    前記キャビティ内からキャビティ外に向って、若しくは
    キャビティ外からキャビティ内に向って順次配置される
    ことを特徴とする請求項1に記載の半導体装置の製造方
    法。
JP5334434A 1993-12-28 1993-12-28 半導体装置の製造方法 Withdrawn JPH07201731A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5334434A JPH07201731A (ja) 1993-12-28 1993-12-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5334434A JPH07201731A (ja) 1993-12-28 1993-12-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH07201731A true JPH07201731A (ja) 1995-08-04

Family

ID=18277343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5334434A Withdrawn JPH07201731A (ja) 1993-12-28 1993-12-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH07201731A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154173B2 (en) * 2003-06-06 2006-12-26 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154173B2 (en) * 2003-06-06 2006-12-26 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
US6720206B2 (en) Method for manufacturing digital micro-mirror device (DMD) packages
US5985692A (en) Process for flip-chip bonding a semiconductor die having gold bump electrodes
JP2956786B2 (ja) 合成ハイブリッド半導体ストラクチャ
JP2000100869A (ja) 半導体装置およびその製造方法
US7170168B2 (en) Flip-chip semiconductor package with lead frame and method for fabricating the same
JP3129169B2 (ja) 半導体装置及びその製造方法
JP3232872B2 (ja) はんだバンプの形成方法
US6692629B1 (en) Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer
JP2003068975A (ja) 半導体装置およびその製造方法
JPH07201731A (ja) 半導体装置の製造方法
JPS60134444A (ja) バンプ電極形成方法
JPH0562980A (ja) 半導体装置およびその製造方法
JPH0697349A (ja) 樹脂封止型半導体装置とその製造方法
JP3055960B2 (ja) 半導体装置の製造方法
US11764131B2 (en) Semiconductor device and manufacturing method thereof
JP2716355B2 (ja) 半導体装置の製造方法
JP4668608B2 (ja) 半導体チップおよびそれを用いた半導体装置、ならびに半導体チップの製造方法
JPH03108361A (ja) 半導体集積回路装置
JPH08279575A (ja) 半導体パッケージ
JP2002222898A (ja) 半導体装置及びその製造方法
JPH03142860A (ja) 半導体集積回路装置の製造方法
JP2911005B2 (ja) バンプ電極の処理方法
CN116913790A (zh) 制造封装体的方法和封装体
JPH09252020A (ja) 半導体装置およびその製造方法
JPH0797616B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010306