JPH07201748A - Method for manufacturing semiconductor substrate - Google Patents
Method for manufacturing semiconductor substrateInfo
- Publication number
- JPH07201748A JPH07201748A JP5337892A JP33789293A JPH07201748A JP H07201748 A JPH07201748 A JP H07201748A JP 5337892 A JP5337892 A JP 5337892A JP 33789293 A JP33789293 A JP 33789293A JP H07201748 A JPH07201748 A JP H07201748A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- substrate
- film thickness
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 デバイスプロセスにおいてSi汚染による歩
留りの低下の虞れのないGaAs/Si半導体基板の製
造方法を提供する。
【構成】 まずSi下地の実質的全面に所望の最終膜厚
よりも十分薄い第1の膜厚でGaAs膜2を形成し、そ
の上部に絶縁層3を被着させ、この絶縁層の所望領域を
除去して前記GaAs膜2を部分的に露出させ、その
後、この部分的にGaAsの露出した領域2b上に、G
aAsを選択的に最終膜厚まで成長させる。
(57) [Summary] (Modified) [Objective] To provide a method for manufacturing a GaAs / Si semiconductor substrate in which there is no fear of yield reduction due to Si contamination in a device process. [Structure] First, a GaAs film 2 having a first film thickness that is sufficiently smaller than a desired final film thickness is formed on substantially the entire surface of a Si underlayer, and an insulating layer 3 is deposited on the GaAs film 2. Is removed to partially expose the GaAs film 2 and then G is formed on the partially exposed region 2b of GaAs.
aAs is selectively grown to the final film thickness.
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体基板の製造方法
に関するものである。詳しくは、砒化ガリウム(GaA
s)をシリコン(Si)下地上にエピタキシャル成長さ
せる方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor substrate. Specifically, gallium arsenide (GaA)
s) is epitaxially grown on a silicon (Si) base.
【0002】[0002]
【従来の技術】GaAs等の化合物半導体デバイスは、
Siデバイスに比べ、演算速度が早いこと、消費電力が
低いこと、発光・受光機能を有すること、耐放射線性が
高いこと等の種々の利点を有しており、高性能、高機能
デバイスとして利用されつつある。2. Description of the Related Art Compound semiconductor devices such as GaAs are
Compared with Si devices, it has various advantages such as faster calculation speed, lower power consumption, light emitting and receiving functions, and high radiation resistance, and is used as a high performance and high performance device. Is being done.
【0003】しかしながら、現在得られる化合物半導体
単結晶は、Si単結晶と比較して面積が小さく、かつ一
般に高価であるという問題点を有しており、デバイスの
大型化を図ることの支障となっていた。However, the compound semiconductor single crystal obtained at present has a problem that the area is smaller than that of the Si single crystal and is generally expensive, which is an obstacle to increasing the size of the device. Was there.
【0004】このため、GaAs以外の基板、例えばS
i基板上にGaAsのエピタキシャル層を成長させて、
大型かつ安価なGaAs基板と等価なものを得ようとす
る試みがなされている。Therefore, a substrate other than GaAs, for example, S
By growing an epitaxial layer of GaAs on the i substrate,
Attempts have been made to obtain an equivalent to a large and inexpensive GaAs substrate.
【0005】しかしながら、Si基板上にMOCVD法
などにより直接GaAs膜を堆積した場合、Siの熱膨
脹係数とGaAsの熱膨脹係数との差が大きく、GaA
s膜中に歪み応力が生じ、GaAs膜中に転位が生じた
り、Si基板に反りが生じたりするといった問題が生じ
る。However, when the GaAs film is directly deposited on the Si substrate by the MOCVD method or the like, the difference between the coefficient of thermal expansion of Si and the coefficient of thermal expansion of GaAs is large and GaA
There is a problem that strain stress occurs in the s film, dislocation occurs in the GaAs film, and warpage occurs in the Si substrate.
【0006】また、例えば特開平1−266716号公
報に開示されるように、Si基板上にSiO2 等の絶縁
膜を部分的に形成し、この絶縁膜をマスクとしてGaA
sを選択的に成長させる技術が知られている。このよう
に選択成長させることによりGaAs層のSi基板と接
触する面積を低減し、GaAs層に残留する歪み応力を
減少してGaAs層中の転位を減少させるというもので
ある。Further, as disclosed in, for example, Japanese Unexamined Patent Publication No. 1-266716, an insulating film such as SiO 2 is partially formed on a Si substrate, and this insulating film is used as a mask for GaA.
Techniques for selectively growing s are known. By selectively growing in this way, the area of the GaAs layer in contact with the Si substrate is reduced, the strain stress remaining in the GaAs layer is reduced, and the dislocations in the GaAs layer are reduced.
【0007】[0007]
【発明が解決しようとする課題】上記のようにSi基板
上にSiO2 をマスクとしてGaAs層を成長させて得
られた、GaAs/Si半導体基板中に存在するSiO
2 は、FET等のデバイスプロセスにおいて、マスクと
して使用され、その後、マスクとしてのSiO2はエッ
チングされる。As described above, SiO existing in a GaAs / Si semiconductor substrate obtained by growing a GaAs layer on a Si substrate using SiO 2 as a mask.
2 is used as a mask in a device process such as FET, and then SiO 2 as a mask is etched.
【0008】このため、このエッチングの工程で、Si
O2 層下部のSi基板表面が露出する虞れが大きい。G
aAsデバイスプロセスにおいて、Siは汚染源となる
ため、このようにSi表面が露出した場合には、直ちに
SiO2 でのコーティングをデバイスプロセスにおいて
実施する必要があった。しかも、このようにSiO2で
のコーティングを直ちに行なったとしても、GaAsデ
バイスのSi汚染による歩留りの低下が生じていた。Therefore, in this etching process, Si
There is a high possibility that the surface of the Si substrate below the O 2 layer will be exposed. G
Since Si becomes a contamination source in the aAs device process, it was necessary to immediately perform coating with SiO 2 in the device process when the Si surface was exposed. Moreover, even if the coating with SiO 2 is immediately performed, the yield is reduced due to the Si contamination of the GaAs device.
【0009】従って本発明は、上記のごとき従来技術の
問題を解決してなる新規な半導体基板を提供することを
目的とするものである。本発明はさらに、デバイスプロ
セスにおいてSi汚染による歩留りの低下の虞れのない
半導体基板の製造方法を提供することを目的とするもの
である。Therefore, it is an object of the present invention to provide a novel semiconductor substrate which solves the problems of the prior art as described above. A further object of the present invention is to provide a method for manufacturing a semiconductor substrate that does not have a risk of yield reduction due to Si contamination in a device process.
【0010】[0010]
【課題を解決するための手段】上記課題を解決する本発
明は、Si下地上に所望の最終膜厚でGaAsを積層し
てなる半導体基板の製造方法であって、まずSi下地の
実質的全面に前記最終膜厚よりも十分薄い第1の膜厚で
GaAs膜を形成し、その上部に絶縁層を被着させ、こ
の絶縁層の所望領域を除去して前記GaAs膜を部分的
に露出させ、その後、この部分的にGaAsの露出した
領域上に、GaAsを選択的に最終膜厚まで成長させる
ことを特徴とするものである。The present invention for solving the above-mentioned problems is a method for manufacturing a semiconductor substrate in which GaAs is laminated on a Si underlayer to a desired final film thickness. A GaAs film having a first film thickness sufficiently smaller than the final film thickness, an insulating layer is deposited on the first film, and the desired region of the insulating layer is removed to partially expose the GaAs film. After that, GaAs is selectively grown to a final film thickness on the partially exposed region of GaAs.
【0011】[0011]
【作用】本発明においては、Si下地上にSiO2 等の
絶縁層をマスクとしてGaAs層を成長させGaAs/
Si半導体基板を得るにおいて、絶縁層を形成するに先
立ち、Si下地上にGaAsを薄くコーティングしてお
くものである。In the present invention, the GaAs layer is grown on the Si underlayer using an insulating layer such as SiO 2 as a mask.
In obtaining a Si semiconductor substrate, GaAs is thinly coated on a Si underlayer before forming an insulating layer.
【0012】このため上記製造方法により得られたGa
As/Si半導体基板を用いて、半導体デバイスを作製
するに際して、上記絶縁層をエッチングにより除去して
も、Si下地が露出することはなく、このためGaAs
デバイスのSi汚染による歩留り低下が防止されるもの
である。Therefore, the Ga obtained by the above manufacturing method is
When manufacturing a semiconductor device using an As / Si semiconductor substrate, the Si underlayer is not exposed even if the insulating layer is removed by etching.
The yield reduction due to Si contamination of the device is prevented.
【0013】なお、本発明の製造方法においては、Si
下地の実質的全面にGaAs膜を最初に形成するもので
はあるが、このGaAs膜の膜厚は薄いものであり、絶
縁層マスクを用いてGaAsを選択的に成長させること
によって、最終膜厚まで成長したGaAs層に残留する
歪み応力を減少して、GaAs層中の転位を減少させる
効果があり、従来の方法と同様に、結晶欠陥の少ない良
好な品質の基板を製造できる。In the manufacturing method of the present invention, Si
Although the GaAs film is first formed on substantially the entire surface of the underlayer, this GaAs film has a small film thickness, and by selectively growing GaAs using an insulating layer mask, the final film thickness can be reduced. The strain stress remaining in the grown GaAs layer is reduced, and dislocations in the GaAs layer are reduced. As in the conventional method, a good quality substrate with few crystal defects can be manufactured.
【0014】以下、本発明を実施態様に基づきより詳細
に説明する。Hereinafter, the present invention will be described in more detail based on embodiments.
【0015】図1は、本発明の半導体基板の製造方法の
各工程を示す模式図である。FIG. 1 is a schematic view showing each step of the method for manufacturing a semiconductor substrate of the present invention.
【0016】本発明においてはまず、図1(a)に示す
ように、Si基板1上に実質的に全面にわたり、第一G
aAs層2を形成する。この第一GaAs層2の膜厚
は、Si基板1の表面を被覆できるものでかつ十分に薄
いものである必要がある。具体的には例えば、0.1〜
1.0μm程度、より好ましくは0.3〜0.5μm程
度の膜厚であることが望まれる。すなわち、膜厚が0.
1μm未満であると、Si基板1の表面を実質的に全面
にわたり均一に被覆することが困難であり、該第一Ga
As層2を設けたことによるGaAsデバイスプロセス
におけるSi汚染の防止効果が得られない虞れがあり、
一方、膜厚が1.0μmを越えるものであると、Siと
GaAsとの熱膨脹係数の差によって生ずる歪み応力に
より上に成長する第二GaAs層4に転位やクラックが
発生する虞れが高くなるためである。In the present invention, first, as shown in FIG. 1A, the first G layer is formed on the Si substrate 1 over substantially the entire surface.
The aAs layer 2 is formed. The thickness of the first GaAs layer 2 needs to be sufficient to cover the surface of the Si substrate 1 and sufficiently thin. Specifically, for example, 0.1 to
It is desired that the film thickness is about 1.0 μm, more preferably about 0.3 to 0.5 μm. That is, the film thickness is 0.
When the thickness is less than 1 μm, it is difficult to uniformly coat the surface of the Si substrate 1 over substantially the entire surface, and the first Ga
There is a possibility that the effect of preventing Si contamination in the GaAs device process due to the provision of the As layer 2 may not be obtained.
On the other hand, if the film thickness exceeds 1.0 μm, there is a high possibility that dislocations and cracks will occur in the second GaAs layer 4 grown above due to strain stress generated by the difference in thermal expansion coefficient between Si and GaAs. This is because.
【0017】第一GaAs層の形成は、例えば、有機金
属化合気相成長法(MOCVD法)や分子線エピタキシ
ャル法(MBE法)などの公知の方法によって行ない得
る。The first GaAs layer can be formed by a known method such as metal organic chemical vapor deposition (MOCVD method) or molecular beam epitaxial method (MBE method).
【0018】その成長条件等に特に限定はないが、MO
CVD法により第一GaAs層2の成長を行なう場合の
具体的な一例としては次のようなものが挙げられる。キ
ャリアガスとして例えば、水素ガスを用い、反応ガスと
してはAs源として、例えば、アルシン(AsH3 )、
またGa源として、例えば、トリメチルガリウム(Ga
(CH3 )3 )をそれぞれ用いて行ない得る。まず、シ
リコン基板1をMOCVD装置の反応炉内のサセプタに
載置した後、H2 及びAsH3 のガス雰囲気中で反応炉
内を950℃以上の温度に昇温しこの温度にて所定時
間、例えば5〜10分間程度保持し、この高温熱処理に
よりSi基板1表面の自然酸化膜を除去し基板表面を清
浄化する。次いで、反応炉内の温度を400〜450℃
程度の温度に下げて、Ga(CH3 )3 を導入して、清
浄化されたSi基板1の表面に多結晶GaAsを成長さ
せ、実際の成長温度650〜700℃にてGaAsの単
結晶を成長(二段階成長)させて、上記したような所定
の膜厚の第一GaAs層2を形成する。The growth conditions are not particularly limited, but MO
The following is a specific example of growing the first GaAs layer 2 by the CVD method. For example, hydrogen gas is used as the carrier gas, and As source is used as the reaction gas, such as arsine (AsH 3 ),
As a Ga source, for example, trimethylgallium (Ga
(CH 3 ) 3 ) respectively. First, after placing the silicon substrate 1 on the susceptor in the reaction furnace of the MOCVD apparatus, the temperature in the reaction furnace is raised to a temperature of 950 ° C. or higher in a gas atmosphere of H 2 and AsH 3 , and at this temperature for a predetermined time, For example, the temperature is maintained for about 5 to 10 minutes, and the high temperature heat treatment removes the natural oxide film on the surface of the Si substrate 1 to clean the substrate surface. Next, the temperature in the reaction furnace is set to 400 to 450 ° C.
By lowering the temperature to about a certain level and introducing Ga (CH 3 ) 3 , polycrystalline GaAs is grown on the surface of the cleaned Si substrate 1, and a single crystal of GaAs is grown at an actual growth temperature of 650 to 700 ° C. By growing (two-step growth), the first GaAs layer 2 having a predetermined thickness as described above is formed.
【0019】次いで、図1(b)に示すように第一Ga
As層2の上に、絶縁層3を形成する。絶縁層3は、例
えばSiO2 、SiN等により構成でき、プラズマCV
D法などの化学的気相成長法、低温スパッタ法等などの
公知の方法により形成できる。なお、絶縁層3の膜厚と
しては300〜1000Å程度が適当である。Then, as shown in FIG. 1B, the first Ga
The insulating layer 3 is formed on the As layer 2. The insulating layer 3 can be made of, for example, SiO 2 , SiN, etc.
It can be formed by a known method such as a chemical vapor deposition method such as D method, low temperature sputtering method and the like. A suitable film thickness of the insulating layer 3 is about 300 to 1000Å.
【0020】図1(c)に示すように、上記のごとく形
成した絶縁層3の所定領域をフォトリソグラフィー技術
により除去して、絶縁層3をパターニングする。As shown in FIG. 1C, a predetermined region of the insulating layer 3 formed as described above is removed by a photolithography technique, and the insulating layer 3 is patterned.
【0021】その後、前記と同様の手法により、第一G
aAs層2の絶縁層3から露出している領域2b上に、
GaAsを選択的に成長させ、第二GaAs層4を形成
するものである。この第二GaAs層4の膜厚として
は、GaAsデバイスの作製に必要とされる例えば1〜
3μm程度のものである。Thereafter, the first G
On the region 2b exposed from the insulating layer 3 of the aAs layer 2,
The second GaAs layer 4 is formed by selectively growing GaAs. The thickness of the second GaAs layer 4 is, for example, 1 to 1 which is required for manufacturing a GaAs device.
It is about 3 μm.
【0022】例えば上記と同様に、MOCVD法により
第二GaAs層2の成長を行なう場合の具体的一例とし
ては、まず、上記のごとく絶縁層3をパターニングした
後のシリコン基板1をMOCVD装置の反応炉内のサセ
プタに載置した後、H2 及びAsH3 のガス雰囲気中で
反応炉内を650〜700℃の温度まで昇温し、所望の
温度となったら、Ga(CH3 )3 を導入して、露出領
域2b上にGaAsを成長させ、上記したような所定の
膜厚の第二GaAs層2を形成する。For example, similarly to the above, as a concrete example of growing the second GaAs layer 2 by the MOCVD method, first, the silicon substrate 1 after the insulating layer 3 is patterned as described above is reacted by the MOCVD apparatus. After mounting on the susceptor in the furnace, the temperature inside the reaction furnace is raised to a temperature of 650 to 700 ° C. in a gas atmosphere of H 2 and AsH 3 , and when the temperature reaches a desired temperature, Ga (CH 3 ) 3 is introduced. Then, GaAs is grown on the exposed region 2b to form the second GaAs layer 2 having a predetermined film thickness as described above.
【0023】なお、本発明の半導体基板の製造方法は、
上述した実施態様に限定されるものではなく、各種の変
更を加えることができる。The semiconductor substrate manufacturing method of the present invention is
The present invention is not limited to the embodiment described above, and various changes can be made.
【0024】[0024]
【実施例】以下、本発明を実施例によりさらに具体的に
説明する。EXAMPLES The present invention will be described in more detail below with reference to examples.
【0025】直径3インチのSi基板1をMOCVD装
置のサセプタ上に載置し、H2 及びAsH3 のガス雰囲
気中で反応炉内を900℃の温度に昇温しこの温度にて
5分間程度保持したのち、反応炉内の温度を400℃程
度の温度に下げて、Ga(CH3 )3 を導入して、清浄
化されたSi基板1の表面に多結晶GaAsを成長さ
せ、実際の成長温度の650℃にてGaAsの単結晶を
成長させ、膜厚1μmの第一GaAs層2を形成した。The Si substrate 1 having a diameter of 3 inches is placed on the susceptor of the MOCVD apparatus, the temperature inside the reaction furnace is raised to 900 ° C. in a gas atmosphere of H 2 and AsH 3 , and this temperature is maintained for about 5 minutes. After the holding, the temperature in the reaction furnace is lowered to about 400 ° C., Ga (CH 3 ) 3 is introduced, and polycrystalline GaAs is grown on the surface of the cleaned Si substrate 1, and the actual growth is performed. A GaAs single crystal was grown at a temperature of 650 ° C. to form a first GaAs layer 2 having a film thickness of 1 μm.
【0026】次いで、この基板をMOCVD装置より取
出し、GaAs層2の上に、プラズマCVD法により4
00℃にて膜厚500ÅのSiO2 絶縁層3を形成し、
絶縁層3の所定領域をフォトリソグラフィー技術により
除去して、絶縁層3をパターニングした。その後、再び
基板をMOCVD装置中に入れ、H2 及びAsH3 のガ
ス雰囲気中で反応炉内を700℃の温度まで昇温し、こ
の温度となったら、Ga(CH3 )3 を導入して、露出
領域2b上にGaAsを成長させ、膜厚2μmの第二G
aAs層2を形成し、本発明例のGaAs/Si基板を
得た。Next, this substrate is taken out from the MOCVD apparatus, and is formed on the GaAs layer 2 by plasma CVD.
Form a SiO 2 insulating layer 3 with a film thickness of 500Å at 00 ° C,
A predetermined region of the insulating layer 3 was removed by photolithography, and the insulating layer 3 was patterned. After that, the substrate is put into the MOCVD apparatus again, the temperature inside the reaction furnace is raised to a temperature of 700 ° C. in a gas atmosphere of H 2 and AsH 3 , and when this temperature is reached, Ga (CH 3 ) 3 is introduced. , GaAs is grown on the exposed region 2b, and the second G having a film thickness of 2 μm is formed.
The aAs layer 2 was formed to obtain the GaAs / Si substrate of the present invention.
【0027】また比較のために、Si基板1上に第一G
aAs層2を形成しない以外は、上記と同様にして比較
例のGaAs/Si基板を得た。For comparison, the first G on the Si substrate 1
A GaAs / Si substrate of a comparative example was obtained in the same manner as above except that the aAs layer 2 was not formed.
【0028】得られた本発明例および比較例のGaAs
/Si基板中の転位発生密度(エッチピット密度)を調
べたところ、いずれもその密度が105 /cm2 のオー
ダーであり、絶縁膜をマスクとしてGaAsを選択的に
成長させる従来技術(比較例)と同様に本発明方法にお
いても、転位の発生が抑制されていることが明らかとな
った。The obtained GaAs of the present invention and comparative GaAs
When the dislocation generation density (etch pit density) in the / Si substrate was examined, the density was in the order of 10 5 / cm 2 , and the conventional technique for selectively growing GaAs using the insulating film as a mask (comparative example It was revealed that the generation of dislocations was suppressed also in the method of the present invention, as in (1).
【0029】さらに、これらのGaAs/Si基板を用
いてFETデバイスプロセスを行なった。このプロセス
において、SiO2 絶縁層3をマスクとして使用され、
HFを用いてエッチングされた。得られたFETデバイ
スのSi汚染による歩留りの低下を比較したところ、比
較例の基板を用いた場合のSi汚染による不良素子発生
率が50%であったのに対し、本発明例の基板を用いた
場合は10%であり、本発明方法により、実質的にSi
汚染による欠陥製品発生が完全に抑制されることが明ら
かとなった。Further, an FET device process was performed using these GaAs / Si substrates. In this process, the SiO 2 insulating layer 3 is used as a mask,
Etched with HF. When the yield reduction due to Si contamination of the obtained FET devices was compared, the defective element occurrence rate due to Si contamination was 50% when the substrate of the comparative example was used, while the substrate of the example of the present invention was used. If the content is 10%, it is substantially Si by the method of the present invention.
It became clear that the generation of defective products due to contamination was completely suppressed.
【0030】[0030]
【発明の効果】以上述べたように、本発明によればGa
Asデバイスプロセス中でSi表面が露出しないGaA
s/Si半導体基板を得ることができ、Si汚染が防止
でき、デバイスプロセスでの不良素子数が低減でき、歩
留りが向上するものである。またSi表面が露出した場
合におけるコンタミネーション防止のための工程を設け
る必要がなくなり、デパイスプロセスのコスト削減が可
能となる。As described above, according to the present invention, Ga
GaA that does not expose the Si surface during the As device process
It is possible to obtain an s / Si semiconductor substrate, prevent Si contamination, reduce the number of defective elements in the device process, and improve the yield. Further, there is no need to provide a step for preventing contamination when the Si surface is exposed, and the cost of the de-paying process can be reduced.
【図1】 本発明の半導体製造方法における各工程を示
す模式図である。FIG. 1 is a schematic view showing each step in a semiconductor manufacturing method of the present invention.
1…Si基板、2…第一GaAs層、3…SiO2 層、
4…第二GaAs層。1 ... Si substrate, 2 ... first GaAs layer, 3 ... SiO2 layer,
4 ... Second GaAs layer.
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成6年2月1日[Submission date] February 1, 1994
【手続補正1】[Procedure Amendment 1]
【補正対象書類名】図面[Document name to be corrected] Drawing
【補正対象項目名】全図[Correction target item name] All drawings
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【図1】 [Figure 1]
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森谷 明弘 神奈川県相模原市淵野辺5−10−1 新日 本製鐵株式会社エレクトロニクス研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Akihiro Moriya 5-10-1 Fuchinobe, Sagamihara-shi, Kanagawa Electronics Research Laboratory, Nippon Steel Corp.
Claims (1)
導体基板の製造方法であって、 まずSi下地の実質的全面に所望の最終膜厚よりも十分
薄い第1の膜厚でGaAs膜を形成し、その上部に絶縁
層を被着させ、この絶縁層の所望領域を除去して前記G
aAs膜を部分的に露出させ、その後、この部分的にG
aAsの露出した領域上に、GaAsを選択的に最終膜
厚まで成長させることを特徴とする半導体基板の製造方
法。1. A method of manufacturing a semiconductor substrate comprising GaAs laminated on a Si underlayer, wherein a GaAs film having a first film thickness sufficiently smaller than a desired final film thickness is formed on substantially the entire surface of the Si underlayer. Then, an insulating layer is formed on the upper surface of the insulating layer, and a desired region of the insulating layer is removed to remove the G
The aAs film is partially exposed, and then this partially G
A method of manufacturing a semiconductor substrate, wherein GaAs is selectively grown to a final film thickness on an exposed region of aAs.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337892A JPH07201748A (en) | 1993-12-28 | 1993-12-28 | Method for manufacturing semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337892A JPH07201748A (en) | 1993-12-28 | 1993-12-28 | Method for manufacturing semiconductor substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201748A true JPH07201748A (en) | 1995-08-04 |
Family
ID=18312985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5337892A Withdrawn JPH07201748A (en) | 1993-12-28 | 1993-12-28 | Method for manufacturing semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07201748A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8592677B2 (en) | 2010-10-04 | 2013-11-26 | Samsung Electronics Co., Ltd. | Substrate, solar cell including the substrate, and method of manufacturing the same |
-
1993
- 1993-12-28 JP JP5337892A patent/JPH07201748A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8592677B2 (en) | 2010-10-04 | 2013-11-26 | Samsung Electronics Co., Ltd. | Substrate, solar cell including the substrate, and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019529A (en) | Heteroepitaxial growth method | |
| JP3270945B2 (en) | Heteroepitaxial growth method | |
| JPH06244112A (en) | Method of growing compound semiconductor crystal | |
| JPH01270593A (en) | Method for forming compound semiconductor layer | |
| KR20010026835A (en) | Method for fabricating a thick GaN film | |
| US6864112B1 (en) | Method of production of a patterned semiconductor layer | |
| JPH07201748A (en) | Method for manufacturing semiconductor substrate | |
| TW200907124A (en) | Method for forming group-III nitride semiconductor epilayer on silicon substrate | |
| JPH0236060B2 (en) | ||
| JP3157280B2 (en) | Method for manufacturing semiconductor device | |
| EP0496382A2 (en) | Intrinsic gettering for a semiconducteur epitaxial wafer | |
| JPH0794409A (en) | Method for forming III-V compound semiconductor thin film | |
| JP2853226B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0536605A (en) | Manufacture of compound semiconductor substrate | |
| JPS63197326A (en) | Formation of compound semiconductor substrate | |
| JPH04280898A (en) | Crystal growth method of compound semiconductor on Si substrate | |
| JP3005281B2 (en) | Method for manufacturing semiconductor device | |
| JPH04182386A (en) | Substrate susceptor for epitaxial growth | |
| JP2696928B2 (en) | Heteroepitaxial growth method | |
| JPS6398120A (en) | Crystal growth method | |
| JPH0551295A (en) | Production of compound semiconductor substrate | |
| JPH05144727A (en) | Method for producing heteroepitaxial wafer | |
| JPH03270236A (en) | Manufacture of semiconductor device | |
| JPH06188164A (en) | Substrate for epitaxial growth and epitaxial growth method | |
| JPH01222434A (en) | Compound semiconductor manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |