JPH07201748A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH07201748A JPH07201748A JP5337892A JP33789293A JPH07201748A JP H07201748 A JPH07201748 A JP H07201748A JP 5337892 A JP5337892 A JP 5337892A JP 33789293 A JP33789293 A JP 33789293A JP H07201748 A JPH07201748 A JP H07201748A
- Authority
- JP
- Japan
- Prior art keywords
- gaas
- substrate
- film thickness
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 デバイスプロセスにおいてＳｉ汚染による歩
留りの低下の虞れのないＧａＡｓ／Ｓｉ半導体基板の製
造方法を提供する。 【構成】 まずＳｉ下地の実質的全面に所望の最終膜厚
よりも十分薄い第１の膜厚でＧａＡｓ膜２を形成し、そ
の上部に絶縁層３を被着させ、この絶縁層の所望領域を
除去して前記ＧａＡｓ膜２を部分的に露出させ、その
後、この部分的にＧａＡｓの露出した領域２ｂ上に、Ｇ
ａＡｓを選択的に最終膜厚まで成長させる。
留りの低下の虞れのないＧａＡｓ／Ｓｉ半導体基板の製
造方法を提供する。 【構成】 まずＳｉ下地の実質的全面に所望の最終膜厚
よりも十分薄い第１の膜厚でＧａＡｓ膜２を形成し、そ
の上部に絶縁層３を被着させ、この絶縁層の所望領域を
除去して前記ＧａＡｓ膜２を部分的に露出させ、その
後、この部分的にＧａＡｓの露出した領域２ｂ上に、Ｇ
ａＡｓを選択的に最終膜厚まで成長させる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の製造方法
に関するものである。詳しくは、砒化ガリウム（ＧａＡ
ｓ）をシリコン（Ｓｉ）下地上にエピタキシャル成長さ
せる方法に関するものである。
に関するものである。詳しくは、砒化ガリウム（ＧａＡ
ｓ）をシリコン（Ｓｉ）下地上にエピタキシャル成長さ
せる方法に関するものである。
【０００２】
【従来の技術】ＧａＡｓ等の化合物半導体デバイスは、
Ｓｉデバイスに比べ、演算速度が早いこと、消費電力が
低いこと、発光・受光機能を有すること、耐放射線性が
高いこと等の種々の利点を有しており、高性能、高機能
デバイスとして利用されつつある。
Ｓｉデバイスに比べ、演算速度が早いこと、消費電力が
低いこと、発光・受光機能を有すること、耐放射線性が
高いこと等の種々の利点を有しており、高性能、高機能
デバイスとして利用されつつある。
【０００３】しかしながら、現在得られる化合物半導体
単結晶は、Ｓｉ単結晶と比較して面積が小さく、かつ一
般に高価であるという問題点を有しており、デバイスの
大型化を図ることの支障となっていた。
単結晶は、Ｓｉ単結晶と比較して面積が小さく、かつ一
般に高価であるという問題点を有しており、デバイスの
大型化を図ることの支障となっていた。
【０００４】このため、ＧａＡｓ以外の基板、例えばＳ
ｉ基板上にＧａＡｓのエピタキシャル層を成長させて、
大型かつ安価なＧａＡｓ基板と等価なものを得ようとす
る試みがなされている。
ｉ基板上にＧａＡｓのエピタキシャル層を成長させて、
大型かつ安価なＧａＡｓ基板と等価なものを得ようとす
る試みがなされている。
【０００５】しかしながら、Ｓｉ基板上にＭＯＣＶＤ法
などにより直接ＧａＡｓ膜を堆積した場合、Ｓｉの熱膨
脹係数とＧａＡｓの熱膨脹係数との差が大きく、ＧａＡ
ｓ膜中に歪み応力が生じ、ＧａＡｓ膜中に転位が生じた
り、Ｓｉ基板に反りが生じたりするといった問題が生じ
る。
などにより直接ＧａＡｓ膜を堆積した場合、Ｓｉの熱膨
脹係数とＧａＡｓの熱膨脹係数との差が大きく、ＧａＡ
ｓ膜中に歪み応力が生じ、ＧａＡｓ膜中に転位が生じた
り、Ｓｉ基板に反りが生じたりするといった問題が生じ
る。
【０００６】また、例えば特開平１−２６６７１６号公
報に開示されるように、Ｓｉ基板上にＳｉＯ2 等の絶縁
膜を部分的に形成し、この絶縁膜をマスクとしてＧａＡ
ｓを選択的に成長させる技術が知られている。このよう
に選択成長させることによりＧａＡｓ層のＳｉ基板と接
触する面積を低減し、ＧａＡｓ層に残留する歪み応力を
減少してＧａＡｓ層中の転位を減少させるというもので
ある。
報に開示されるように、Ｓｉ基板上にＳｉＯ2 等の絶縁
膜を部分的に形成し、この絶縁膜をマスクとしてＧａＡ
ｓを選択的に成長させる技術が知られている。このよう
に選択成長させることによりＧａＡｓ層のＳｉ基板と接
触する面積を低減し、ＧａＡｓ層に残留する歪み応力を
減少してＧａＡｓ層中の転位を減少させるというもので
ある。
【０００７】
【発明が解決しようとする課題】上記のようにＳｉ基板
上にＳｉＯ2 をマスクとしてＧａＡｓ層を成長させて得
られた、ＧａＡｓ／Ｓｉ半導体基板中に存在するＳｉＯ
2 は、ＦＥＴ等のデバイスプロセスにおいて、マスクと
して使用され、その後、マスクとしてのＳｉＯ2はエッ
チングされる。
上にＳｉＯ2 をマスクとしてＧａＡｓ層を成長させて得
られた、ＧａＡｓ／Ｓｉ半導体基板中に存在するＳｉＯ
2 は、ＦＥＴ等のデバイスプロセスにおいて、マスクと
して使用され、その後、マスクとしてのＳｉＯ2はエッ
チングされる。
【０００８】このため、このエッチングの工程で、Ｓｉ
Ｏ2 層下部のＳｉ基板表面が露出する虞れが大きい。Ｇ
ａＡｓデバイスプロセスにおいて、Ｓｉは汚染源となる
ため、このようにＳｉ表面が露出した場合には、直ちに
ＳｉＯ2 でのコーティングをデバイスプロセスにおいて
実施する必要があった。しかも、このようにＳｉＯ2で
のコーティングを直ちに行なったとしても、ＧａＡｓデ
バイスのＳｉ汚染による歩留りの低下が生じていた。
Ｏ2 層下部のＳｉ基板表面が露出する虞れが大きい。Ｇ
ａＡｓデバイスプロセスにおいて、Ｓｉは汚染源となる
ため、このようにＳｉ表面が露出した場合には、直ちに
ＳｉＯ2 でのコーティングをデバイスプロセスにおいて
実施する必要があった。しかも、このようにＳｉＯ2で
のコーティングを直ちに行なったとしても、ＧａＡｓデ
バイスのＳｉ汚染による歩留りの低下が生じていた。
【０００９】従って本発明は、上記のごとき従来技術の
問題を解決してなる新規な半導体基板を提供することを
目的とするものである。本発明はさらに、デバイスプロ
セスにおいてＳｉ汚染による歩留りの低下の虞れのない
半導体基板の製造方法を提供することを目的とするもの
である。
問題を解決してなる新規な半導体基板を提供することを
目的とするものである。本発明はさらに、デバイスプロ
セスにおいてＳｉ汚染による歩留りの低下の虞れのない
半導体基板の製造方法を提供することを目的とするもの
である。
【００１０】
【課題を解決するための手段】上記課題を解決する本発
明は、Ｓｉ下地上に所望の最終膜厚でＧａＡｓを積層し
てなる半導体基板の製造方法であって、まずＳｉ下地の
実質的全面に前記最終膜厚よりも十分薄い第１の膜厚で
ＧａＡｓ膜を形成し、その上部に絶縁層を被着させ、こ
の絶縁層の所望領域を除去して前記ＧａＡｓ膜を部分的
に露出させ、その後、この部分的にＧａＡｓの露出した
領域上に、ＧａＡｓを選択的に最終膜厚まで成長させる
ことを特徴とするものである。
明は、Ｓｉ下地上に所望の最終膜厚でＧａＡｓを積層し
てなる半導体基板の製造方法であって、まずＳｉ下地の
実質的全面に前記最終膜厚よりも十分薄い第１の膜厚で
ＧａＡｓ膜を形成し、その上部に絶縁層を被着させ、こ
の絶縁層の所望領域を除去して前記ＧａＡｓ膜を部分的
に露出させ、その後、この部分的にＧａＡｓの露出した
領域上に、ＧａＡｓを選択的に最終膜厚まで成長させる
ことを特徴とするものである。
【００１１】
【作用】本発明においては、Ｓｉ下地上にＳｉＯ2 等の
絶縁層をマスクとしてＧａＡｓ層を成長させＧａＡｓ／
Ｓｉ半導体基板を得るにおいて、絶縁層を形成するに先
立ち、Ｓｉ下地上にＧａＡｓを薄くコーティングしてお
くものである。
絶縁層をマスクとしてＧａＡｓ層を成長させＧａＡｓ／
Ｓｉ半導体基板を得るにおいて、絶縁層を形成するに先
立ち、Ｓｉ下地上にＧａＡｓを薄くコーティングしてお
くものである。
【００１２】このため上記製造方法により得られたＧａ
Ａｓ／Ｓｉ半導体基板を用いて、半導体デバイスを作製
するに際して、上記絶縁層をエッチングにより除去して
も、Ｓｉ下地が露出することはなく、このためＧａＡｓ
デバイスのＳｉ汚染による歩留り低下が防止されるもの
である。
Ａｓ／Ｓｉ半導体基板を用いて、半導体デバイスを作製
するに際して、上記絶縁層をエッチングにより除去して
も、Ｓｉ下地が露出することはなく、このためＧａＡｓ
デバイスのＳｉ汚染による歩留り低下が防止されるもの
である。
【００１３】なお、本発明の製造方法においては、Ｓｉ
下地の実質的全面にＧａＡｓ膜を最初に形成するもので
はあるが、このＧａＡｓ膜の膜厚は薄いものであり、絶
縁層マスクを用いてＧａＡｓを選択的に成長させること
によって、最終膜厚まで成長したＧａＡｓ層に残留する
歪み応力を減少して、ＧａＡｓ層中の転位を減少させる
効果があり、従来の方法と同様に、結晶欠陥の少ない良
好な品質の基板を製造できる。
下地の実質的全面にＧａＡｓ膜を最初に形成するもので
はあるが、このＧａＡｓ膜の膜厚は薄いものであり、絶
縁層マスクを用いてＧａＡｓを選択的に成長させること
によって、最終膜厚まで成長したＧａＡｓ層に残留する
歪み応力を減少して、ＧａＡｓ層中の転位を減少させる
効果があり、従来の方法と同様に、結晶欠陥の少ない良
好な品質の基板を製造できる。
【００１４】以下、本発明を実施態様に基づきより詳細
に説明する。
に説明する。
【００１５】図１は、本発明の半導体基板の製造方法の
各工程を示す模式図である。
各工程を示す模式図である。
【００１６】本発明においてはまず、図１（ａ）に示す
ように、Ｓｉ基板１上に実質的に全面にわたり、第一Ｇ
ａＡｓ層２を形成する。この第一ＧａＡｓ層２の膜厚
は、Ｓｉ基板１の表面を被覆できるものでかつ十分に薄
いものである必要がある。具体的には例えば、０．１〜
１．０μｍ程度、より好ましくは０．３〜０．５μｍ程
度の膜厚であることが望まれる。すなわち、膜厚が０．
１μｍ未満であると、Ｓｉ基板１の表面を実質的に全面
にわたり均一に被覆することが困難であり、該第一Ｇａ
Ａｓ層２を設けたことによるＧａＡｓデバイスプロセス
におけるＳｉ汚染の防止効果が得られない虞れがあり、
一方、膜厚が１．０μｍを越えるものであると、Ｓｉと
ＧａＡｓとの熱膨脹係数の差によって生ずる歪み応力に
より上に成長する第二ＧａＡｓ層４に転位やクラックが
発生する虞れが高くなるためである。
ように、Ｓｉ基板１上に実質的に全面にわたり、第一Ｇ
ａＡｓ層２を形成する。この第一ＧａＡｓ層２の膜厚
は、Ｓｉ基板１の表面を被覆できるものでかつ十分に薄
いものである必要がある。具体的には例えば、０．１〜
１．０μｍ程度、より好ましくは０．３〜０．５μｍ程
度の膜厚であることが望まれる。すなわち、膜厚が０．
１μｍ未満であると、Ｓｉ基板１の表面を実質的に全面
にわたり均一に被覆することが困難であり、該第一Ｇａ
Ａｓ層２を設けたことによるＧａＡｓデバイスプロセス
におけるＳｉ汚染の防止効果が得られない虞れがあり、
一方、膜厚が１．０μｍを越えるものであると、Ｓｉと
ＧａＡｓとの熱膨脹係数の差によって生ずる歪み応力に
より上に成長する第二ＧａＡｓ層４に転位やクラックが
発生する虞れが高くなるためである。
【００１７】第一ＧａＡｓ層の形成は、例えば、有機金
属化合気相成長法（ＭＯＣＶＤ法）や分子線エピタキシ
ャル法（ＭＢＥ法）などの公知の方法によって行ない得
る。
属化合気相成長法（ＭＯＣＶＤ法）や分子線エピタキシ
ャル法（ＭＢＥ法）などの公知の方法によって行ない得
る。
【００１８】その成長条件等に特に限定はないが、ＭＯ
ＣＶＤ法により第一ＧａＡｓ層２の成長を行なう場合の
具体的な一例としては次のようなものが挙げられる。キ
ャリアガスとして例えば、水素ガスを用い、反応ガスと
してはＡｓ源として、例えば、アルシン（ＡｓＨ3 ）、
またＧａ源として、例えば、トリメチルガリウム（Ｇａ
（ＣＨ3 ）3 ）をそれぞれ用いて行ない得る。まず、シ
リコン基板１をＭＯＣＶＤ装置の反応炉内のサセプタに
載置した後、Ｈ2 及びＡｓＨ3 のガス雰囲気中で反応炉
内を９５０℃以上の温度に昇温しこの温度にて所定時
間、例えば５〜１０分間程度保持し、この高温熱処理に
よりＳｉ基板１表面の自然酸化膜を除去し基板表面を清
浄化する。次いで、反応炉内の温度を４００〜４５０℃
程度の温度に下げて、Ｇａ（ＣＨ3 ）3 を導入して、清
浄化されたＳｉ基板１の表面に多結晶ＧａＡｓを成長さ
せ、実際の成長温度６５０〜７００℃にてＧａＡｓの単
結晶を成長（二段階成長）させて、上記したような所定
の膜厚の第一ＧａＡｓ層２を形成する。
ＣＶＤ法により第一ＧａＡｓ層２の成長を行なう場合の
具体的な一例としては次のようなものが挙げられる。キ
ャリアガスとして例えば、水素ガスを用い、反応ガスと
してはＡｓ源として、例えば、アルシン（ＡｓＨ3 ）、
またＧａ源として、例えば、トリメチルガリウム（Ｇａ
（ＣＨ3 ）3 ）をそれぞれ用いて行ない得る。まず、シ
リコン基板１をＭＯＣＶＤ装置の反応炉内のサセプタに
載置した後、Ｈ2 及びＡｓＨ3 のガス雰囲気中で反応炉
内を９５０℃以上の温度に昇温しこの温度にて所定時
間、例えば５〜１０分間程度保持し、この高温熱処理に
よりＳｉ基板１表面の自然酸化膜を除去し基板表面を清
浄化する。次いで、反応炉内の温度を４００〜４５０℃
程度の温度に下げて、Ｇａ（ＣＨ3 ）3 を導入して、清
浄化されたＳｉ基板１の表面に多結晶ＧａＡｓを成長さ
せ、実際の成長温度６５０〜７００℃にてＧａＡｓの単
結晶を成長（二段階成長）させて、上記したような所定
の膜厚の第一ＧａＡｓ層２を形成する。
【００１９】次いで、図１（ｂ）に示すように第一Ｇａ
Ａｓ層２の上に、絶縁層３を形成する。絶縁層３は、例
えばＳｉＯ2 、ＳｉＮ等により構成でき、プラズマＣＶ
Ｄ法などの化学的気相成長法、低温スパッタ法等などの
公知の方法により形成できる。なお、絶縁層３の膜厚と
しては３００〜１０００Å程度が適当である。
Ａｓ層２の上に、絶縁層３を形成する。絶縁層３は、例
えばＳｉＯ2 、ＳｉＮ等により構成でき、プラズマＣＶ
Ｄ法などの化学的気相成長法、低温スパッタ法等などの
公知の方法により形成できる。なお、絶縁層３の膜厚と
しては３００〜１０００Å程度が適当である。
【００２０】図１（ｃ）に示すように、上記のごとく形
成した絶縁層３の所定領域をフォトリソグラフィー技術
により除去して、絶縁層３をパターニングする。
成した絶縁層３の所定領域をフォトリソグラフィー技術
により除去して、絶縁層３をパターニングする。
【００２１】その後、前記と同様の手法により、第一Ｇ
ａＡｓ層２の絶縁層３から露出している領域２ｂ上に、
ＧａＡｓを選択的に成長させ、第二ＧａＡｓ層４を形成
するものである。この第二ＧａＡｓ層４の膜厚として
は、ＧａＡｓデバイスの作製に必要とされる例えば１〜
３μｍ程度のものである。
ａＡｓ層２の絶縁層３から露出している領域２ｂ上に、
ＧａＡｓを選択的に成長させ、第二ＧａＡｓ層４を形成
するものである。この第二ＧａＡｓ層４の膜厚として
は、ＧａＡｓデバイスの作製に必要とされる例えば１〜
３μｍ程度のものである。
【００２２】例えば上記と同様に、ＭＯＣＶＤ法により
第二ＧａＡｓ層２の成長を行なう場合の具体的一例とし
ては、まず、上記のごとく絶縁層３をパターニングした
後のシリコン基板１をＭＯＣＶＤ装置の反応炉内のサセ
プタに載置した後、Ｈ2 及びＡｓＨ3 のガス雰囲気中で
反応炉内を６５０〜７００℃の温度まで昇温し、所望の
温度となったら、Ｇａ（ＣＨ3 ）3 を導入して、露出領
域２ｂ上にＧａＡｓを成長させ、上記したような所定の
膜厚の第二ＧａＡｓ層２を形成する。
第二ＧａＡｓ層２の成長を行なう場合の具体的一例とし
ては、まず、上記のごとく絶縁層３をパターニングした
後のシリコン基板１をＭＯＣＶＤ装置の反応炉内のサセ
プタに載置した後、Ｈ2 及びＡｓＨ3 のガス雰囲気中で
反応炉内を６５０〜７００℃の温度まで昇温し、所望の
温度となったら、Ｇａ（ＣＨ3 ）3 を導入して、露出領
域２ｂ上にＧａＡｓを成長させ、上記したような所定の
膜厚の第二ＧａＡｓ層２を形成する。
【００２３】なお、本発明の半導体基板の製造方法は、
上述した実施態様に限定されるものではなく、各種の変
更を加えることができる。
上述した実施態様に限定されるものではなく、各種の変
更を加えることができる。
【００２４】
【実施例】以下、本発明を実施例によりさらに具体的に
説明する。
説明する。
【００２５】直径３インチのＳｉ基板１をＭＯＣＶＤ装
置のサセプタ上に載置し、Ｈ2 及びＡｓＨ3 のガス雰囲
気中で反応炉内を９００℃の温度に昇温しこの温度にて
５分間程度保持したのち、反応炉内の温度を４００℃程
度の温度に下げて、Ｇａ（ＣＨ3 ）3 を導入して、清浄
化されたＳｉ基板１の表面に多結晶ＧａＡｓを成長さ
せ、実際の成長温度の６５０℃にてＧａＡｓの単結晶を
成長させ、膜厚１μｍの第一ＧａＡｓ層２を形成した。
置のサセプタ上に載置し、Ｈ2 及びＡｓＨ3 のガス雰囲
気中で反応炉内を９００℃の温度に昇温しこの温度にて
５分間程度保持したのち、反応炉内の温度を４００℃程
度の温度に下げて、Ｇａ（ＣＨ3 ）3 を導入して、清浄
化されたＳｉ基板１の表面に多結晶ＧａＡｓを成長さ
せ、実際の成長温度の６５０℃にてＧａＡｓの単結晶を
成長させ、膜厚１μｍの第一ＧａＡｓ層２を形成した。
【００２６】次いで、この基板をＭＯＣＶＤ装置より取
出し、ＧａＡｓ層２の上に、プラズマＣＶＤ法により４
００℃にて膜厚５００ÅのＳｉＯ2 絶縁層３を形成し、
絶縁層３の所定領域をフォトリソグラフィー技術により
除去して、絶縁層３をパターニングした。その後、再び
基板をＭＯＣＶＤ装置中に入れ、Ｈ2 及びＡｓＨ3 のガ
ス雰囲気中で反応炉内を７００℃の温度まで昇温し、こ
の温度となったら、Ｇａ（ＣＨ3 ）3 を導入して、露出
領域２ｂ上にＧａＡｓを成長させ、膜厚２μｍの第二Ｇ
ａＡｓ層２を形成し、本発明例のＧａＡｓ／Ｓｉ基板を
得た。
出し、ＧａＡｓ層２の上に、プラズマＣＶＤ法により４
００℃にて膜厚５００ÅのＳｉＯ2 絶縁層３を形成し、
絶縁層３の所定領域をフォトリソグラフィー技術により
除去して、絶縁層３をパターニングした。その後、再び
基板をＭＯＣＶＤ装置中に入れ、Ｈ2 及びＡｓＨ3 のガ
ス雰囲気中で反応炉内を７００℃の温度まで昇温し、こ
の温度となったら、Ｇａ（ＣＨ3 ）3 を導入して、露出
領域２ｂ上にＧａＡｓを成長させ、膜厚２μｍの第二Ｇ
ａＡｓ層２を形成し、本発明例のＧａＡｓ／Ｓｉ基板を
得た。
【００２７】また比較のために、Ｓｉ基板１上に第一Ｇ
ａＡｓ層２を形成しない以外は、上記と同様にして比較
例のＧａＡｓ／Ｓｉ基板を得た。
ａＡｓ層２を形成しない以外は、上記と同様にして比較
例のＧａＡｓ／Ｓｉ基板を得た。
【００２８】得られた本発明例および比較例のＧａＡｓ
／Ｓｉ基板中の転位発生密度（エッチピット密度）を調
べたところ、いずれもその密度が１０5 ／ｃｍ2 のオー
ダーであり、絶縁膜をマスクとしてＧａＡｓを選択的に
成長させる従来技術（比較例）と同様に本発明方法にお
いても、転位の発生が抑制されていることが明らかとな
った。
／Ｓｉ基板中の転位発生密度（エッチピット密度）を調
べたところ、いずれもその密度が１０5 ／ｃｍ2 のオー
ダーであり、絶縁膜をマスクとしてＧａＡｓを選択的に
成長させる従来技術（比較例）と同様に本発明方法にお
いても、転位の発生が抑制されていることが明らかとな
った。
【００２９】さらに、これらのＧａＡｓ／Ｓｉ基板を用
いてＦＥＴデバイスプロセスを行なった。このプロセス
において、ＳｉＯ2 絶縁層３をマスクとして使用され、
ＨＦを用いてエッチングされた。得られたＦＥＴデバイ
スのＳｉ汚染による歩留りの低下を比較したところ、比
較例の基板を用いた場合のＳｉ汚染による不良素子発生
率が５０％であったのに対し、本発明例の基板を用いた
場合は１０％であり、本発明方法により、実質的にＳｉ
汚染による欠陥製品発生が完全に抑制されることが明ら
かとなった。
いてＦＥＴデバイスプロセスを行なった。このプロセス
において、ＳｉＯ2 絶縁層３をマスクとして使用され、
ＨＦを用いてエッチングされた。得られたＦＥＴデバイ
スのＳｉ汚染による歩留りの低下を比較したところ、比
較例の基板を用いた場合のＳｉ汚染による不良素子発生
率が５０％であったのに対し、本発明例の基板を用いた
場合は１０％であり、本発明方法により、実質的にＳｉ
汚染による欠陥製品発生が完全に抑制されることが明ら
かとなった。
【００３０】
【発明の効果】以上述べたように、本発明によればＧａ
Ａｓデバイスプロセス中でＳｉ表面が露出しないＧａＡ
ｓ／Ｓｉ半導体基板を得ることができ、Ｓｉ汚染が防止
でき、デバイスプロセスでの不良素子数が低減でき、歩
留りが向上するものである。またＳｉ表面が露出した場
合におけるコンタミネーション防止のための工程を設け
る必要がなくなり、デパイスプロセスのコスト削減が可
能となる。
Ａｓデバイスプロセス中でＳｉ表面が露出しないＧａＡ
ｓ／Ｓｉ半導体基板を得ることができ、Ｓｉ汚染が防止
でき、デバイスプロセスでの不良素子数が低減でき、歩
留りが向上するものである。またＳｉ表面が露出した場
合におけるコンタミネーション防止のための工程を設け
る必要がなくなり、デパイスプロセスのコスト削減が可
能となる。
【図１】 本発明の半導体製造方法における各工程を示
す模式図である。
す模式図である。
１…Ｓｉ基板、２…第一ＧａＡｓ層、３…ＳｉＯ2 層、
４…第二ＧａＡｓ層。
４…第二ＧａＡｓ層。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年２月１日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森谷 明弘 神奈川県相模原市淵野辺５−10−１ 新日 本製鐵株式会社エレクトロニクス研究所内
Claims (1)
- 【請求項１】 Ｓｉ下地上にＧａＡｓを積層してなる半
導体基板の製造方法であって、 まずＳｉ下地の実質的全面に所望の最終膜厚よりも十分
薄い第１の膜厚でＧａＡｓ膜を形成し、その上部に絶縁
層を被着させ、この絶縁層の所望領域を除去して前記Ｇ
ａＡｓ膜を部分的に露出させ、その後、この部分的にＧ
ａＡｓの露出した領域上に、ＧａＡｓを選択的に最終膜
厚まで成長させることを特徴とする半導体基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337892A JPH07201748A (ja) | 1993-12-28 | 1993-12-28 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337892A JPH07201748A (ja) | 1993-12-28 | 1993-12-28 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201748A true JPH07201748A (ja) | 1995-08-04 |
Family
ID=18312985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5337892A Withdrawn JPH07201748A (ja) | 1993-12-28 | 1993-12-28 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07201748A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8592677B2 (en) | 2010-10-04 | 2013-11-26 | Samsung Electronics Co., Ltd. | Substrate, solar cell including the substrate, and method of manufacturing the same |
-
1993
- 1993-12-28 JP JP5337892A patent/JPH07201748A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8592677B2 (en) | 2010-10-04 | 2013-11-26 | Samsung Electronics Co., Ltd. | Substrate, solar cell including the substrate, and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5019529A (en) | Heteroepitaxial growth method | |
| JP3270945B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH06244112A (ja) | 化合物半導体結晶の成長方法 | |
| JPH01270593A (ja) | 化合物半導体層形成方法 | |
| KR20010026835A (ko) | ＧａＮ 후막 제조 방법 | |
| US6864112B1 (en) | Method of production of a patterned semiconductor layer | |
| JPH07201748A (ja) | 半導体基板の製造方法 | |
| TW200907124A (en) | Method for forming group-III nitride semiconductor epilayer on silicon substrate | |
| JPH0236060B2 (ja) | ||
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| EP0496382A2 (en) | Intrinsic gettering for a semiconducteur epitaxial wafer | |
| JPH0794409A (ja) | Ｉｉｉ−ｖ族化合物半導体薄膜の形成方法 | |
| JP2853226B2 (ja) | 半導体装置およびその製造方法 | |
| JP2874262B2 (ja) | 半導体装置の製造方法 | |
| JPH0536605A (ja) | 化合物半導体基板の製造方法 | |
| JPS63197326A (ja) | 化合物半導体基板の形成方法 | |
| JPH04280898A (ja) | Ｓｉ基板上への化合物半導体の結晶成長法 | |
| JP3005281B2 (ja) | 半導体素子の製造方法 | |
| JPH04182386A (ja) | エピタキシャル成長基板サセプタ | |
| JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPS6398120A (ja) | 結晶成長方法 | |
| JPH0551295A (ja) | 化合物半導体基板の製造方法 | |
| JPH05144727A (ja) | ヘテロエピタキシヤルウエーハの製造方法 | |
| JPH06188164A (ja) | エピタキシャル成長用基板及びエピタキシャル成長方法 | |
| JPH01222434A (ja) | 化合物半導体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |