JPH07201784A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07201784A JPH07201784A JP45194A JP45194A JPH07201784A JP H07201784 A JPH07201784 A JP H07201784A JP 45194 A JP45194 A JP 45194A JP 45194 A JP45194 A JP 45194A JP H07201784 A JPH07201784 A JP H07201784A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- cutting
- semiconductor
- cut
- cutting groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Weting (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 半導体基板を切断した切断溝の側壁の表面状
態の改良に関し、半導体チップの切断面に凹凸が形成さ
れて荒れた状態になり、シリコン片が発生するのを防止
することを目的とする。 【構成】 素子形成面を上にして半導体基板１をテープ
２の粘着面の表面に貼付する工程と、この半導体基板１
の全厚を切断して切断溝1bを形成する工程と、エッチン
グ処理によりこの半導体基板１の切断溝1bの側壁を平滑
にする工程とを含むように構成する。
態の改良に関し、半導体チップの切断面に凹凸が形成さ
れて荒れた状態になり、シリコン片が発生するのを防止
することを目的とする。 【構成】 素子形成面を上にして半導体基板１をテープ
２の粘着面の表面に貼付する工程と、この半導体基板１
の全厚を切断して切断溝1bを形成する工程と、エッチン
グ処理によりこの半導体基板１の切断溝1bの側壁を平滑
にする工程とを含むように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板を切断して
半導体チップに分割する方法に係り、特に半導体基板の
切断溝の側壁の表面状態の改良に関するものである。
半導体チップに分割する方法に係り、特に半導体基板の
切断溝の側壁の表面状態の改良に関するものである。
【０００２】半導体基板を切断して半導体チップに分割
するには、砥石により半導体基板を切断して半導体チッ
プにするダイサーを用いている。しかし、この切断方法
では半導体基板がシリコンの場合には切断溝の側壁や半
導体チップの表面上にシリコン片が付着して残留し、半
導体基板の表面に形成したカバー膜を傷つけたり、シリ
コン片が導電部分の間に残留すると短絡が発生して半導
体装置の品質を低下させている。
するには、砥石により半導体基板を切断して半導体チッ
プにするダイサーを用いている。しかし、この切断方法
では半導体基板がシリコンの場合には切断溝の側壁や半
導体チップの表面上にシリコン片が付着して残留し、半
導体基板の表面に形成したカバー膜を傷つけたり、シリ
コン片が導電部分の間に残留すると短絡が発生して半導
体装置の品質を低下させている。
【０００３】以上のような状況から、半導体チップの切
断面や半導体チップの表面上にシリコン片が付着して残
留することにより発生する障害を除去することが可能な
半導体装置の製造方法が要望されている。
断面や半導体チップの表面上にシリコン片が付着して残
留することにより発生する障害を除去することが可能な
半導体装置の製造方法が要望されている。
【０００４】
【従来の技術】従来の半導体装置の製造方法について図
３により詳細に説明する。図３は従来の半導体装置の製
造方法を工程順に示す側断面図である。
３により詳細に説明する。図３は従来の半導体装置の製
造方法を工程順に示す側断面図である。
【０００５】従来の半導体装置の製造方法においては、
まず図３(a) に示すように素子形成面1aを上にして半導
体基板１をテープ２の粘着面2aの表面に貼付し、このテ
ープ２をダイサーの載物台４の表面に載置する。
まず図３(a) に示すように素子形成面1aを上にして半導
体基板１をテープ２の粘着面2aの表面に貼付し、このテ
ープ２をダイサーの載物台４の表面に載置する。
【０００６】つぎに図３(b) に示すようにダイサーの高
速回転している砥石５を用いてこの半導体基板１の全厚
を切断して切断溝1bを形成すると同時にこのテープ２の
表面に切断溝2bを形成してこの半導体基板１を半導体チ
ップ1cに分割する。
速回転している砥石５を用いてこの半導体基板１の全厚
を切断して切断溝1bを形成すると同時にこのテープ２の
表面に切断溝2bを形成してこの半導体基板１を半導体チ
ップ1cに分割する。
【０００７】このような高速回転する砥石５で半導体基
板１を切断して半導体チップ1cに分割すると、この切断
溝1bの側壁には図３(c) に示すような微小な凹凸が形成
されるので、この切断溝1bの側壁に微小なシリコン片1d
が付着することがあり、その後の組み立て工程において
この切断溝1bの側壁からシリコン片1dが剥がれることが
ある。
板１を切断して半導体チップ1cに分割すると、この切断
溝1bの側壁には図３(c) に示すような微小な凹凸が形成
されるので、この切断溝1bの側壁に微小なシリコン片1d
が付着することがあり、その後の組み立て工程において
この切断溝1bの側壁からシリコン片1dが剥がれることが
ある。
【０００８】
【発明が解決しようとする課題】以上説明した従来の半
導体装置の製造方法においては、半導体基板をテープに
貼付し、ダイサーの砥石を用いて半導体基板を切断して
半導体チップに分割しているから、半導体チップの切断
溝の側面に凹凸が形成されて荒れた状態になってこの切
断溝の側壁に微小なシリコン片が付着している。
導体装置の製造方法においては、半導体基板をテープに
貼付し、ダイサーの砥石を用いて半導体基板を切断して
半導体チップに分割しているから、半導体チップの切断
溝の側面に凹凸が形成されて荒れた状態になってこの切
断溝の側壁に微小なシリコン片が付着している。
【０００９】このため切断して分割した半導体チップを
用いて半導体装置を組み立てると、この組み立て工程中
に切断溝の側面から剥がれたシリコン片が半導体チップ
の表面を傷つけたり、図４に示すような微細ピッチで半
導体チップに形成したリード６の間にシリコン片1dが付
着すると短絡障害が発生するという問題点があった。
用いて半導体装置を組み立てると、この組み立て工程中
に切断溝の側面から剥がれたシリコン片が半導体チップ
の表面を傷つけたり、図４に示すような微細ピッチで半
導体チップに形成したリード６の間にシリコン片1dが付
着すると短絡障害が発生するという問題点があった。
【００１０】本発明は以上のような状況から、半導体チ
ップの切断面に凹凸が形成されて荒れた状態になり、シ
リコン片が発生するのを防止することが可能となる半導
体装置の製造方法の提供を目的としたものである。
ップの切断面に凹凸が形成されて荒れた状態になり、シ
リコン片が発生するのを防止することが可能となる半導
体装置の製造方法の提供を目的としたものである。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、素子形成面を上にして半導体基板をテープの
粘着面の表面に貼付する工程と、この半導体基板の全厚
を切断して切断溝を形成する工程と、エッチング処理に
よりこの半導体基板の切断溝の側壁を平滑にする工程と
を含むように構成する。
造方法は、素子形成面を上にして半導体基板をテープの
粘着面の表面に貼付する工程と、この半導体基板の全厚
を切断して切断溝を形成する工程と、エッチング処理に
よりこの半導体基板の切断溝の側壁を平滑にする工程と
を含むように構成する。
【００１２】
【作用】即ち本発明においては、素子形成面を上にして
半導体基板をテープの粘着面の表面に貼付し、この半導
体基板の素子形成面にレジスト膜を形成した後、この半
導体基板に形成しようとする切断溝に対応する位置のレ
ジスト膜を除去し、形成しようとする切断溝の幅よりも
幅の広い開口溝を形成し、形成しようとする切断溝の幅
と略同じ厚さの砥石を用いてこの半導体基板の全厚を切
断して切断溝を形成するので、半導体基板の素子形成面
を保護して半導体基板を切断することができ、その後エ
ッチング処理を行うので、この半導体基板の切断溝の側
壁を平滑にすることが可能となる。
半導体基板をテープの粘着面の表面に貼付し、この半導
体基板の素子形成面にレジスト膜を形成した後、この半
導体基板に形成しようとする切断溝に対応する位置のレ
ジスト膜を除去し、形成しようとする切断溝の幅よりも
幅の広い開口溝を形成し、形成しようとする切断溝の幅
と略同じ厚さの砥石を用いてこの半導体基板の全厚を切
断して切断溝を形成するので、半導体基板の素子形成面
を保護して半導体基板を切断することができ、その後エ
ッチング処理を行うので、この半導体基板の切断溝の側
壁を平滑にすることが可能となる。
【００１３】
【実施例】以下図１〜図２により本発明の一実施例につ
いて詳細に説明する。図１〜図２は本発明による一実施
例の半導体装置の製造方法を工程順に示す図である。
いて詳細に説明する。図１〜図２は本発明による一実施
例の半導体装置の製造方法を工程順に示す図である。
【００１４】本発明による一実施例の半導体装置の製造
方法においては、まず図１(a) に示すように素子形成面
1aを上にして半導体基板１をテープ２の粘着面2aの表面
に貼付し、この半導体基板１の素子形成面1aにレジスト
膜３を形成した後、図１(b)及び(c) に示すようにこの
半導体基板１に形成しようとする切断溝に対応する位置
のレジスト膜３を除去して形成しようとする切断溝の幅
よりも幅の広い開口溝3aを形成し、このテープ２をダイ
サーの載物台４の表面に載置する。
方法においては、まず図１(a) に示すように素子形成面
1aを上にして半導体基板１をテープ２の粘着面2aの表面
に貼付し、この半導体基板１の素子形成面1aにレジスト
膜３を形成した後、図１(b)及び(c) に示すようにこの
半導体基板１に形成しようとする切断溝に対応する位置
のレジスト膜３を除去して形成しようとする切断溝の幅
よりも幅の広い開口溝3aを形成し、このテープ２をダイ
サーの載物台４の表面に載置する。
【００１５】つぎに図２(a) に示すように、形成しよう
とする切断溝の幅と同じ厚さのダイサーの高速回転して
いる砥石５を用いてこの半導体基板１の全厚を切断して
切断溝1bを形成すると同時にこのテープ２の表面に切断
溝2bを形成してこの半導体基板１を半導体チップ1cに分
割する。
とする切断溝の幅と同じ厚さのダイサーの高速回転して
いる砥石５を用いてこの半導体基板１の全厚を切断して
切断溝1bを形成すると同時にこのテープ２の表面に切断
溝2bを形成してこの半導体基板１を半導体チップ1cに分
割する。
【００１６】このような高速回転する砥石５で半導体基
板１を切断して半導体チップ1cに分割すると、この切断
溝1bの側壁には図２(b) に示すような微小な凹凸が形成
されるので、図２(c) に示すように弗酸を用いるウェッ
トエッチング処理によりこの半導体基板１の切断溝1bの
側壁を平滑にする。
板１を切断して半導体チップ1cに分割すると、この切断
溝1bの側壁には図２(b) に示すような微小な凹凸が形成
されるので、図２(c) に示すように弗酸を用いるウェッ
トエッチング処理によりこの半導体基板１の切断溝1bの
側壁を平滑にする。
【００１７】最後に図２(d) に示すようにレジスト膜３
を除去し、テープ２から半導体チップ1cを剥離してチッ
プトレイに収納する。このように半導体基板１の表面に
レジスト膜３を形成した後、半導体基板１の切断溝1bを
形成しようとする部分にレジスト膜３の開口溝3aを形成
して半導体基板１を切断して半導体チップ1cに分離する
ので、半導体基板１の素子形成面1aを保護した状態で半
導体基板１を切断することができ、半導体基板１を切断
した後にエッチング処理を行うので、半導体基板１の切
断溝1bの側壁を平滑にすることが可能となる。
を除去し、テープ２から半導体チップ1cを剥離してチッ
プトレイに収納する。このように半導体基板１の表面に
レジスト膜３を形成した後、半導体基板１の切断溝1bを
形成しようとする部分にレジスト膜３の開口溝3aを形成
して半導体基板１を切断して半導体チップ1cに分離する
ので、半導体基板１の素子形成面1aを保護した状態で半
導体基板１を切断することができ、半導体基板１を切断
した後にエッチング処理を行うので、半導体基板１の切
断溝1bの側壁を平滑にすることが可能となる。
【００１８】
【発明の効果】以上の説明から明らかなように、本発明
によれば極めて簡単な工程の改良により、半導体チップ
の側壁にシリコン片が付着して残存するのを防止するこ
とが可能となる利点があり、著しい品質向上の効果が期
待できる半導体装置の製造方法の提供が可能である。
によれば極めて簡単な工程の改良により、半導体チップ
の側壁にシリコン片が付着して残存するのを防止するこ
とが可能となる利点があり、著しい品質向上の効果が期
待できる半導体装置の製造方法の提供が可能である。
【図１】 本発明による一実施例の半導体装置の製造方
法を工程順に示す図(1)
法を工程順に示す図(1)
【図２】 本発明による一実施例の半導体装置の製造方
法を工程順に示す図(2)
法を工程順に示す図(2)
【図３】 従来の半導体装置の製造方法を工程順に示す
側断面図
側断面図
【図４】 従来の半導体装置の製造方法の問題点を示す
図
図
１ 半導体基板 1a 素子形成面 1b 切断溝 1c 半導体チップ 1d シリコン片 ２ テープ 2a 粘着面 2b 切断溝 ３ レジスト膜 3a 開口溝 ４ 載物台 ５ 砥石 ６ リード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｓ
Claims (3)
- 【請求項１】 素子形成面(1a)を上にして半導体基板
(1) をテープ(2) の粘着面(2a)の表面に貼付する工程
と、 前記半導体基板(1) の全厚を切断して切断溝(1b)を形成
する工程と、 エッチング処理により前記半導体基板(1) の切断溝(1b)
の側壁を平滑にする工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記半導体基板(1)を切断するに先立っ
て、該半導体基板(1)の切断予定領域を表出するレジス
ト膜(3) を形成し、該半導体基板(1) の切断後に該レジ
スト膜(3) をマスクとして前記エッチング処理を行うこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記半導体基板(1) の切断は、前記切断
溝(1b)の幅と略同じ厚さの砥石(5) を用いて行われるも
のであり、前記レジスト膜(3) は、該切断溝(1b)の幅よ
り広い幅を有する開口溝(3a)により前記半導体基板(1)
切断予定領域を表出するものであることを特徴とする請
求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP45194A JPH07201784A (ja) | 1994-01-07 | 1994-01-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP45194A JPH07201784A (ja) | 1994-01-07 | 1994-01-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07201784A true JPH07201784A (ja) | 1995-08-04 |
Family
ID=11474161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP45194A Withdrawn JPH07201784A (ja) | 1994-01-07 | 1994-01-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07201784A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1026725A3 (en) * | 1999-02-05 | 2003-01-15 | Sharp Kabushiki Kaisha | Manufacturing method for a semiconductor device |
| WO2006048230A1 (en) | 2004-11-01 | 2006-05-11 | Xsil Technology Limited | Increasing die strength by etching during or after dicing |
| US9076859B2 (en) | 2011-05-19 | 2015-07-07 | Panasonic Intellectual Property Management Co., Ltd. | Method of manufacturing semiconductor chips |
-
1994
- 1994-01-07 JP JP45194A patent/JPH07201784A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1026725A3 (en) * | 1999-02-05 | 2003-01-15 | Sharp Kabushiki Kaisha | Manufacturing method for a semiconductor device |
| US6730579B1 (en) | 1999-02-05 | 2004-05-04 | Sharp Kabushiki Kaisha | Method of manufacturing a semiconductor dice by partially dicing the substrate and subsequent chemical etching |
| WO2006048230A1 (en) | 2004-11-01 | 2006-05-11 | Xsil Technology Limited | Increasing die strength by etching during or after dicing |
| GB2420443A (en) * | 2004-11-01 | 2006-05-24 | Xsil Technology Ltd | Dicing semiconductor wafers |
| GB2420443B (en) * | 2004-11-01 | 2009-09-16 | Xsil Technology Ltd | Increasing die strength by etching during or after dicing |
| US9076859B2 (en) | 2011-05-19 | 2015-07-07 | Panasonic Intellectual Property Management Co., Ltd. | Method of manufacturing semiconductor chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100588412B1 (ko) | 반도체 웨이퍼 분할방법 | |
| CN100355030C (zh) | 半导体芯片及其制造方法 | |
| US5136354A (en) | Semiconductor device wafer with interlayer insulating film covering the scribe lines | |
| US20060205182A1 (en) | Method for manufacturing semiconductor device | |
| US5242864A (en) | Polyimide process for protecting integrated circuits | |
| US4567646A (en) | Method for fabricating a dielectric isolated integrated circuit device | |
| US20040067654A1 (en) | Method of reducing wafer etching defect | |
| JPH03101128A (ja) | 半導体チップの製造方法 | |
| JP2922066B2 (ja) | 半導体装置の製造方法 | |
| JP2644069B2 (ja) | 半導体装置の製造方法 | |
| JP2004221423A (ja) | 半導体装置の製造方法 | |
| US6320269B1 (en) | Method for preparing a semiconductor wafer to receive a protective tape | |
| JPS58194334A (ja) | 薄膜の形成方法 | |
| JPH08279478A (ja) | 半導体チップ製造方法 | |
| JPH0521597A (ja) | 半導体素子の製造方法 | |
| JPH0695507B2 (ja) | 半導体素子の製造方法 | |
| JP3061040B2 (ja) | 半導体装置の製造方法 | |
| KR100451151B1 (ko) | 웨이퍼뒷면의도금처리방법 | |
| JPH03183153A (ja) | 半導体装置の製造方法 | |
| JPH0831710A (ja) | 半導体装置の製造方法 | |
| CN118824868A (zh) | 晶片的处理方法 | |
| JP2001267342A (ja) | 半導体装置の製造方法 | |
| JPH08107112A (ja) | 半導体装置の配線形成方法 | |
| JP2000106334A (ja) | 半導体装置の製造方法 | |
| JP3221394B2 (ja) | 半導体装置におけるダイシング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010403 |