JPH0695507B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0695507B2 JPH0695507B2 JP1126428A JP12642889A JPH0695507B2 JP H0695507 B2 JPH0695507 B2 JP H0695507B2 JP 1126428 A JP1126428 A JP 1126428A JP 12642889 A JP12642889 A JP 12642889A JP H0695507 B2 JPH0695507 B2 JP H0695507B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- protective film
- film
- etching
- etching resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の詳細な説明】 （ａ）産業上の利用分野 この発明は、ウェハの裏面を研削してウェハを所定の厚
み寸法とする研削工程を含む、半導体素子の製造方法に
関する。
み寸法とする研削工程を含む、半導体素子の製造方法に
関する。
（ｂ）従来の技術 ダイオードやトランジスタなどのディスクリード部品ま
たは半導体集積回路を製造する際のウェハプロセスで
は、一般に、シリコンウェハに対して、例えばエピタキ
シャル成長、酸化、拡散および電極成形などの各種プロ
セス技術によって素子または回路が形成される。
たは半導体集積回路を製造する際のウェハプロセスで
は、一般に、シリコンウェハに対して、例えばエピタキ
シャル成長、酸化、拡散および電極成形などの各種プロ
セス技術によって素子または回路が形成される。
シリコン単結晶から切り出しおよび表面仕上げにより製
造するシリコンウェハの厚み寸法は前記ウェハプロセス
の各工程における機械的応力やダメージを考慮して400
〜500μｍ程度に形成されているが、最終的な半導体素
子（チップ）の厚み寸法はサブストレートの電気的抵抗
および熱的抵抗を低下させる必要上、またはカード型IC
などの薄型化の要求に応じて、例えば100〜300μｍまで
薄くしなければならない。このような目的でウェハの厚
み寸法を小さくするため、従来よりウェハの切断分離工
程の前に裏面研削が行われている。
造するシリコンウェハの厚み寸法は前記ウェハプロセス
の各工程における機械的応力やダメージを考慮して400
〜500μｍ程度に形成されているが、最終的な半導体素
子（チップ）の厚み寸法はサブストレートの電気的抵抗
および熱的抵抗を低下させる必要上、またはカード型IC
などの薄型化の要求に応じて、例えば100〜300μｍまで
薄くしなければならない。このような目的でウェハの厚
み寸法を小さくするため、従来よりウェハの切断分離工
程の前に裏面研削が行われている。
第３図に従来技術によるウェハの裏面研削の方法を工程
順に示す。
順に示す。
第３図において１はシリコンウェハ、２は保護フィル
ム、３はエッチングレジスト膜である。まず同図（Ａ）
に示すようにウェハ１表面に保護フィルム２を貼付し、
その状態でサーフェイスグラインダなどを用い、ウェハ
の裏面を研削することにより同図（Ｂ）のようにウェハ
１を所定寸法まで薄くする。続いて（Ｃ），（Ｄ）に示
すように、保護フィルムを剥離し、ウェハの表面にエッ
チングレジスト膜３を塗布形成する。その後、ウェハの
裏面をエッチングして研削面の加工歪層を除去する
（Ｅ）。その後、エッチングレジスト膜３を除去して目
的のウェハ１を得る。その後は通常の切断分離工程で所
定のチップを切り出す。
ム、３はエッチングレジスト膜である。まず同図（Ａ）
に示すようにウェハ１表面に保護フィルム２を貼付し、
その状態でサーフェイスグラインダなどを用い、ウェハ
の裏面を研削することにより同図（Ｂ）のようにウェハ
１を所定寸法まで薄くする。続いて（Ｃ），（Ｄ）に示
すように、保護フィルムを剥離し、ウェハの表面にエッ
チングレジスト膜３を塗布形成する。その後、ウェハの
裏面をエッチングして研削面の加工歪層を除去する
（Ｅ）。その後、エッチングレジスト膜３を除去して目
的のウェハ１を得る。その後は通常の切断分離工程で所
定のチップを切り出す。
（ｃ）発明が解決しようとする課題 ところが、このような従来技術によるウェハの裏面を研
削する方法においては、第３図（Ｄ）に示したエッチン
グ工程で用いるエッチングレジスト膜として高価な高粘
度の厚膜用レジスト剤を用いる必要があり、コスト高に
なるという問題があった。このような高価なエッチング
レジスト剤を用いないで、第３図（Ａ），（Ｂ）に示し
た研削時の保護フィルム２をそのまま剥離しないでエッ
チングレジスト膜として用いることも考えられるが、も
ともとこの保護フィルムは剥離性がよく、密着性の低い
ものであるため、エッチング工程においてウェハの周囲
からエッチング液が浸入し、ウェハ表面の一部がエッチ
ングされるという問題が生じる。
削する方法においては、第３図（Ｄ）に示したエッチン
グ工程で用いるエッチングレジスト膜として高価な高粘
度の厚膜用レジスト剤を用いる必要があり、コスト高に
なるという問題があった。このような高価なエッチング
レジスト剤を用いないで、第３図（Ａ），（Ｂ）に示し
た研削時の保護フィルム２をそのまま剥離しないでエッ
チングレジスト膜として用いることも考えられるが、も
ともとこの保護フィルムは剥離性がよく、密着性の低い
ものであるため、エッチング工程においてウェハの周囲
からエッチング液が浸入し、ウェハ表面の一部がエッチ
ングされるという問題が生じる。
逆に、保護フィルムを用いないで厚膜用レジスト膜のみ
用いれば、厚膜の不均一性により、均一な研削ができな
いといった問題が生じる。
用いれば、厚膜の不均一性により、均一な研削ができな
いといった問題が生じる。
この発明の目的は、従来の厚膜用エッチングレジストを
用いることなく、しかもウェハ表面の不要エッチングを
防止できるようにして従来の問題点を解消した、半導体
素子の製造方法を提供することにある。
用いることなく、しかもウェハ表面の不要エッチングを
防止できるようにして従来の問題点を解消した、半導体
素子の製造方法を提供することにある。
（ｄ）課題を解決するための手段 この発明の半導体素子の製造方法は、ウェハ表面の周縁
部を除く領域に該ウェハより一回り小さな保護フィルム
を貼付する保護フィルム貼付工程と、この保護フィルム
上から前記ウェハ表面に薄膜パターン形成用の低粘度の
エッチングレジスト膜を被覆するエッチングレジスト膜
被覆工程と、ウェハの裏面を研削して該ウェハを所定の
厚み寸法とする研削工程と、ウェハの裏面を全面エッチ
ングするエッチング工程と、前記エッチングレジスト膜
および前記保護フィルムを剥離する剥離工程とを含んで
なる。
部を除く領域に該ウェハより一回り小さな保護フィルム
を貼付する保護フィルム貼付工程と、この保護フィルム
上から前記ウェハ表面に薄膜パターン形成用の低粘度の
エッチングレジスト膜を被覆するエッチングレジスト膜
被覆工程と、ウェハの裏面を研削して該ウェハを所定の
厚み寸法とする研削工程と、ウェハの裏面を全面エッチ
ングするエッチング工程と、前記エッチングレジスト膜
および前記保護フィルムを剥離する剥離工程とを含んで
なる。
（ｅ）作用 この発明の半導体素子の製造方法においては、保護フィ
ルム貼付工程で、ウェハ表面の周縁部を除く領域にウェ
ハより一回り小さな保護フィルムが貼付され、続くエッ
チングレジスト膜被覆工程で、保護フィルム上からウェ
ハ表面の薄膜パターン形成用の低粘度のエッチングレジ
スト膜が被覆される。このときウェハ表面の周縁部は保
護フィルムが被われていないため、ウェハ表面の周縁部
にエッチングレジスト膜が直接被覆され、しかも保護フ
ィルムの周縁部の段差部分にエッチングレジスト膜が厚
く被覆される。そのため、後のエッチング工程におい
て、ウェハの周囲からウェハ表面と保護フィルムとの界
面にエッチング液が浸入することはない。その後、研削
工程でウェハが所定の厚み寸法となるまでそのウェハの
裏面が研削される。さらに、その後のエッチング工程
で、ウェハの裏面が全面エッチングされ、研削工程にお
ける加工歪層が除去される。剥離工程ではエッチングレ
ジスト膜と共に保護フィルムがウェハ表面から剥離され
る。これらの工程によって所定の厚み寸法を有するウェ
ハが得られる。
ルム貼付工程で、ウェハ表面の周縁部を除く領域にウェ
ハより一回り小さな保護フィルムが貼付され、続くエッ
チングレジスト膜被覆工程で、保護フィルム上からウェ
ハ表面の薄膜パターン形成用の低粘度のエッチングレジ
スト膜が被覆される。このときウェハ表面の周縁部は保
護フィルムが被われていないため、ウェハ表面の周縁部
にエッチングレジスト膜が直接被覆され、しかも保護フ
ィルムの周縁部の段差部分にエッチングレジスト膜が厚
く被覆される。そのため、後のエッチング工程におい
て、ウェハの周囲からウェハ表面と保護フィルムとの界
面にエッチング液が浸入することはない。その後、研削
工程でウェハが所定の厚み寸法となるまでそのウェハの
裏面が研削される。さらに、その後のエッチング工程
で、ウェハの裏面が全面エッチングされ、研削工程にお
ける加工歪層が除去される。剥離工程ではエッチングレ
ジスト膜と共に保護フィルムがウェハ表面から剥離され
る。これらの工程によって所定の厚み寸法を有するウェ
ハが得られる。
前記エッチング工程の際、保護フィルムと周囲にエッチ
ングレジスト膜が被覆されているため、保護フィルムの
周囲とウェハ表面間からはエッチング液が浸入しない。
また、保護フィルム自体は従来と同様充分厚く、エッチ
ングに耐える。従って保護フィルムの周囲および表面に
被覆するエッチングレジスト膜は安価な低粘度の薄膜用
エッチングレジストを用いることができる。しかも保護
フィルムとエッチングレジスト膜の剥離が同時に行われ
るため、製造工程が単純化しコストダウンを図ることが
できる。
ングレジスト膜が被覆されているため、保護フィルムの
周囲とウェハ表面間からはエッチング液が浸入しない。
また、保護フィルム自体は従来と同様充分厚く、エッチ
ングに耐える。従って保護フィルムの周囲および表面に
被覆するエッチングレジスト膜は安価な低粘度の薄膜用
エッチングレジストを用いることができる。しかも保護
フィルムとエッチングレジスト膜の剥離が同時に行われ
るため、製造工程が単純化しコストダウンを図ることが
できる。
（ｆ）実施例 この発明の実施例である半導体素子の製造方法の各工程
を第１図（Ａ）〜（Ｅ）に示す。
を第１図（Ａ）〜（Ｅ）に示す。
第１図において１はシリコンウェハ、２は保護フィル
ム、３はエッチングレジスト膜である。第１図（Ａ）〜
（Ｅ）に基づいて各工程を以下に説明する。
ム、３はエッチングレジスト膜である。第１図（Ａ）〜
（Ｅ）に基づいて各工程を以下に説明する。
（１）保護フィルム貼付工程 第１図（Ａ）に示すように、まずウェハ１の表面に保護
フィルム２を貼付する。保護フィルム２の厚みは100μ
ｍ程度であり、粘着面側には比較的粘着性の低い粘着剤
が形成されている。また保護フィルム２はウェハ１より
一回り小さく、ウェハ表面の周縁部を除く領域に保護フ
ィルム２を貼付する。
フィルム２を貼付する。保護フィルム２の厚みは100μ
ｍ程度であり、粘着面側には比較的粘着性の低い粘着剤
が形成されている。また保護フィルム２はウェハ１より
一回り小さく、ウェハ表面の周縁部を除く領域に保護フ
ィルム２を貼付する。
（２）エッチングレジスト膜被覆工程 つづいて同図（Ｂ）に示すように、保護フィルム２の周
囲および表面にエッチングレジスト膜３をスピンコート
法などにより被覆する。つづいて熱処理によってエッチ
ングレジスト膜３を硬化させる。
囲および表面にエッチングレジスト膜３をスピンコート
法などにより被覆する。つづいて熱処理によってエッチ
ングレジスト膜３を硬化させる。
第２図はウェハ表面に保護フィルムとエッチングレジス
ト膜からなる保護層の形成状態を示している。このよう
に保護フィルム２をウェハ１の周辺部より突出しない位
置に被着させることにより、エッチングレジスト膜３を
塗布した際、保護フィルム２の周囲部分でウェハ１に直
接エッチングレジスト膜3aが被覆される。
ト膜からなる保護層の形成状態を示している。このよう
に保護フィルム２をウェハ１の周辺部より突出しない位
置に被着させることにより、エッチングレジスト膜３を
塗布した際、保護フィルム２の周囲部分でウェハ１に直
接エッチングレジスト膜3aが被覆される。
（３）研削工程 サーフェィスグラインダを用い、ウェハの裏面を研削
し、第１図（Ｃ）に示すようにウェハ１を所定の厚み寸
法とする。最終的な厚み寸法は、一般的な半導体集積回
路で300μｍ、また一般的なディスクリート部品で100〜
200μｍである。
し、第１図（Ｃ）に示すようにウェハ１を所定の厚み寸
法とする。最終的な厚み寸法は、一般的な半導体集積回
路で300μｍ、また一般的なディスクリート部品で100〜
200μｍである。
（４）エッチング工程 つづいてNHO3,HFなどを主成分となるシリコンエッチン
グ液を用い、ウェハの裏面をエッチングする。これによ
り前工程における研削面の加工歪層を除去する（同図
（Ｄ））。
グ液を用い、ウェハの裏面をエッチングする。これによ
り前工程における研削面の加工歪層を除去する（同図
（Ｄ））。
（５）剥離工程 その後、有機溶剤を用いウェハ表面を洗浄することによ
りエッチングレジスト膜３を剥離し、つづいて保護フィ
ルム２を物理的に剥離する（同図（Ｅ））。エッチング
レジスト膜３は、保護フィルム２の周辺部（第２図に示
した3a部分）のみある程度溶解された時点で、保護フィ
ルム２の周辺部をウェハ１表面から引き剥がすことによ
って、保護フィルム２と共にウェハ１から分離すること
ができる。この保護フィルムの物理的剥離は自動化する
ことができ、短時間に保護フィルムとエッチングレジス
ト膜をウェハ表面から除去することができる。
りエッチングレジスト膜３を剥離し、つづいて保護フィ
ルム２を物理的に剥離する（同図（Ｅ））。エッチング
レジスト膜３は、保護フィルム２の周辺部（第２図に示
した3a部分）のみある程度溶解された時点で、保護フィ
ルム２の周辺部をウェハ１表面から引き剥がすことによ
って、保護フィルム２と共にウェハ１から分離すること
ができる。この保護フィルムの物理的剥離は自動化する
ことができ、短時間に保護フィルムとエッチングレジス
ト膜をウェハ表面から除去することができる。
以上のようにして所定の厚み寸法を有するウェハを製造
することができる。
することができる。
（ｇ）発明の効果 この発明によれば、ウェハの研削工程およびエッチング
工程においてウェハ表面を保護する保護層を、保護フィ
ルムとエッチングレジスト膜の積層構造としたことによ
り、被覆すべきエッチングレジスト膜の膜厚は薄くと
も、前記保護層は研削工程およびエッチング工程おいて
ウェハ表面を確実に保護することができる。また、ウェ
ハ表面の周囲には、保護フィルムの厚み分だけエッチン
グレジスト膜が被覆されるため、保護フィルム周囲から
のエッチング液の浸入がなく、ウェハ表面の不要エッチ
ングが防止される。このように低粘度の安価な薄膜用エ
ッチングレジスト膜を用いることができ、しかも保護フ
ィルムとエッチングレジスト膜を同時に剥離することが
できるため、材料コストおよび製造コストの両面でコス
トダウンを図ることができる。
工程においてウェハ表面を保護する保護層を、保護フィ
ルムとエッチングレジスト膜の積層構造としたことによ
り、被覆すべきエッチングレジスト膜の膜厚は薄くと
も、前記保護層は研削工程およびエッチング工程おいて
ウェハ表面を確実に保護することができる。また、ウェ
ハ表面の周囲には、保護フィルムの厚み分だけエッチン
グレジスト膜が被覆されるため、保護フィルム周囲から
のエッチング液の浸入がなく、ウェハ表面の不要エッチ
ングが防止される。このように低粘度の安価な薄膜用エ
ッチングレジスト膜を用いることができ、しかも保護フ
ィルムとエッチングレジスト膜を同時に剥離することが
できるため、材料コストおよび製造コストの両面でコス
トダウンを図ることができる。
第１図（Ａ）〜（Ｅ）はこの発明の実施例である半導体
素子の製造方法の手順を示す図、第２図は同方法におけ
る保護層の構造を示す断面図である。第３図（Ａ）〜
（Ｆ）は従来の半導体素子の製造方法の手順を示す図で
ある。 １……シリコンウェハ、 ２……保護フィルム、 ３……エッチングレジスト膜。
素子の製造方法の手順を示す図、第２図は同方法におけ
る保護層の構造を示す断面図である。第３図（Ａ）〜
（Ｆ）は従来の半導体素子の製造方法の手順を示す図で
ある。 １……シリコンウェハ、 ２……保護フィルム、 ３……エッチングレジスト膜。
Claims (1)
- 【請求項１】ウェハ表面の周縁部を除く領域に該ウェハ
より一回り小さな保護フィルムを貼付する保護フィルム
貼付工程と、この保護フィルム上から前記ウェハ表面に
薄膜パターン形成用の低粘度のエッチングレジスト膜を
被覆するエッチングレジスト膜被覆工程と、ウェハの裏
面を研削して該ウェハを所定の厚み寸法とする研削工程
と、ウェハの裏面を全面エッチングするエッチング工程
と、前記エッチングレジスト膜および前記保護フィルム
を剥離する剥離工程とを含んでなる半導体素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1126428A JPH0695507B2 (ja) | 1989-05-18 | 1989-05-18 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1126428A JPH0695507B2 (ja) | 1989-05-18 | 1989-05-18 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02303128A JPH02303128A (ja) | 1990-12-17 |
| JPH0695507B2 true JPH0695507B2 (ja) | 1994-11-24 |
Family
ID=14934945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1126428A Expired - Lifetime JPH0695507B2 (ja) | 1989-05-18 | 1989-05-18 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695507B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4543572B2 (ja) * | 2001-03-15 | 2010-09-15 | 株式会社村田製作所 | シリコンウエハ加工方法 |
| CN115376887A (zh) * | 2022-08-22 | 2022-11-22 | 中晟鲲鹏光电半导体有限公司 | 一种具有缓坡式保护环的晶圆的加工方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292922A (ja) * | 1985-06-21 | 1986-12-23 | Hitachi Hokkai Semiconductor Ltd | 半導体装置の製造方法 |
-
1989
- 1989-05-18 JP JP1126428A patent/JPH0695507B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02303128A (ja) | 1990-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3455762B2 (ja) | 半導体装置およびその製造方法 | |
| US7642629B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| JP4742252B2 (ja) | 半導体装置の製造方法 | |
| US6046073A (en) | Process for producing very thin semiconductor chips | |
| JP4103896B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US6500764B1 (en) | Method for thinning a semiconductor substrate | |
| CN1825590B (zh) | 半导体器件及其制造方法 | |
| JP2001060591A (ja) | 半導体装置の製造方法 | |
| JPH03101128A (ja) | 半導体チップの製造方法 | |
| US20080200037A1 (en) | Method of thinning a wafer | |
| JPH0695507B2 (ja) | 半導体素子の製造方法 | |
| JP3803214B2 (ja) | 半導体装置の製造方法 | |
| JP2895328B2 (ja) | 半導体装置の製法 | |
| US8148254B2 (en) | Method of manufacturing semiconductor device | |
| JP2006156567A (ja) | 表面保護テープおよび半導体装置の製造方法 | |
| JPS5910059B2 (ja) | 半導体装置の製法 | |
| JPH05109679A (ja) | 半導体装置の製造方法 | |
| JP4529388B2 (ja) | 半導体装置の製造方法 | |
| JPH0645436A (ja) | 半導体基板の貼付方法 | |
| JPH05315304A (ja) | ウエハの裏面研削方法 | |
| CN118588572B (zh) | 扇入型封装结构的制备方法和扇入型封装结构 | |
| JPH0521597A (ja) | 半導体素子の製造方法 | |
| JPH04336448A (ja) | 半導体装置の製造方法 | |
| JP3178132B2 (ja) | Ｌｏｃ型半導体装置の製造方法 | |
| JP2003094295A (ja) | 半導体ウエーハ研削方法、半導体ウエーハおよび半導体ウエーハの表面保護材料 |