JPH07201889A - 二重露光によるｔ形のゲートの製造方法 - Google Patents
二重露光によるｔ形のゲートの製造方法Info
- Publication number
- JPH07201889A JPH07201889A JP6306543A JP30654394A JPH07201889A JP H07201889 A JPH07201889 A JP H07201889A JP 6306543 A JP6306543 A JP 6306543A JP 30654394 A JP30654394 A JP 30654394A JP H07201889 A JPH07201889 A JP H07201889A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist film
- patterned photoresist
- exposed
- forming
- shaped gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01324—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T or inverted-T
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/311—Gate electrodes for field-effect devices
- H10D64/411—Gate electrodes for field-effect devices for FETs
- H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
- H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
- H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
- H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
Landscapes
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 この技術は半導体素子における二重露光を利
用するＴ形のゲートの製造方法に関するものである。 【構成】 その方法は半絶縁のGaAs基板上に形成された
第１フォトレジスト膜に対して、フォトマスク位置をず
らせつつ２回の露光を行う。２回とも露光された領域、
１回のみ露光された領域２３および２回とも露光されな
かった領域２２では、現像工程における現像の程度が異
なってくる。これによってＴ形状の溝を効率的に形成で
きる。
用するＴ形のゲートの製造方法に関するものである。 【構成】 その方法は半絶縁のGaAs基板上に形成された
第１フォトレジスト膜に対して、フォトマスク位置をず
らせつつ２回の露光を行う。２回とも露光された領域、
１回のみ露光された領域２３および２回とも露光されな
かった領域２２では、現像工程における現像の程度が異
なってくる。これによってＴ形状の溝を効率的に形成で
きる。
Description
【０００１】
【産業上の利用分野】本発明は二重露光法による微細な
形状のフォトレジストのパターンを利用してＴ形のゲー
トを形成する製造方法に関するものである。
形状のフォトレジストのパターンを利用してＴ形のゲー
トを形成する製造方法に関するものである。
【０００２】半導体素子の製作における、電極等の微細
な線幅を形成することは素子の性能向上と集積度の向上
等において一番重要な要素として作用し、特に微細な線
幅をもつゲート電極としてＴ形のゲートを形成すること
は、その抵抗の減少のために効果的である。
な線幅を形成することは素子の性能向上と集積度の向上
等において一番重要な要素として作用し、特に微細な線
幅をもつゲート電極としてＴ形のゲートを形成すること
は、その抵抗の減少のために効果的である。
【０００３】
【従来の技術】一般的に、GaAsのMESFET（金属−半導体
電界効果トランジスター）の特性はゲートの長さによっ
て大幅に左右されるので、そのゲートの長さを減少させ
るための各種の製造方法が利用されてきた。
電界効果トランジスター）の特性はゲートの長さによっ
て大幅に左右されるので、そのゲートの長さを減少させ
るための各種の製造方法が利用されてきた。
【０００４】このような製造方法から光学的なステッパ
ーを使用するとマイクロメーター以下のゲートの長さを
もつMESFETの製作が可能でないし、これを克服するため
各種の方法を利用した。
ーを使用するとマイクロメーター以下のゲートの長さを
もつMESFETの製作が可能でないし、これを克服するため
各種の方法を利用した。
【０００５】このような方法としては光学的なステッパ
ーの性能の改善や工程の効率化による従来の光学的なス
テッパーの適用の限界を克服する方法、または電子線を
利用した直記式方法（direct writing method）等があ
る。前記の光学的なステッパーにおける、光源としてエ
キシマレーザ（Excimer laser）等が利用されている
が、半導体の工程に、このようなレーザーを利用して基
板上に形成されたフォトレジスト膜を露光し現像して所
定形状のパターンを形成する。
ーの性能の改善や工程の効率化による従来の光学的なス
テッパーの適用の限界を克服する方法、または電子線を
利用した直記式方法（direct writing method）等があ
る。前記の光学的なステッパーにおける、光源としてエ
キシマレーザ（Excimer laser）等が利用されている
が、半導体の工程に、このようなレーザーを利用して基
板上に形成されたフォトレジスト膜を露光し現像して所
定形状のパターンを形成する。
【０００６】このとき、露光される領域を可能な限り小
さい領域とする場合には微細な形状を得ることができ
る。そのようなパターンの微細な程度は前記ステッパー
から使用される光源の波長とレンズの特性によって左右
される。
さい領域とする場合には微細な形状を得ることができ
る。そのようなパターンの微細な程度は前記ステッパー
から使用される光源の波長とレンズの特性によって左右
される。
【０００７】一般的に、前記光学的なステッパーの光源
は３６５ｎｍ，または４３６ｎｍのような短い波長の光
を利用し、そしてレンズは１．４程度の開口数をもつレ
ンズがビームの集束レンズとして利用される。微細なパ
ターンを形成するために一般的にUV光源と利用して０．
６〜０．７μｍ解像度をもつ光学的なステッパーを利用
する方法、コントラストを増加させる層を利用した方
法、多層のフォトレジストを利用する方法、位相転移の
方法等が適用されることができる。
は３６５ｎｍ，または４３６ｎｍのような短い波長の光
を利用し、そしてレンズは１．４程度の開口数をもつレ
ンズがビームの集束レンズとして利用される。微細なパ
ターンを形成するために一般的にUV光源と利用して０．
６〜０．７μｍ解像度をもつ光学的なステッパーを利用
する方法、コントラストを増加させる層を利用した方
法、多層のフォトレジストを利用する方法、位相転移の
方法等が適用されることができる。
【０００８】その中で、多層のフォトレジストを利用し
た方法等が微細なパターンの形成に代表的に利用され
る。以外の方法としてＸ−線やＥ−ビームを光源として
利用した微細なパターンの形成方法を使用する場合には
０．１μｍ以下のパターンの形成も可能である。これら
の各種のパターンの形成方法はＴ形のゲートの形成に利
用されることもできる。
た方法等が微細なパターンの形成に代表的に利用され
る。以外の方法としてＸ−線やＥ−ビームを光源として
利用した微細なパターンの形成方法を使用する場合には
０．１μｍ以下のパターンの形成も可能である。これら
の各種のパターンの形成方法はＴ形のゲートの形成に利
用されることもできる。
【０００９】一般的なＴ形のゲートの形成方法は、臨時
的なゲートの形成段階と臨時的なゲートの過度な蝕刻段
階およびこの過度に蝕刻された領域を絶縁膜等で満たし
た後に新たなゲートのパターンを形成する段階を包含す
るものである。他のＴ形のゲートの形成方法は、微細な
ゲートを形成してから、その上にフォトレジスト膜また
は絶縁膜によって平坦化させる工程と、イオンミーリン
グ等によってゲートを露出させてここに上層の金属膜を
蒸着する工程を包含するものである。
的なゲートの形成段階と臨時的なゲートの過度な蝕刻段
階およびこの過度に蝕刻された領域を絶縁膜等で満たし
た後に新たなゲートのパターンを形成する段階を包含す
るものである。他のＴ形のゲートの形成方法は、微細な
ゲートを形成してから、その上にフォトレジスト膜また
は絶縁膜によって平坦化させる工程と、イオンミーリン
グ等によってゲートを露出させてここに上層の金属膜を
蒸着する工程を包含するものである。
【００１０】その上に、露光の感度が異なる多層のレジ
ストを電子線または光によって露光および現像してか
ら、その上にＴ形の金属を蒸着し、続いてパターンを形
成する方法もある。これらの方法はそれぞれ解像度や製
作可能なゲートの大きさに少し位いの差異点があるが、
すべて微細なパターンの形成方法として利用される場
合、素子の性能が大幅に向上された。
ストを電子線または光によって露光および現像してか
ら、その上にＴ形の金属を蒸着し、続いてパターンを形
成する方法もある。これらの方法はそれぞれ解像度や製
作可能なゲートの大きさに少し位いの差異点があるが、
すべて微細なパターンの形成方法として利用される場
合、素子の性能が大幅に向上された。
【００１１】
【発明が解決しようとする課題】しかし、前記の方法は
その製造工程が複雑であり、またその処理率においても
よくないので非効率的な問題点がある。
その製造工程が複雑であり、またその処理率においても
よくないので非効率的な問題点がある。
【００１２】したがって、本発明は上記の問題点を解決
するために提案されたもので、前記各種の方法がもって
いる工程の複雑性を極めて単純化するために、光学的な
ステッパーの連続的な二重露光によるＴ形のゲートの製
造方法を提供することにその目的がある。
するために提案されたもので、前記各種の方法がもって
いる工程の複雑性を極めて単純化するために、光学的な
ステッパーの連続的な二重露光によるＴ形のゲートの製
造方法を提供することにその目的がある。
【００１３】本発明のまた他の目的は長さを減少させた
Ｔ形のゲートを使用してMESFET,HEMT等の特性を向上さ
せ、それによって超高速および低雑音素子の製作を可能
にすることにある。
Ｔ形のゲートを使用してMESFET,HEMT等の特性を向上さ
せ、それによって超高速および低雑音素子の製作を可能
にすることにある。
【００１４】
【課題を解決するための手段】前記の目的をもつ本発明
は従来に提案された各種の方法と異なりに従来の光学的
なステッパーを利用して二重にフォトレジスト膜を露光
して微細なパターンを形成してから、微細なパターンが
形成された前記フォトレジスト膜を下層のフォトレジス
ト膜とし、そしてこの下層のフォトレジスト膜上に上層
のフォトレジスト膜を形成してから金属膜を塗布してＴ
形のゲートを形成することができる特徴がある。
は従来に提案された各種の方法と異なりに従来の光学的
なステッパーを利用して二重にフォトレジスト膜を露光
して微細なパターンを形成してから、微細なパターンが
形成された前記フォトレジスト膜を下層のフォトレジス
ト膜とし、そしてこの下層のフォトレジスト膜上に上層
のフォトレジスト膜を形成してから金属膜を塗布してＴ
形のゲートを形成することができる特徴がある。
【００１５】前記ステッパーによって露光するとき露光
されるパターンが大きい場合にもパターンの端部から光
の対比が大きくなって形状の形成が容易であり、現像後
にフォトレジストの模様は尖鋭な端部の模様を現わし、
そしてパターンの形成の余裕度が広範囲である。
されるパターンが大きい場合にもパターンの端部から光
の対比が大きくなって形状の形成が容易であり、現像後
にフォトレジストの模様は尖鋭な端部の模様を現わし、
そしてパターンの形成の余裕度が広範囲である。
【００１６】このように、前記ステッパーを利用して形
状が大きなパターンをもつフォトレジストを露光してか
ら、基板の位置を移動させて、さらに露光すると、その
露光されなかった領域はマスクの不透明なパターンの形
状の大きさとマスクの移動距離（即ち、基板の移動距
離）によって定められるので、極めて微細なパターンを
形成することができる。
状が大きなパターンをもつフォトレジストを露光してか
ら、基板の位置を移動させて、さらに露光すると、その
露光されなかった領域はマスクの不透明なパターンの形
状の大きさとマスクの移動距離（即ち、基板の移動距
離）によって定められるので、極めて微細なパターンを
形成することができる。
【００１７】具体的に、前記の目的を達成するための本
発明の一つの特徴によると、二重露光を利用するＴ形の
ゲートの製造方法は、半絶縁のGaAs基板を準備する工程
と、前記基板上に第１フォトレジスト膜を形成する工程
と、不透明の領域が具備されたフォトマスクを利用して
１次露光を実行して前記第１フォトレジスト膜内に第１
露光されなかった領域を形成する工程と、前記Ｔ形のゲ
ートの長さを考慮して少し位い移動された前記フォトマ
スクを使用して第２露光を実行して、前記第１露光され
なかった領域内に第２露光されなかった領域を形成し、
そして前記第２露光されなかった領域の両側には一回露
光された領域を形成する工程と、現像工程を実行して現
像されたＴ形の凹部分をもつ第１パターン化されたフォ
トレジスト膜を形成し、前記現像されたＴ形の凹部分は
前記第２露光されなかった領域と前記一回露光された領
域の一つの部分を除去することによって形成される工程
と、熱処理の工程を実行する工程と、前記第１パターン
化されたフォトレジスト膜上に第２パターン化されたフ
ォトレジスト膜を塗布し、前記第２パターン化されたフ
ォトレジスト膜が下の方向に広げられる開口部をもつ工
程と、前記第２パターン化されたフォトレジスト膜上に
そして前記基板の露出された表面上に金属層を塗布する
工程と、前記第２パターン化されたフォトレジストを除
去する工程とを包含する。
発明の一つの特徴によると、二重露光を利用するＴ形の
ゲートの製造方法は、半絶縁のGaAs基板を準備する工程
と、前記基板上に第１フォトレジスト膜を形成する工程
と、不透明の領域が具備されたフォトマスクを利用して
１次露光を実行して前記第１フォトレジスト膜内に第１
露光されなかった領域を形成する工程と、前記Ｔ形のゲ
ートの長さを考慮して少し位い移動された前記フォトマ
スクを使用して第２露光を実行して、前記第１露光され
なかった領域内に第２露光されなかった領域を形成し、
そして前記第２露光されなかった領域の両側には一回露
光された領域を形成する工程と、現像工程を実行して現
像されたＴ形の凹部分をもつ第１パターン化されたフォ
トレジスト膜を形成し、前記現像されたＴ形の凹部分は
前記第２露光されなかった領域と前記一回露光された領
域の一つの部分を除去することによって形成される工程
と、熱処理の工程を実行する工程と、前記第１パターン
化されたフォトレジスト膜上に第２パターン化されたフ
ォトレジスト膜を塗布し、前記第２パターン化されたフ
ォトレジスト膜が下の方向に広げられる開口部をもつ工
程と、前記第２パターン化されたフォトレジスト膜上に
そして前記基板の露出された表面上に金属層を塗布する
工程と、前記第２パターン化されたフォトレジストを除
去する工程とを包含する。
【００１８】この方法における、前記第２パターン化さ
れたフォトレジスト膜はアセトン溶液によって除去され
る。この方法における、前記第２パターン化されたフォ
トレジスト膜の除去後に、前記第１パターン化されたフ
ォトレジスト膜を除去する工程を附加する。この方法に
おける、前記第１パターン化されたフォトレジスト膜が
酸素プラズマを利用するドライエッチング方法によって
除去される。
れたフォトレジスト膜はアセトン溶液によって除去され
る。この方法における、前記第２パターン化されたフォ
トレジスト膜の除去後に、前記第１パターン化されたフ
ォトレジスト膜を除去する工程を附加する。この方法に
おける、前記第１パターン化されたフォトレジスト膜が
酸素プラズマを利用するドライエッチング方法によって
除去される。
【００１９】前記の方法は、フォトレジスト膜を露光し
たとき、そのフォトレジスト膜が感光されるが、このと
き感光される程度によりフォトレジスト膜が現像液によ
って現像される状態が大きく異なるというフォトレジス
トの特性を利用した技術である。即ち、露光量により現
像される速度が異なるため、フォトレジスト膜に露光さ
れた量が異なる部位があるとき、現像程度により残留し
たフォトレジスト膜の形態を任意にすることができる。
たとき、そのフォトレジスト膜が感光されるが、このと
き感光される程度によりフォトレジスト膜が現像液によ
って現像される状態が大きく異なるというフォトレジス
トの特性を利用した技術である。即ち、露光量により現
像される速度が異なるため、フォトレジスト膜に露光さ
れた量が異なる部位があるとき、現像程度により残留し
たフォトレジスト膜の形態を任意にすることができる。
【００２０】本発明は基板上のフォトレジスト膜を一次
的に露光し基板の位置を移動させて、さらに露光するこ
とによって三段階の露光領域にフォトレジスト膜を区分
して現像するので、微細なパターンのＴ形のゲートの形
成を可能するようにしたものである。
的に露光し基板の位置を移動させて、さらに露光するこ
とによって三段階の露光領域にフォトレジスト膜を区分
して現像するので、微細なパターンのＴ形のゲートの形
成を可能するようにしたものである。
【００２１】
【実施例】前記目的を達成するために本発明の実施例を
添附の図１〜図６に基づいて詳細に説明する。
添附の図１〜図６に基づいて詳細に説明する。
【００２２】図１乃至図６は本発明の一つの実施による
Ｔ形のゲートを形成する方法を図示している断面図であ
る。まず、図１は基板上に塗布されたフォトレジスト膜
に一番目の露光工程を図示している断面図である。
Ｔ形のゲートを形成する方法を図示している断面図であ
る。まず、図１は基板上に塗布されたフォトレジスト膜
に一番目の露光工程を図示している断面図である。
【００２３】図１における、半絶縁のGaAs基板（１０）
上にフォトレジスト膜（２０）を塗布し、その上部に不
透明の領域（３１）をもつフォトマスク（３０）を配列
してから、紫外線（３２）の露光によってゲートの領域
を露光することを図示している。
上にフォトレジスト膜（２０）を塗布し、その上部に不
透明の領域（３１）をもつフォトマスク（３０）を配列
してから、紫外線（３２）の露光によってゲートの領域
を露光することを図示している。
【００２４】図２は前記基板（１０）の移動（またはフ
ォトマスクの移動）による二重露光を遂行して前記フォ
トレジスト膜（２０）の新たな露光領域を図示している
断面図であって、前記図１に図示の露光工程後に前記フ
ォトマスクを所定の距離を移動した状態で再次露光する
と、図２のように図１に図示の露光されなかった領域
（２１）は再度露光されなかった領域（２２）と一回露
光された領域（２３）として区分され、それ以外の領域
は二回露光された領域（２４）である。
ォトマスクの移動）による二重露光を遂行して前記フォ
トレジスト膜（２０）の新たな露光領域を図示している
断面図であって、前記図１に図示の露光工程後に前記フ
ォトマスクを所定の距離を移動した状態で再次露光する
と、図２のように図１に図示の露光されなかった領域
（２１）は再度露光されなかった領域（２２）と一回露
光された領域（２３）として区分され、それ以外の領域
は二回露光された領域（２４）である。
【００２５】前記露光されたフォトレジスト膜（２）の
現像時にフォトレジスト膜が除去される厚さはそのフォ
トマスクの特性により少し変化するが、露光エネルギー
が不足であるとフォトレジスト膜が完全に現像されな
い。
現像時にフォトレジスト膜が除去される厚さはそのフォ
トマスクの特性により少し変化するが、露光エネルギー
が不足であるとフォトレジスト膜が完全に現像されな
い。
【００２６】図３は露光後に現像によって形成されたパ
ターン化されたフォトレジスト膜（２０ａ）を図示して
いる断面図であって、前記三つに区分された領域（２
２，２３，２４）を所定の現像方法によって現像したと
きに残留するフォトレジストの形状は、図３のように、
現像されたフォトレジスト膜（２０ａ）が図１に図示の
露光されなかった微細な線幅よりもっと微細な幅をもつ
形状として形成されるのである。
ターン化されたフォトレジスト膜（２０ａ）を図示して
いる断面図であって、前記三つに区分された領域（２
２，２３，２４）を所定の現像方法によって現像したと
きに残留するフォトレジストの形状は、図３のように、
現像されたフォトレジスト膜（２０ａ）が図１に図示の
露光されなかった微細な線幅よりもっと微細な幅をもつ
形状として形成されるのである。
【００２７】このような方法によって形成されたパター
ン化されたフォトレジスト膜（２０ａ）に形成されたパ
ターンの大きさは二次露光を遂行するために移動された
前記基板（１０）または前記フォトマスク（３０）の移
動の距離によって決定される。二次露光時にパターンの
大きさより実際に形成しようとするパターンの大きさを
考慮して基板またはマスクを所定の距離程移動させて露
光することによって極めて微細な大きさのパターンの形
成が可能である。
ン化されたフォトレジスト膜（２０ａ）に形成されたパ
ターンの大きさは二次露光を遂行するために移動された
前記基板（１０）または前記フォトマスク（３０）の移
動の距離によって決定される。二次露光時にパターンの
大きさより実際に形成しようとするパターンの大きさを
考慮して基板またはマスクを所定の距離程移動させて露
光することによって極めて微細な大きさのパターンの形
成が可能である。
【００２８】ここで形成することができるパターンの大
きさは主に二次露光時に位置の移動によって定義される
ものであり、光源の波長等の光学的な要素により定めら
れるものではない。
きさは主に二次露光時に位置の移動によって定義される
ものであり、光源の波長等の光学的な要素により定めら
れるものではない。
【００２９】したがって、本発明によって形成された微
細なパターンは基板（１０）またはフォトマスク（３
０）の位置の移動の正確度に依存する。
細なパターンは基板（１０）またはフォトマスク（３
０）の位置の移動の正確度に依存する。
【００３０】前記のように形成されたフォトレジスト膜
（２０ａ）の形状は開口部である微細なゲートの領域
と、その周囲の薄い厚さの被覆された領域、そして厚い
領域からなっている。
（２０ａ）の形状は開口部である微細なゲートの領域
と、その周囲の薄い厚さの被覆された領域、そして厚い
領域からなっている。
【００３１】このようなフォトレジスト膜のパターン
（２０ａ）が形成された構造物は１５０℃以上の温度か
ら熱処理される。この熱処理の工程は上層のフォトレジ
スト塗布時に微細なパターンが損傷されないようにする
ために実行されるものである。
（２０ａ）が形成された構造物は１５０℃以上の温度か
ら熱処理される。この熱処理の工程は上層のフォトレジ
スト塗布時に微細なパターンが損傷されないようにする
ために実行されるものである。
【００３２】このように熱処理してからその上にフォト
レジスト膜を塗布して、所定のパターンの上層のフォト
レジスター膜（４０）が形成される。このフォトレジス
トパターン（４０）は下層のフォトレジストパターン
（２０ａ）と分離されることができる。
レジスト膜を塗布して、所定のパターンの上層のフォト
レジスター膜（４０）が形成される。このフォトレジス
トパターン（４０）は下層のフォトレジストパターン
（２０ａ）と分離されることができる。
【００３３】図４は図３の構造物上にパターン化された
上層のフォトレジストパターン（４０）が形成されたこ
とを図示している。即ち、前記構造物上に上層のフォト
レジスト膜（１０）を塗布してから、マスクを使用して
前記塗布された上層のフォトレジスト層（１０）を露光
および現像すると図４のようなパターン化された上層の
フォトレジストが形成される。このとき、上層のフォト
レジストのパターンは逆相の傾斜をもつので、即ち深さ
の方向に広げられる形状をもっているので、金属の方向
性の蒸着によるリフトオフが実行されることができる。
このようにすることによって上層のフォトレジストパタ
ーンはゲートの領域の大きさと無関に形成されることが
できる。
上層のフォトレジストパターン（４０）が形成されたこ
とを図示している。即ち、前記構造物上に上層のフォト
レジスト膜（１０）を塗布してから、マスクを使用して
前記塗布された上層のフォトレジスト層（１０）を露光
および現像すると図４のようなパターン化された上層の
フォトレジストが形成される。このとき、上層のフォト
レジストのパターンは逆相の傾斜をもつので、即ち深さ
の方向に広げられる形状をもっているので、金属の方向
性の蒸着によるリフトオフが実行されることができる。
このようにすることによって上層のフォトレジストパタ
ーンはゲートの領域の大きさと無関に形成されることが
できる。
【００３４】このような状態から金属（５０）の蒸着に
よるＴ形のゲートの金属（１１）を図５に図示のように
形成することができる。前記ゲート金属（５０）の蒸着
後に、上層のフォトレジスト膜（４０）の除去の工程が
実行される。即ち、前記上層のフォトレジスト膜（２０
ａ）は所定の有機溶媒であるアセトン等に容易に溶解さ
れてその上に形成された金属も除去される。しかし下層
の劣化されたフォトレジストパターン（２０ａ）は場合
により容易に溶解されない。
よるＴ形のゲートの金属（１１）を図５に図示のように
形成することができる。前記ゲート金属（５０）の蒸着
後に、上層のフォトレジスト膜（４０）の除去の工程が
実行される。即ち、前記上層のフォトレジスト膜（２０
ａ）は所定の有機溶媒であるアセトン等に容易に溶解さ
れてその上に形成された金属も除去される。しかし下層
の劣化されたフォトレジストパターン（２０ａ）は場合
により容易に溶解されない。
【００３５】このようなフォトレジストパターン（２０
ａ）は固着されたそのままに素子に適用されることがで
き、また前記フォトレジストパターン（２０ａ）を除去
する場合には酸素プラズマを利用したドライエッチング
によって図６に図示のように除去してＴ形のゲート（５
１）が形成される。
ａ）は固着されたそのままに素子に適用されることがで
き、また前記フォトレジストパターン（２０ａ）を除去
する場合には酸素プラズマを利用したドライエッチング
によって図６に図示のように除去してＴ形のゲート（５
１）が形成される。
【００３６】
【発明の効果】このように形成されたＴ形のゲートの形
状は従来の方法より次のような長所をもっている。ま
ず、微細な形状の形成における適用されるステッパーの
解像度よりもっと微細なパターンの形成が可能である。
次はリソグラフィーの工程の反復によってＴ−形状を作
ることができるので工程の段階の減少により効率的にＴ
形のゲートの形状を形成することができる。提案された
方法はＴ形のゲートの形成を必要とする素子の製作，即
ちMESFET,HEMT等に適用可能であり特性の向上を図るこ
とができる。
状は従来の方法より次のような長所をもっている。ま
ず、微細な形状の形成における適用されるステッパーの
解像度よりもっと微細なパターンの形成が可能である。
次はリソグラフィーの工程の反復によってＴ−形状を作
ることができるので工程の段階の減少により効率的にＴ
形のゲートの形状を形成することができる。提案された
方法はＴ形のゲートの形成を必要とする素子の製作，即
ちMESFET,HEMT等に適用可能であり特性の向上を図るこ
とができる。
【図１】本発明による製造工程を図示している断面図で
ある。
ある。
【図２】本発明による製造工程を図示している断面図で
ある。
ある。
【図３】本発明による製造工程を図示している断面図で
ある。
ある。
【図４】本発明による製造工程を図示している断面図で
ある。
ある。
【図５】本発明による製造工程を図示している断面図で
ある。
ある。
【図６】本発明による製造工程を図示している断面図で
ある。
ある。
１０ 半絶縁のGaAs基板 ２０ フォトレジスト膜 ２０ａ 第１パターン化されたフォトレジスト ２２ 露光されなかった領域 ２３ 一回露光された領域 ２４ 二回露光された領域 ２４ 現像されたフォトレジスト膜の微細な線幅 ３０ マスク ３１ 不透明の領域 ３２ 紫外線の露光 ４０ 第２パターン化されたフォトレジスト ５１ Ｔ形のゲート金属 ５０ 塗布された金属層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 ▲進▼煕 大韓民国大田直轄市儒城区新城洞ハヌルア パート110−206 (72)発明者 朴 哲淳 大韓民国大田直轄市儒城区新城洞ハヌルア パート110−1604 (72)発明者 朴 亨茂 大韓民国大田直轄市儒城区新城洞ハヌルア パート109−501
Claims (4)
- 【請求項１】 二重露光を利用するＴ形のゲートの製造
方法において、 半絶縁のGaAs基板を準備する工程と、 前記基板上に第１フォトレジスト膜を形成する工程と、 不透明の領域が具備されたフォトマスクを利用して１次
露光を実行して前記第１フォトレジスト膜内に第１露光
されなかった領域を形成する工程と、 前記Ｔ形のゲートの長さを考慮して少し移動された前記
フォトマスクを使用して第２次露光を実行して、前記第
１露光されなかった領域内に第２露光されなかった領域
を形成し、そして前記第２露光されなかった領域の両側
には一回露光された領域を形成する工程と、 現像工程を実行して現像されたＴ形の凹部分をもつ第１
パターン化されたフォトレジスト膜を形成し、前記現像
されたＴ形の凹部分は前記第２露光されなかった領域と
前記一回露光された領域の一つの部分を除去することに
よって形成される工程と、 熱処理工程を実行する工程と、 前記第１パターン化されたフォトレジスト膜上に第２パ
ターン化されたフォトレジスト膜を塗布し、前記第２パ
ターン化されたフォトレジスト膜が下の方向に広げられ
る開口部をもつ工程と、 前記第２パターン化されたフォトレジスト膜上に、そし
て前記基板の露出された表面上に金属層を塗布する工程
と、 前記第２パターン化されたフォトレジストを除去する工
程とを包含することを特徴とするＴ形のゲートの製造方
法。 - 【請求項２】 前記第２パターン化されたフォトレジス
ト膜はアセトン溶液によって除去されることを特徴とす
る請求項１記載のＴ形のゲートの製造方法。 - 【請求項３】 前記第２パターン化されたフォトレジス
ト膜の除去後に、前記第１パターン化されたフォトレジ
スト膜を除去する工程を附加することを特徴とする請求
項１記載のＴ形のゲートの製造方法。 - 【請求項４】 前記第１パターン化されたフォトレジス
ト膜が酸素プラズマを利用するドライエッチング方法に
よって除去されることを特徴とする請求項２記載のＴ形
のゲートの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93-27214 | 1993-12-10 | ||
| KR1019930027214A KR970007105B1 (ko) | 1993-12-10 | 1993-12-10 | 이중노광에 의한 t-형 게이트의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201889A true JPH07201889A (ja) | 1995-08-04 |
| JP2610402B2 JP2610402B2 (ja) | 1997-05-14 |
Family
ID=19370533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6306543A Expired - Fee Related JP2610402B2 (ja) | 1993-12-10 | 1994-12-09 | 二重露光によるｔ形のゲートの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2610402B2 (ja) |
| KR (1) | KR970007105B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737202B2 (en) * | 2002-02-22 | 2004-05-18 | Motorola, Inc. | Method of fabricating a tiered structure using a multi-layered resist stack and use |
| CN112713084A (zh) * | 2020-12-29 | 2021-04-27 | 中国科学院微电子研究所 | 一种半导体结构的制造方法 |
| CN114460819A (zh) * | 2022-01-14 | 2022-05-10 | 北京量子信息科学研究院 | 用于电子束曝光的对准标记及其制备方法 |
| CN117012627A (zh) * | 2022-04-29 | 2023-11-07 | 中国科学院半导体研究所 | 基于电子束曝光的t型栅制备方法 |
| CN118588547A (zh) * | 2024-08-06 | 2024-09-03 | 成都航天博目电子科技有限公司 | 一种半导体器件的t型栅及其制备方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101141535B1 (ko) * | 2005-06-29 | 2012-05-04 | 엘지디스플레이 주식회사 | 전극패턴의 형성방법 및 이를 이용한 액정표시장치의제조방법 |
| KR20230013677A (ko) | 2021-07-16 | 2023-01-27 | 삼성전자주식회사 | 더미 패턴을 포함하는 반도체 패키지 |
-
1993
- 1993-12-10 KR KR1019930027214A patent/KR970007105B1/ko not_active Expired - Fee Related
-
1994
- 1994-12-09 JP JP6306543A patent/JP2610402B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737202B2 (en) * | 2002-02-22 | 2004-05-18 | Motorola, Inc. | Method of fabricating a tiered structure using a multi-layered resist stack and use |
| CN112713084A (zh) * | 2020-12-29 | 2021-04-27 | 中国科学院微电子研究所 | 一种半导体结构的制造方法 |
| CN114460819A (zh) * | 2022-01-14 | 2022-05-10 | 北京量子信息科学研究院 | 用于电子束曝光的对准标记及其制备方法 |
| CN114460819B (zh) * | 2022-01-14 | 2024-01-26 | 北京量子信息科学研究院 | 用于电子束曝光的对准标记及其制备方法 |
| CN117012627A (zh) * | 2022-04-29 | 2023-11-07 | 中国科学院半导体研究所 | 基于电子束曝光的t型栅制备方法 |
| CN118588547A (zh) * | 2024-08-06 | 2024-09-03 | 成都航天博目电子科技有限公司 | 一种半导体器件的t型栅及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2610402B2 (ja) | 1997-05-14 |
| KR950021146A (ko) | 1995-07-26 |
| KR970007105B1 (ko) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5314772A (en) | High resolution, multi-layer resist for microlithography and method therefor | |
| US4315984A (en) | Method of producing a semiconductor device | |
| US5147740A (en) | Structure and process for fabricating conductive patterns having sub-half micron dimensions | |
| US4529686A (en) | Method for the manufacture of extremely fine structures | |
| JPH0620062B2 (ja) | 半導体デバイスの製造方法 | |
| JPS6355208B2 (ja) | ||
| JP2004530922A (ja) | サブリソグラフィフォトレジストフィーチャーを形成するプロセス | |
| EP0037708A2 (en) | Method of forming patterns | |
| US5925578A (en) | Method for forming fine patterns of a semiconductor device | |
| US8709267B2 (en) | Double patterning method using tilt-angle deposition | |
| KR100348902B1 (ko) | 에이치이엠티의 감마게이트 제조방법 | |
| KR100287130B1 (ko) | 포토레지스트막 및 그의 패턴형성방법 | |
| JP2001235850A (ja) | フォトマスクパターンの設計方法、レジストパターンの形成方法および半導体装置の製造方法 | |
| US6803178B1 (en) | Two mask photoresist exposure pattern for dense and isolated regions | |
| US6589709B1 (en) | Process for preventing deformation of patterned photoresist features | |
| JP2610402B2 (ja) | 二重露光によるｔ形のゲートの製造方法 | |
| JPH0210362A (ja) | 微細パターン形成方法 | |
| US5693548A (en) | Method for making T-gate of field effect transistor | |
| JPH04344645A (ja) | リソグラフィー方法および位相シフトマスクの作製方法 | |
| JPH05206025A (ja) | 微細加工方法 | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| JP2746539B2 (ja) | 電界効果トランジスタのゲート形成方法とその形成領域の形成方法 | |
| JPS6159505B2 (ja) | ||
| US6156480A (en) | Low defect thin resist processing for deep submicron lithography | |
| KR0137573B1 (ko) | 전계효과 트랜지스터의 게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970107 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |