JPS6355208B2 - - Google Patents
Info
- Publication number
- JPS6355208B2 JPS6355208B2 JP55098610A JP9861080A JPS6355208B2 JP S6355208 B2 JPS6355208 B2 JP S6355208B2 JP 55098610 A JP55098610 A JP 55098610A JP 9861080 A JP9861080 A JP 9861080A JP S6355208 B2 JPS6355208 B2 JP S6355208B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist
- electron beam
- forming
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/061—Manufacture or treatment of FETs having Schottky gates
- H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
- H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
- H10D64/0125—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors characterised by the sectional shape, e.g. T or inverted T
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
- H10P76/202—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials for lift-off processes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
- Y10S430/143—Electron beam
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/95—Multilayer mask including nonradiation sensitive layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Landscapes
- Electron Beam Exposure (AREA)
- Weting (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
この発明は超微細半導体装置を製造する方法、
特にリトグラフ法工程により所定のパターンを露
光するため電子ビームを用いる半導体装置の製造
方法に関する。
特にリトグラフ法工程により所定のパターンを露
光するため電子ビームを用いる半導体装置の製造
方法に関する。
一般に、例えば電界効果トランジスタのような
半導体装置を製造する場合、半導体装置の外形の
微細化を図るのみならず動作速度及び周波数レス
ポンスといつた半導体装置の性能特性を改善する
為に半導体装置のパターンの微細化が重要な要件
である。この種の半導体装置を製造する場合、リ
トグラフ法(lithographic process)が用いられ
る。この方法は、ウイリアム・S・デフオーレス
ト著の“フオトレジスト材料及び方法”1975年、
ニユーヨーク州ニユーヨーク市マグロウヒル社刊
(by William S・DeForest in the book
entitled“Photoresist Materials and
Processes”、McGraw−Hill Book Company、
New York N.Y.、1975)に記述されているよう
に、所定寸法の開口を有するパターンが形成され
次に製造しようとする装置に所定の領域が形成さ
れる。種々の周知のフオトレジスト材を露光する
ときに紫外線が長年に渡つて用いられているが、
この紫外線は波長に依存する回折や解像特性に対
して限界があるから、高分解能が要求される製造
工程に対しては満足できない。この限界を打開す
る為に、紫外線の波長よりも更に短い波長を有す
る放射線を用いるレジスト露光技法が各種開発さ
れている。この方法の1つの電子ビームを用いて
レジスト材に所望の微細なパターンを露光する方
法がある。この電子ビームを用いたリトグラフ
法、例えばJ・P・バランタインによる1975年刊
真空工学技術ジヤーナル第12巻・第6号1259乃至
1960ページに記載された“クロニウムマスターマ
スクを用いた電子ビーム形成”(by J.P.
Ballantyne、in the article entitled“Electron
Beam Fabrication of Chromium Master
Masks、“in the Journal of Vacuum Science
Technology、Vol.12,No.6、Nov.−Dec.、
1975、pp.1257−1260)に開示された方法による
と、金属膜が基板表面上に蒸着される。この金属
膜はこの後に基板上に金属パターンを形成するた
めに用いられ、更に基板に衝突する電子ビームか
ら負電荷を除去し、それにより基板に指向した付
加的電子を反発する負電荷を基板は蓄積しなくな
る。次に、電子ビームに感応するレジスト材で作
られた1μm以下の薄膜がこの金属膜上に蒸着され
る。続いて適切なマスク体を介して電子を送り出
すか、あるいはコンピユータプログラムの制御に
基づいて電子ビームを連続的に偏光走査すること
によつて、レジストの所定領域が露光される。こ
のようにして露光されたレジストは、選択された
溶剤を用いて現像される。この溶剤は、電子ビー
ムの露光によつて破壊されたレジスト分子の溶解
速度が高められることを利用している。この現像
によつて形成される開口部の断面形状は、現像剤
に依存する。この現像剤の活性が強度になるに従
つて、開口部の断面での現像時間が増加した場合
の影響が大となり、開口部面積も大きくなる。レ
ジストに形成された開口部の断面は垂直(即ちこ
れが通常の形状である)であるが、この形状を基
板表面からレジスト上表面へと内方に傾斜をつけ
ることもできるし、また基板表面からレジスト上
表面へと外方に傾斜をつけることも可能であり、
これらは全て現像剤とその使用条件に依存する。
垂直な断面形状は、超微細半導体装置を製造する
際に、最も一般的な形状である。
半導体装置を製造する場合、半導体装置の外形の
微細化を図るのみならず動作速度及び周波数レス
ポンスといつた半導体装置の性能特性を改善する
為に半導体装置のパターンの微細化が重要な要件
である。この種の半導体装置を製造する場合、リ
トグラフ法(lithographic process)が用いられ
る。この方法は、ウイリアム・S・デフオーレス
ト著の“フオトレジスト材料及び方法”1975年、
ニユーヨーク州ニユーヨーク市マグロウヒル社刊
(by William S・DeForest in the book
entitled“Photoresist Materials and
Processes”、McGraw−Hill Book Company、
New York N.Y.、1975)に記述されているよう
に、所定寸法の開口を有するパターンが形成され
次に製造しようとする装置に所定の領域が形成さ
れる。種々の周知のフオトレジスト材を露光する
ときに紫外線が長年に渡つて用いられているが、
この紫外線は波長に依存する回折や解像特性に対
して限界があるから、高分解能が要求される製造
工程に対しては満足できない。この限界を打開す
る為に、紫外線の波長よりも更に短い波長を有す
る放射線を用いるレジスト露光技法が各種開発さ
れている。この方法の1つの電子ビームを用いて
レジスト材に所望の微細なパターンを露光する方
法がある。この電子ビームを用いたリトグラフ
法、例えばJ・P・バランタインによる1975年刊
真空工学技術ジヤーナル第12巻・第6号1259乃至
1960ページに記載された“クロニウムマスターマ
スクを用いた電子ビーム形成”(by J.P.
Ballantyne、in the article entitled“Electron
Beam Fabrication of Chromium Master
Masks、“in the Journal of Vacuum Science
Technology、Vol.12,No.6、Nov.−Dec.、
1975、pp.1257−1260)に開示された方法による
と、金属膜が基板表面上に蒸着される。この金属
膜はこの後に基板上に金属パターンを形成するた
めに用いられ、更に基板に衝突する電子ビームか
ら負電荷を除去し、それにより基板に指向した付
加的電子を反発する負電荷を基板は蓄積しなくな
る。次に、電子ビームに感応するレジスト材で作
られた1μm以下の薄膜がこの金属膜上に蒸着され
る。続いて適切なマスク体を介して電子を送り出
すか、あるいはコンピユータプログラムの制御に
基づいて電子ビームを連続的に偏光走査すること
によつて、レジストの所定領域が露光される。こ
のようにして露光されたレジストは、選択された
溶剤を用いて現像される。この溶剤は、電子ビー
ムの露光によつて破壊されたレジスト分子の溶解
速度が高められることを利用している。この現像
によつて形成される開口部の断面形状は、現像剤
に依存する。この現像剤の活性が強度になるに従
つて、開口部の断面での現像時間が増加した場合
の影響が大となり、開口部面積も大きくなる。レ
ジストに形成された開口部の断面は垂直(即ちこ
れが通常の形状である)であるが、この形状を基
板表面からレジスト上表面へと内方に傾斜をつけ
ることもできるし、また基板表面からレジスト上
表面へと外方に傾斜をつけることも可能であり、
これらは全て現像剤とその使用条件に依存する。
垂直な断面形状は、超微細半導体装置を製造する
際に、最も一般的な形状である。
露光されたレジストが現像されると、所定領域
にパターン状の開口部を有するレジストマスクが
形成される。このレジストマスクのパターン状の
開口部を介して露光された金属薄膜の部分は、化
学エツチングによつて除去される。最後に、レジ
ストマスクは選択された溶剤によつて金属層の表
面から除去され、所定の図形配列をもつパターン
状金属層が残留する。
にパターン状の開口部を有するレジストマスクが
形成される。このレジストマスクのパターン状の
開口部を介して露光された金属薄膜の部分は、化
学エツチングによつて除去される。最後に、レジ
ストマスクは選択された溶剤によつて金属層の表
面から除去され、所定の図形配列をもつパターン
状金属層が残留する。
この従来の方法によると、ライン幅の制御が困
難であるという欠点がある。即ち、露光後のレジ
ストをエツチングすると、このエツチングは所望
のパターンラインの幅のみならずその深さに沿つ
ても等方的に行なわれるから、この等方性エツチ
ングはエツチされたラインが所望値よりも広くエ
ツチされる。更に金属層がパターンレジストを介
してエツチされる場合、このレジスト材はエツチ
液によつて腐食されこのエツチ液がレジスト材を
浮上させ、また金属パターンラインを広く且つ粗
雑にする。更にまた、金属エツチング工程に於い
て、基板表面が汚染され悪化される。
難であるという欠点がある。即ち、露光後のレジ
ストをエツチングすると、このエツチングは所望
のパターンラインの幅のみならずその深さに沿つ
ても等方的に行なわれるから、この等方性エツチ
ングはエツチされたラインが所望値よりも広くエ
ツチされる。更に金属層がパターンレジストを介
してエツチされる場合、このレジスト材はエツチ
液によつて腐食されこのエツチ液がレジスト材を
浮上させ、また金属パターンラインを広く且つ粗
雑にする。更にまた、金属エツチング工程に於い
て、基板表面が汚染され悪化される。
超微細の半導体装置を製造するときに、素子の
動作周波数レンジ及び利得を増加させる為に、基
板とゲート電極との接触面積あるいはゲート電極
の長さを可能な限り小さくすることが望ましい。
しかしその反面、ゲート電極の全面積を増加させ
ることにより、この電極の寄生抵抗(parasitic
resistance)を減少させることも必要である。こ
の相反した問題の解決方法の1つは、アスペクト
比(高さと幅の比)の大きいゲート電極(例えば
1.5μmの高さと0.5μmの幅)を形成することであ
り、これによつて接触面積が小さく且つ全面積が
大きいゲート電極が実現される。しかし、大きい
アスペクト比を有する電極を、従来型のリトグラ
フ法で形成することは困難である。即ちこのリト
グラフ法によると、金属層がパターン化されたレ
ジスト層上に例えば1.5μmの厚さで蒸着され、次
に所望厚のゲート電極を形成する為に標準的なレ
ジスト除去法が用いられる。従つて、厚い金属ゲ
ート電極を形成する為に従来型の蒸着によつて金
属層が形成されるので、この金属層がパターン化
されたレジスト層上にも形成され、レジスト層の
パターン化開口部に序々に圧縮を加えるという欠
点がある。超微細半導体装置を製造する場合、こ
の種の圧縮は、形成されるゲートの長さ方向に沿
つて蒸着される金属量を順次減少させる。この結
果、形成されたゲートはこの例に於いて不都合な
テーパ状の側面をもち、その断面積は小さくなつ
てしまう。更に、このような従来技術により形成
された金属電極によると、高さ方向に機械的応力
が印加された場合に、特に0.5μm以下の幅の電極
に於いては電極全体が基板から剥離されるという
欠点がある。更にまた、リフトオフ工程において
不所望な金属を除去するため金属層は切断されね
ばならなく、このような切断は金属層が薄い場合
には特に所望の平滑で微細な端面を形成しようと
するときに困難が生じる。
動作周波数レンジ及び利得を増加させる為に、基
板とゲート電極との接触面積あるいはゲート電極
の長さを可能な限り小さくすることが望ましい。
しかしその反面、ゲート電極の全面積を増加させ
ることにより、この電極の寄生抵抗(parasitic
resistance)を減少させることも必要である。こ
の相反した問題の解決方法の1つは、アスペクト
比(高さと幅の比)の大きいゲート電極(例えば
1.5μmの高さと0.5μmの幅)を形成することであ
り、これによつて接触面積が小さく且つ全面積が
大きいゲート電極が実現される。しかし、大きい
アスペクト比を有する電極を、従来型のリトグラ
フ法で形成することは困難である。即ちこのリト
グラフ法によると、金属層がパターン化されたレ
ジスト層上に例えば1.5μmの厚さで蒸着され、次
に所望厚のゲート電極を形成する為に標準的なレ
ジスト除去法が用いられる。従つて、厚い金属ゲ
ート電極を形成する為に従来型の蒸着によつて金
属層が形成されるので、この金属層がパターン化
されたレジスト層上にも形成され、レジスト層の
パターン化開口部に序々に圧縮を加えるという欠
点がある。超微細半導体装置を製造する場合、こ
の種の圧縮は、形成されるゲートの長さ方向に沿
つて蒸着される金属量を順次減少させる。この結
果、形成されたゲートはこの例に於いて不都合な
テーパ状の側面をもち、その断面積は小さくなつ
てしまう。更に、このような従来技術により形成
された金属電極によると、高さ方向に機械的応力
が印加された場合に、特に0.5μm以下の幅の電極
に於いては電極全体が基板から剥離されるという
欠点がある。更にまた、リフトオフ工程において
不所望な金属を除去するため金属層は切断されね
ばならなく、このような切断は金属層が薄い場合
には特に所望の平滑で微細な端面を形成しようと
するときに困難が生じる。
従つてこの発明の目的は、被制御ライン断面を
有するレジストパターンを用いることによつて、
基板上または上方に所定領域部を形成する為に新
しい改善された半導体装置の製造方法を提供する
ことである。
有するレジストパターンを用いることによつて、
基板上または上方に所定領域部を形成する為に新
しい改善された半導体装置の製造方法を提供する
ことである。
この発明の他の目的は、電子ビームに感応する
レジスト材料を用いた半導体装置の製造方法を提
供することである。
レジスト材料を用いた半導体装置の製造方法を提
供することである。
更に他の目的は、レジストにT字形断面領域部
を形成する半導体装置の製造方法を提供すること
である。
を形成する半導体装置の製造方法を提供すること
である。
この発明の更に他の目的は、被制御ライン断面
を有するレジストパターンを用いて基板上または
上方に所定領域部を形成することにより、基板上
に批制御断面を有する金属部を形成し、次に被制
御同断面を有する金属パターンを形成するような
新しい改善された半導体装置の製造方法を提供す
ることである。
を有するレジストパターンを用いて基板上または
上方に所定領域部を形成することにより、基板上
に批制御断面を有する金属部を形成し、次に被制
御同断面を有する金属パターンを形成するような
新しい改善された半導体装置の製造方法を提供す
ることである。
もう1つ他の目的は、各種の断面領域部を有す
る導体電極を形成する新しい改善された半導体装
置の製造方法を提供することである。
る導体電極を形成する新しい改善された半導体装
置の製造方法を提供することである。
以下この発明の一実施例を図面を参照して説明
する。第1a図は基板10を示し、この基板は例
えばガリウム砒化物あるいはシリコンで作られた
エピタキシヤル層によつて作られ、例えば0.3μm
の厚さを有する。この基板10は更にn形不純
物、例えばイオウ(S)、テルル(Te)、シリコ
ン(Si)を1×1017atoms/cm3の濃度でドープさ
れる。エピタキシヤル層は種々の既知の半絶縁物
質に蒸着されてもよい。基板10に、例えばポリ
メタクリル酸メチル(polymethylmethacrylate)
のような電子ビームに感応するレジスト層12が
形成される。このレジストはすでに知られている
スピンコーテイング法によつて形成される。この
方法によれば、例えば複数の基板が支持テーブル
に配置され、2〜3滴のコーテイング溶液が注が
れ、その後基板表面から均一且つ放射状に、コー
テイング溶液を遠心力によつてスピンさせるに充
分な回転速度をもつて、円周方向に回転される。
する。第1a図は基板10を示し、この基板は例
えばガリウム砒化物あるいはシリコンで作られた
エピタキシヤル層によつて作られ、例えば0.3μm
の厚さを有する。この基板10は更にn形不純
物、例えばイオウ(S)、テルル(Te)、シリコ
ン(Si)を1×1017atoms/cm3の濃度でドープさ
れる。エピタキシヤル層は種々の既知の半絶縁物
質に蒸着されてもよい。基板10に、例えばポリ
メタクリル酸メチル(polymethylmethacrylate)
のような電子ビームに感応するレジスト層12が
形成される。このレジストはすでに知られている
スピンコーテイング法によつて形成される。この
方法によれば、例えば複数の基板が支持テーブル
に配置され、2〜3滴のコーテイング溶液が注が
れ、その後基板表面から均一且つ放射状に、コー
テイング溶液を遠心力によつてスピンさせるに充
分な回転速度をもつて、円周方向に回転される。
レジスト層12は、所定の厚さ、例えば3000Å
の厚さに基板10上に形成される。この層12が
形成された後、第1a図に示す構造体は、レジス
トコーテイング溶液を作るために用いられた溶剤
キヤリアを除去する為に、約180℃で45分間加熱
される。次に第1b図に示されるように選択され
た導電物質の薄い層14が、レジスト層12上に
形成される。ここで、導電物質が用いられるの
は、基板に指向する電子ビームから負電荷を除去
することによつて基板の負電荷蓄積を防止する為
であり、これによつて電子ビームの反発を防止で
きる。この導電物質は、薄膜として容易に形成さ
れ得る性質をもち、エツチングが可能で良好な接
着性を有し、使用されるレジスト物質を劣化しな
いエツチ液を必要とするエツチング可能物質でも
よい。この選択された導電物質が、約40Ω・cmの
抵抗率を有する本質的に真正である非ドープゲル
マニウムであれば真空での熱蒸着法(processes
of thermal deposition)によつて所定厚さ、例
えば300Åの厚さに形成される。この熱蒸着法は、
“集積回路、設計、原理及び製作“R・M・ワー
ナー・ジユニア、J・N・フオルデンバルト共
著、1965年ニユーヨーク州ニユーヨーク市マグロ
ウヒル社刊、第13章(“Integrated Circuits、
Designs Principles and Fabrication”、edited
by R.M.Warner、Jr.and J.N.Fordemwalt、
McGraw Hill Book Company、New York、
N.Y.、1965、Chapter13)に開示されている。導
電層14の厚さは、第2図に関連して述べられる
ような次に続く製造工程に於いてレジスト断面を
変形する増大した電子スパツタリングの利点を用
いて変え得る。
の厚さに基板10上に形成される。この層12が
形成された後、第1a図に示す構造体は、レジス
トコーテイング溶液を作るために用いられた溶剤
キヤリアを除去する為に、約180℃で45分間加熱
される。次に第1b図に示されるように選択され
た導電物質の薄い層14が、レジスト層12上に
形成される。ここで、導電物質が用いられるの
は、基板に指向する電子ビームから負電荷を除去
することによつて基板の負電荷蓄積を防止する為
であり、これによつて電子ビームの反発を防止で
きる。この導電物質は、薄膜として容易に形成さ
れ得る性質をもち、エツチングが可能で良好な接
着性を有し、使用されるレジスト物質を劣化しな
いエツチ液を必要とするエツチング可能物質でも
よい。この選択された導電物質が、約40Ω・cmの
抵抗率を有する本質的に真正である非ドープゲル
マニウムであれば真空での熱蒸着法(processes
of thermal deposition)によつて所定厚さ、例
えば300Åの厚さに形成される。この熱蒸着法は、
“集積回路、設計、原理及び製作“R・M・ワー
ナー・ジユニア、J・N・フオルデンバルト共
著、1965年ニユーヨーク州ニユーヨーク市マグロ
ウヒル社刊、第13章(“Integrated Circuits、
Designs Principles and Fabrication”、edited
by R.M.Warner、Jr.and J.N.Fordemwalt、
McGraw Hill Book Company、New York、
N.Y.、1965、Chapter13)に開示されている。導
電層14の厚さは、第2図に関連して述べられる
ような次に続く製造工程に於いてレジスト断面を
変形する増大した電子スパツタリングの利点を用
いて変え得る。
第1c図によれば、電子ビームに感応するレジ
スト層16が従来のスピンコーテイング法を用い
て導電層14上に所定厚、例えば5000乃至6000Å
の厚さに形成される。レジスト層12及び16は
第1c図に示されているような関連した厚さであ
る必要なはく、特定の半導体装置を形成する場
合、必要に応じて異なつた厚さを選択できる。レ
ジスト層12がレジスト層16より厚いと、続い
て形成されるT字形電極は特定の素子への応用と
いう観点から言えば必ずしも満足とは限らないく
ぼんだ上部を示す。しかしこの発明の目的、即ち
狭い接触領域及び厚い断面を有する電極を製造す
るという目的は、T字の横線部が厚く、縦線部が
短い場合に最も良好に達成される。即ち、後者の
要件はレジスト層16がレジスト層12よりも厚
い場合に最も良く達成され、それは第2e図に別
に例示されている。
スト層16が従来のスピンコーテイング法を用い
て導電層14上に所定厚、例えば5000乃至6000Å
の厚さに形成される。レジスト層12及び16は
第1c図に示されているような関連した厚さであ
る必要なはく、特定の半導体装置を形成する場
合、必要に応じて異なつた厚さを選択できる。レ
ジスト層12がレジスト層16より厚いと、続い
て形成されるT字形電極は特定の素子への応用と
いう観点から言えば必ずしも満足とは限らないく
ぼんだ上部を示す。しかしこの発明の目的、即ち
狭い接触領域及び厚い断面を有する電極を製造す
るという目的は、T字の横線部が厚く、縦線部が
短い場合に最も良好に達成される。即ち、後者の
要件はレジスト層16がレジスト層12よりも厚
い場合に最も良く達成され、それは第2e図に別
に例示されている。
最後に第1c図の半導体装置は、ガリウム砒化
物の基板の場合は145℃にて30分間、シリコン基
板の場合は80℃にて30分間加熱されレジストが硬
化される。第1c図の半導体構造体は、レジスト
(層12)と導電物質(層14)とこれらの上に
形成されたレジスト(層16)との積層構造を有
する基板10から構成され、これは第2図で述べ
る製造工程で使用される。
物の基板の場合は145℃にて30分間、シリコン基
板の場合は80℃にて30分間加熱されレジストが硬
化される。第1c図の半導体構造体は、レジスト
(層12)と導電物質(層14)とこれらの上に
形成されたレジスト(層16)との積層構造を有
する基板10から構成され、これは第2図で述べ
る製造工程で使用される。
第2a図には、第1図で製造された半導体構造
体、即ち基板10上に形成されるレジスト層12
と導電層14とスリツト層16との積層構造が示
されている。この半導体構造体は電子ビーム製造
システム(即ち所定の微細なパターンを規定する
為に電子ビームの照射位置をコンピユータによつ
て制御するシステム)を用いて電子ビーム17が
照射される。このシステムは、米国特許第
4109029号に述べられている。このシステムを使
用しない場合は、所定のパターンを有するマスク
を介して電子ビームを照射し、基板上にそのパタ
ーンを規定する方法もある。この電子ビーム17
のエネルギはレジスト層12及び16の両方が同
時に照射され得る程度の強さであり、この照射量
を可変することによつてレジスト層12及び16
の断面パターンを変化させることができる。
体、即ち基板10上に形成されるレジスト層12
と導電層14とスリツト層16との積層構造が示
されている。この半導体構造体は電子ビーム製造
システム(即ち所定の微細なパターンを規定する
為に電子ビームの照射位置をコンピユータによつ
て制御するシステム)を用いて電子ビーム17が
照射される。このシステムは、米国特許第
4109029号に述べられている。このシステムを使
用しない場合は、所定のパターンを有するマスク
を介して電子ビームを照射し、基板上にそのパタ
ーンを規定する方法もある。この電子ビーム17
のエネルギはレジスト層12及び16の両方が同
時に照射され得る程度の強さであり、この照射量
を可変することによつてレジスト層12及び16
の断面パターンを変化させることができる。
非対称なT字形断面を形成する為に、1次パタ
ーンラインの露光後、2次パターンラインが1次
パターンラインに近接して露光されるという方法
(マルチプルパスセカンダリーライン法)もある。
このT字形のオフセツトの程度は、2次パターン
ラインの露光位置によつて規定される。下部レジ
スト層に影響を与えないで第2a図に示された上
部レジスト層16のレジストプロフイールを整形
するために以下に説明されるマルチプルライン法
が用いられる。このマルチプルライン法によれ
ば、電子ビームの照射総量はいくつかの個々の露
光に分割され、これらの露光は順次おこなわれ通
常“パス”と称される。この場合の電子ビームの
照射量は、T字形断面の横線部(即ち上部レジス
ト層16)のライン幅をT字形の底部(即ち下部
レジスト層12)のライン幅に影響を与えない程
度に増加させるようにマルチプルライン露光間で
分割される。典形的には、スリーパスラインはレ
ジスト露光に必要な電子ビームの全照射量の3分
の1だけ夫々寄与する。好ましくは、現像時のレ
ジスト断面に平滑な輪郭を有するラインを形成す
る為に、上下部レジスト層での各ラインが互いに
重なつて一列に配列されるというよりは、中心間
距離が0.1μmだけ離間して各ラインが並列に配置
されることになる。電子ビームの電荷量と導体層
14の厚さは、下部レジスト層に影響を与えない
ようにすると共に上部レジスト層に対するレジス
ト/導体/レジストの積層体の露光を制限する為
に、上述のマルチプルパスセカンダリーライン法
と組合せて用いられるように必要に応じて可変す
ることができる。
ーンラインの露光後、2次パターンラインが1次
パターンラインに近接して露光されるという方法
(マルチプルパスセカンダリーライン法)もある。
このT字形のオフセツトの程度は、2次パターン
ラインの露光位置によつて規定される。下部レジ
スト層に影響を与えないで第2a図に示された上
部レジスト層16のレジストプロフイールを整形
するために以下に説明されるマルチプルライン法
が用いられる。このマルチプルライン法によれ
ば、電子ビームの照射総量はいくつかの個々の露
光に分割され、これらの露光は順次おこなわれ通
常“パス”と称される。この場合の電子ビームの
照射量は、T字形断面の横線部(即ち上部レジス
ト層16)のライン幅をT字形の底部(即ち下部
レジスト層12)のライン幅に影響を与えない程
度に増加させるようにマルチプルライン露光間で
分割される。典形的には、スリーパスラインはレ
ジスト露光に必要な電子ビームの全照射量の3分
の1だけ夫々寄与する。好ましくは、現像時のレ
ジスト断面に平滑な輪郭を有するラインを形成す
る為に、上下部レジスト層での各ラインが互いに
重なつて一列に配列されるというよりは、中心間
距離が0.1μmだけ離間して各ラインが並列に配置
されることになる。電子ビームの電荷量と導体層
14の厚さは、下部レジスト層に影響を与えない
ようにすると共に上部レジスト層に対するレジス
ト/導体/レジストの積層体の露光を制限する為
に、上述のマルチプルパスセカンダリーライン法
と組合せて用いられるように必要に応じて可変す
ることができる。
電子ビームの照射後、第2b図に示された半導
体構造体は選択された溶剤中に浸され、レジスト
層16に形成されたパターンが現像される。この
時導体層14は現像溶剤に対する不浸透バリアと
して作用し、溶剤がレジスト層12をコーテイン
グすることを防止する。従つて上部レジスト層1
6は、従来技術よりも長時間、活性溶剤を用いて
現像することができる。その結果、層16に現像
済パターンラインは幅が広く、しかも望ましい垂
直断面が得られる。現像の後、第2b図の半導体
構造体はイソプロパノールのような溶剤で洗滌さ
れ、不活性ガス中で乾燥される。次にレジスト層
16の現像によつて露光された導体層14の部分
は、既知のプラズマエツチング法のようなエツチ
ング工程に移行される。このプラズマエツチング
法は、例えば1978年10月2日、カリフオルニア州
サンデイーゴ市、コダツクマイクロエレクトロニ
クスセミナーにて入手のリチヤード・L・バーシ
ン著、“プログラムプラズマ操作:次世代”、(by
Richard L.Bersin in “Programmed Plasma
Processing:The Next Generation”、
presented at the Kodak Microelectronics
Seminar、San Diego、California、October
2,1978.)にて詳述されている。第2c図に示
されているエツチされた層14aは、このように
形成される。次に第2c図の半導体構造体は、第
2の選択された溶剤中に浸され、レジスト層12
でのパターン状露光部分を現像する。この第2の
溶剤は不活性であり、レジスト層16を現像する
ために用いられた溶剤よりも短時間だけ用いられ
る。従つて第2d図に示されたパターン化された
レジスト層12aは望ましい垂直形状の断面を維
持しながら、層16に形成された開口部分よりも
狭い開口部分を持つように形成される。従つて、
積層レジスト中にT字形断面が実現される。この
ライン断面は、レジスト層12及び16を現像す
るときに用いられる溶剤や露光時間に依存して変
えることができる。このようにして積層レジスト
(層12a,14a,及び16a)によつて露光
された微細領域18を有する基板10と、この微
細領域18上に形成されたT字形断面とによつて
構成された第2d図に示された構造体が実現さ
れ、次の工程へと進むことになる。
体構造体は選択された溶剤中に浸され、レジスト
層16に形成されたパターンが現像される。この
時導体層14は現像溶剤に対する不浸透バリアと
して作用し、溶剤がレジスト層12をコーテイン
グすることを防止する。従つて上部レジスト層1
6は、従来技術よりも長時間、活性溶剤を用いて
現像することができる。その結果、層16に現像
済パターンラインは幅が広く、しかも望ましい垂
直断面が得られる。現像の後、第2b図の半導体
構造体はイソプロパノールのような溶剤で洗滌さ
れ、不活性ガス中で乾燥される。次にレジスト層
16の現像によつて露光された導体層14の部分
は、既知のプラズマエツチング法のようなエツチ
ング工程に移行される。このプラズマエツチング
法は、例えば1978年10月2日、カリフオルニア州
サンデイーゴ市、コダツクマイクロエレクトロニ
クスセミナーにて入手のリチヤード・L・バーシ
ン著、“プログラムプラズマ操作:次世代”、(by
Richard L.Bersin in “Programmed Plasma
Processing:The Next Generation”、
presented at the Kodak Microelectronics
Seminar、San Diego、California、October
2,1978.)にて詳述されている。第2c図に示
されているエツチされた層14aは、このように
形成される。次に第2c図の半導体構造体は、第
2の選択された溶剤中に浸され、レジスト層12
でのパターン状露光部分を現像する。この第2の
溶剤は不活性であり、レジスト層16を現像する
ために用いられた溶剤よりも短時間だけ用いられ
る。従つて第2d図に示されたパターン化された
レジスト層12aは望ましい垂直形状の断面を維
持しながら、層16に形成された開口部分よりも
狭い開口部分を持つように形成される。従つて、
積層レジスト中にT字形断面が実現される。この
ライン断面は、レジスト層12及び16を現像す
るときに用いられる溶剤や露光時間に依存して変
えることができる。このようにして積層レジスト
(層12a,14a,及び16a)によつて露光
された微細領域18を有する基板10と、この微
細領域18上に形成されたT字形断面とによつて
構成された第2d図に示された構造体が実現さ
れ、次の工程へと進むことになる。
次の工程とは、金属パターン形成工程のこと
で、第2e図に示されるように例えばアルミニウ
ムのような金属層20(通常5000乃至7000Åの厚
さ)が、例えば化学蒸着法のような従来の方法に
よつて、第2d図の構造体及び微細領域18上に
形成される。尚、アルミニウムの代わりに金が用
いられる場合があり、この時金が次の処理におい
て低温共融混合物を形成しないように、クロニウ
ム薄層(200Å以下)をバリアとして予め蒸着し
ておくことが望ましい。第2e図に示されるよう
に、微細領域18上に形成された金属と、レジス
ト層16a上に形成された金属間の金属ブリツジ
は存在しないので、次のリフトオフ工程での厚い
金属層を切断すべき従来のような問題はこの発明
によると解決される。5000乃至7000Å以上の厚さ
の金属層が必要な場合には、上部レジスト層16
を前述した金属ブリツジを形成しないで、より厚
い金属層を蒸着するために必要な厚みまで形成で
きる。
で、第2e図に示されるように例えばアルミニウ
ムのような金属層20(通常5000乃至7000Åの厚
さ)が、例えば化学蒸着法のような従来の方法に
よつて、第2d図の構造体及び微細領域18上に
形成される。尚、アルミニウムの代わりに金が用
いられる場合があり、この時金が次の処理におい
て低温共融混合物を形成しないように、クロニウ
ム薄層(200Å以下)をバリアとして予め蒸着し
ておくことが望ましい。第2e図に示されるよう
に、微細領域18上に形成された金属と、レジス
ト層16a上に形成された金属間の金属ブリツジ
は存在しないので、次のリフトオフ工程での厚い
金属層を切断すべき従来のような問題はこの発明
によると解決される。5000乃至7000Å以上の厚さ
の金属層が必要な場合には、上部レジスト層16
を前述した金属ブリツジを形成しないで、より厚
い金属層を蒸着するために必要な厚みまで形成で
きる。
最後に、選択溶剤が基板10表面からレジスト
層12aを溶解して除去するために用いられる
が、このとき層14a,16a及び20も除去さ
れ、第2f図に示すような基板10上の微細領域
18に接触した金属層22だけが残る。尚、この
ときレジスト除去に用いられる溶剤は、使用され
たレジスト材料に応じて決められる。ポリメタク
リル酸メチルのレジストには、トリクロルエチレ
ン(trichlorethylene)溶剤が使用される。無水
架橋(anhydride cross−linked)ポリメタクリ
ル酸メチルについては、アセトンとアンモニウム
の水酸化化合物の50%溶液が用いられる。レジス
ト溶剤はリフトオフ工程に於いて金属化作用を劣
化させてはならない。更に第2e図において金属
が形成される前に、基板10は基板10に薄いチ
ヤンネルを形成するため領域18においてエツチ
される。次に金属が蒸着され、第2e図及び第2
f図で述べたようにリフトオフが行なわれる。
層12aを溶解して除去するために用いられる
が、このとき層14a,16a及び20も除去さ
れ、第2f図に示すような基板10上の微細領域
18に接触した金属層22だけが残る。尚、この
ときレジスト除去に用いられる溶剤は、使用され
たレジスト材料に応じて決められる。ポリメタク
リル酸メチルのレジストには、トリクロルエチレ
ン(trichlorethylene)溶剤が使用される。無水
架橋(anhydride cross−linked)ポリメタクリ
ル酸メチルについては、アセトンとアンモニウム
の水酸化化合物の50%溶液が用いられる。レジス
ト溶剤はリフトオフ工程に於いて金属化作用を劣
化させてはならない。更に第2e図において金属
が形成される前に、基板10は基板10に薄いチ
ヤンネルを形成するため領域18においてエツチ
される。次に金属が蒸着され、第2e図及び第2
f図で述べたようにリフトオフが行なわれる。
第2e図及び第2f図で述べた金属化工程は、
特に低抵抗率を有するゲート構造を形成する場合
に有効である。このゲート電極の接触面積は、高
周波半導体装置を製造する時にこの発明の方法を
用いることによつて縮小化される。更に素子の寄
生抵抗を減じさせる為に断面をT字形形状とする
ことによつて、ゲート電極の総面積が増加でき
る。この発明の方法によるゲート電極は、短時間
で形成されるので、前述したアスペクト比の大き
な従来の電極の困難さを克服し、従来型の半導体
装置を大幅に改善する形状となる。従つて前述し
た従来の方法での欠点、即ち金属電極の断面積が
減じられる問題、厚い金属層の形成が困難という
問題、及び薄くて高い電極に於ける耐機械的応力
の問題という欠点が、この発明の方法によつて解
決される。更にこの発明の方法は、レジストに開
口領域を形成するエツチング工程での制御を容易
にする積層レジストを用いることにより、且つ従
来の方法に関連して述べた欠点をもつ湿式化学エ
ツチング法の代わりにリフトオフ法を用いること
によつて、金属層の断面の制御が良好に行なわれ
るという利点があり、更に2つの離間したレジス
ト層を1つの工程で実現されるという利点があ
る。
特に低抵抗率を有するゲート構造を形成する場合
に有効である。このゲート電極の接触面積は、高
周波半導体装置を製造する時にこの発明の方法を
用いることによつて縮小化される。更に素子の寄
生抵抗を減じさせる為に断面をT字形形状とする
ことによつて、ゲート電極の総面積が増加でき
る。この発明の方法によるゲート電極は、短時間
で形成されるので、前述したアスペクト比の大き
な従来の電極の困難さを克服し、従来型の半導体
装置を大幅に改善する形状となる。従つて前述し
た従来の方法での欠点、即ち金属電極の断面積が
減じられる問題、厚い金属層の形成が困難という
問題、及び薄くて高い電極に於ける耐機械的応力
の問題という欠点が、この発明の方法によつて解
決される。更にこの発明の方法は、レジストに開
口領域を形成するエツチング工程での制御を容易
にする積層レジストを用いることにより、且つ従
来の方法に関連して述べた欠点をもつ湿式化学エ
ツチング法の代わりにリフトオフ法を用いること
によつて、金属層の断面の制御が良好に行なわれ
るという利点があり、更に2つの離間したレジス
ト層を1つの工程で実現されるという利点があ
る。
更にまた、この発明の方法は非対称T字形ゲー
ト断面、即ちT字の横線が中心からずれているゲ
ート断面を形成する場合も用いることができる。
この横線をソースよりドレインの方に近く配置さ
せることによつて、ゲートの断面積が増加すると
いう利点はそのままに、ソースとゲート間の金属
化工程での短絡及び高電磁界領域に対してのポテ
ンシヤルが減じられた素子を製造することができ
る。この技法は特に、素子パフオーマンスを向上
する為にゲートがドレインよりはソースに近接し
て配置されており、そのゲート長が0.25μm以下
である素子の製造に応用される。
ト断面、即ちT字の横線が中心からずれているゲ
ート断面を形成する場合も用いることができる。
この横線をソースよりドレインの方に近く配置さ
せることによつて、ゲートの断面積が増加すると
いう利点はそのままに、ソースとゲート間の金属
化工程での短絡及び高電磁界領域に対してのポテ
ンシヤルが減じられた素子を製造することができ
る。この技法は特に、素子パフオーマンスを向上
する為にゲートがドレインよりはソースに近接し
て配置されており、そのゲート長が0.25μm以下
である素子の製造に応用される。
第1例
この例は第1図で述べた積層構造体の製造に関
する。洗滌後のガリウム砒化物のエピタキシヤル
層は基板として用いられ、エルバサイト
(Elvacite)2041のポリメタクリル酸メチル(デ
ラウエア州ウイリミングストン市デユポン社:
Dupont Ccmpany、Wilmington、Delaware)
によつて3000Åの厚さにスピンコートされた。ま
たこのエピタキシヤル層は、0.3μmの厚さで、硫
黄のようなn形不純物を用いて単位cm3あたり1×
1017の密度に注入され、107乃至109Ω・cmの抵抗
率をもつ半絶縁ガリウム砒化物のウエハ上に形成
される。この構造体は次に180℃にて45分間加熱
され、コーテイング溶液から溶剤キヤリアを除去
させる。次に真性ゲルマニウム(40Ω・cmの抵抗
率を有する)層が、真空中での熱形成法によつて
レジスト層上に300Åの厚さで形成された。次に
スピンコーテイング法を用いて、ポリメタクリル
酸メチルの第2レジスト層が、このゲルマニウム
層上に5000Åの厚さまで形成された。最後にこの
構造体は、145℃にて30分間加熱された。この構
造体の用途については以下の例2で述べる。
する。洗滌後のガリウム砒化物のエピタキシヤル
層は基板として用いられ、エルバサイト
(Elvacite)2041のポリメタクリル酸メチル(デ
ラウエア州ウイリミングストン市デユポン社:
Dupont Ccmpany、Wilmington、Delaware)
によつて3000Åの厚さにスピンコートされた。ま
たこのエピタキシヤル層は、0.3μmの厚さで、硫
黄のようなn形不純物を用いて単位cm3あたり1×
1017の密度に注入され、107乃至109Ω・cmの抵抗
率をもつ半絶縁ガリウム砒化物のウエハ上に形成
される。この構造体は次に180℃にて45分間加熱
され、コーテイング溶液から溶剤キヤリアを除去
させる。次に真性ゲルマニウム(40Ω・cmの抵抗
率を有する)層が、真空中での熱形成法によつて
レジスト層上に300Åの厚さで形成された。次に
スピンコーテイング法を用いて、ポリメタクリル
酸メチルの第2レジスト層が、このゲルマニウム
層上に5000Åの厚さまで形成された。最後にこの
構造体は、145℃にて30分間加熱された。この構
造体の用途については以下の例2で述べる。
第2例
この例は第2図に述べたこの発明の方法に関す
る。第1例に従つて用意された積層構造体は、電
子ビーム微細作画システム(electron beam
microfabrication system)に配置され両レジス
ト層に所望のパターンを形成するため電子ビーム
により照射された。この電子ビームは20kVの出
力を有し、約1000Åの直径と単位cm3あたり8×
10-5クーロンの照射量を有する。次にこの構造体
を純枠なメチルイソブチルケトン
(methylisobutylketone)中に3分間浸し、上部
レジスト層のパターンを現像し、イソプロパノー
ル(isopropanol)で洗滌した後ニトロゲンガス
(nitrogengas)によつて乾燥した。次にこの構造
体はプラズマエツチング装置内に配置され、現像
されたレジスト層によつて形成されたゲルマニウ
ム層が、炭素の4フツ化化合物ガスを用いて10秒
間プラズマエツチングされた。続いてこの構造体
はイソプロパノールとメチルイソブチルケトンと
の3対1の割合で混合された溶剤中に45秒間浸さ
れ、下部レジスト層のパターンを現像した。この
溶剤から取り出した後、パターン化された領域は
溶剤と同じ混合比をもつ混合物を用いて15秒間ス
プレー処理され、次に上述のように形成されたパ
ターン化積層レジスト構造体の上に、約6000Å厚
のアルミニウム層が化学蒸着法によつて蒸着され
た。最後にT字形アルミニウム電極を形成するた
めトリクロルエチレン溶剤を用いて金属リフトオ
フ工程が行なわれた。このような方法は、低抵抗
率のゲート構造を有するガリウム砒化物の電界効
果トランジスタを製造する場合に特に有効であ
る。
る。第1例に従つて用意された積層構造体は、電
子ビーム微細作画システム(electron beam
microfabrication system)に配置され両レジス
ト層に所望のパターンを形成するため電子ビーム
により照射された。この電子ビームは20kVの出
力を有し、約1000Åの直径と単位cm3あたり8×
10-5クーロンの照射量を有する。次にこの構造体
を純枠なメチルイソブチルケトン
(methylisobutylketone)中に3分間浸し、上部
レジスト層のパターンを現像し、イソプロパノー
ル(isopropanol)で洗滌した後ニトロゲンガス
(nitrogengas)によつて乾燥した。次にこの構造
体はプラズマエツチング装置内に配置され、現像
されたレジスト層によつて形成されたゲルマニウ
ム層が、炭素の4フツ化化合物ガスを用いて10秒
間プラズマエツチングされた。続いてこの構造体
はイソプロパノールとメチルイソブチルケトンと
の3対1の割合で混合された溶剤中に45秒間浸さ
れ、下部レジスト層のパターンを現像した。この
溶剤から取り出した後、パターン化された領域は
溶剤と同じ混合比をもつ混合物を用いて15秒間ス
プレー処理され、次に上述のように形成されたパ
ターン化積層レジスト構造体の上に、約6000Å厚
のアルミニウム層が化学蒸着法によつて蒸着され
た。最後にT字形アルミニウム電極を形成するた
めトリクロルエチレン溶剤を用いて金属リフトオ
フ工程が行なわれた。このような方法は、低抵抗
率のゲート構造を有するガリウム砒化物の電界効
果トランジスタを製造する場合に特に有効であ
る。
第3例
この例は、非対称T字形ゲート断面を有する素
子を製造する、第2図で述べたこの発明の方法に
関する。この方法は、積層構造体を電子ビームで
露光する間に、第2図に関して述べたように電荷
密度を減じながらマルチパスセカンダリーライン
が最初に電子ビームによつて露光されたラインに
近接して露光されるのを除いては、第2例で述べ
たものと同じである。その後第2例で述べた方法
を用いて非対称T字形断面をもつ半導体装置が製
造された。
子を製造する、第2図で述べたこの発明の方法に
関する。この方法は、積層構造体を電子ビームで
露光する間に、第2図に関して述べたように電荷
密度を減じながらマルチパスセカンダリーライン
が最初に電子ビームによつて露光されたラインに
近接して露光されるのを除いては、第2例で述べ
たものと同じである。その後第2例で述べた方法
を用いて非対称T字形断面をもつ半導体装置が製
造された。
尚この発明は、上述した実施例に限定されるも
のではない。特に、実施例に述べられたT字形断
面以外にも、制御された断面を有し、上下層が異
なつた横方向寸法を有する他の形状であつてもよ
い。更にレジストの現像をする場合、化学エツチ
ングに限らずプラズマストリツピングによりおこ
なつてもよい。
のではない。特に、実施例に述べられたT字形断
面以外にも、制御された断面を有し、上下層が異
なつた横方向寸法を有する他の形状であつてもよ
い。更にレジストの現像をする場合、化学エツチ
ングに限らずプラズマストリツピングによりおこ
なつてもよい。
以上説明したように、この発明の総体的な目的
は、被制御ライン断面を有し、電子ビームに感応
するレジストパターンを用いることによつて、基
板上または上方に所定領域部を形成するための新
しい改善された半導体装置の製造方法を提供する
ことである。この発明によれば、まず下部レジス
ト層と選択された導体で作られた導電層と、上部
レジスト層とから構成され、電子ビームに感応す
る積層レジストを選択された基板上に形成する。
この基板は電子ビームで露光され、同時に上下部
レジスト層に所定のパターンを形成する。次に選
択された第1溶剤が第1所定時間用いられ上部レ
ジスト層のパターンを現像するが、このとき下部
レジスト層は導電層によつて第1溶剤から保護さ
れる。上部レジスト層の現像の後、露光された導
電層が除去され、最後に選択された第2溶剤が第
2所定時間用いられ、下部レジスト層のパターン
を現像する。これにより積層レジストにT字形断
面が形成され、このT字形断面が、この基板上ま
たは上方に所望の領域を規定する。従つてこの発
明によると、微細なパターンライン幅が制御さ
れ、高周波数特性と利得が向上し且つ寄生抵抗が
最小な半導体装置の製造方法が提供される。
は、被制御ライン断面を有し、電子ビームに感応
するレジストパターンを用いることによつて、基
板上または上方に所定領域部を形成するための新
しい改善された半導体装置の製造方法を提供する
ことである。この発明によれば、まず下部レジス
ト層と選択された導体で作られた導電層と、上部
レジスト層とから構成され、電子ビームに感応す
る積層レジストを選択された基板上に形成する。
この基板は電子ビームで露光され、同時に上下部
レジスト層に所定のパターンを形成する。次に選
択された第1溶剤が第1所定時間用いられ上部レ
ジスト層のパターンを現像するが、このとき下部
レジスト層は導電層によつて第1溶剤から保護さ
れる。上部レジスト層の現像の後、露光された導
電層が除去され、最後に選択された第2溶剤が第
2所定時間用いられ、下部レジスト層のパターン
を現像する。これにより積層レジストにT字形断
面が形成され、このT字形断面が、この基板上ま
たは上方に所望の領域を規定する。従つてこの発
明によると、微細なパターンライン幅が制御さ
れ、高周波数特性と利得が向上し且つ寄生抵抗が
最小な半導体装置の製造方法が提供される。
第1a図乃至第1c図はこの発明による積層構
造体を作成する場合の主要工程を夫々示す概略断
面図、第2a図乃至第2f図はこの発明の製造工
程を示す概略断面図、である。 10……基板、12,16……レジスト層、1
4……導体層、17……電子ビーム、20……金
属層、22……T字形ゲート電極。
造体を作成する場合の主要工程を夫々示す概略断
面図、第2a図乃至第2f図はこの発明の製造工
程を示す概略断面図、である。 10……基板、12,16……レジスト層、1
4……導体層、17……電子ビーム、20……金
属層、22……T字形ゲート電極。
Claims (1)
- 【特許請求の範囲】 1 電子ビームに感応するレジスト材料から成る
内部層及び外部層とこれら間に設けられる耐エツ
チ性の中間導体層とを有するレジスト/導体/レ
ジスト積層体を基板上に形成する工程と、前記基
板に前記内部層及び外部層の両方を露光するに十
分なエネルギ強度をもつ電子ビームを照射し前記
内部層及び前記外部層中に予め決められたパター
ンを形成する工程と、前記内部層を前記中間導体
層で遮蔽しながら前記外部層に形成された前記パ
ターンを第一の選択された溶剤を用いて第一の予
め決められた時間だけ現像し以て前記外部層中に
第一の幅をもつ第一の開口部を形成する工程と、
前記第一の開口部に露出した前記中間導体層をエ
ツチングにより除去し前記中間導体層中に前記第
一の開口部の前記第一の幅に実質的に等しい第二
の幅をもつ第二の開口部を形成する工程と、前記
内部層の前記第二の開口部での露出部分を第二の
選択された溶剤を用いて第二の予め決められた時
間だけ現像し前記内部層中に前記第一及び第二の
幅より狭い第三の幅をもつ前記基板に達する第三
の開口部を形成しこれにより前記積層体中にT字
形断面形状を有する開口部を形成する工程と、選
択された金属を全面被着することにより前記T字
形断面形状を有する開口部内及び前記積層体上に
分離した金属層を形成する工程と、前記積層体及
び該積層体上の金属層を除去することにより前記
基板上にT字形断面形状を有する電極を形成する
工程とを具備して成ることを特徴とする半導体装
置の製造方法。 2 前記積層体を形成する工程は、前記基板上に
電子ビーム感応レジスト層を前記内部層として形
成する工程と、前記電子ビーム感応レジスト層上
に選択された導電層を前記中間導体層として形成
する工程と、前記導電層上に電子ビーム感応レジ
スト層を前記外部層として形成する工程とを具備
することを特徴とする特許請求の範囲第1項に記
載の半導体装置の製造方法。 3 前記電子ビーム感応レジスト層はポリメタク
リル酸メチルで成り、前記内部層は3000Åの厚さ
に形成され、前記外部層は5000Åの厚さに形成さ
れることを特徴とする特許請求の範囲第2項に記
載の半導体装置の製造方法。 4 前記内部層及び外部層の電子ビームへの照射
量を変化させることにより前記第一及び第三の開
口部のサイズが部分的に決められることを特徴と
する特許請求の範囲第1項に記載の半導体装置の
製造方法。 5 前記T字形断面形状は非対称であることを特
徴とする特許請求の範囲第1項に記載の半導体装
置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/059,010 US4283483A (en) | 1979-07-19 | 1979-07-19 | Process for forming semiconductor devices using electron-sensitive resist patterns with controlled line profiles |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5618421A JPS5618421A (en) | 1981-02-21 |
| JPS6355208B2 true JPS6355208B2 (ja) | 1988-11-01 |
Family
ID=22020249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9861080A Granted JPS5618421A (en) | 1979-07-19 | 1980-07-18 | Method of manufacturing semiconductor device using electron beam |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4283483A (ja) |
| JP (1) | JPS5618421A (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4341850A (en) * | 1979-07-19 | 1982-07-27 | Hughes Aircraft Company | Mask structure for forming semiconductor devices, comprising electron-sensitive resist patterns with controlled line profiles |
| FR2526584A1 (fr) * | 1982-05-04 | 1983-11-10 | Thomson Csf | Procede de realisation d'une structure metallique de forme complexe pour semi-conducteurs et circuits integres |
| JPS58199567A (ja) * | 1982-05-17 | 1983-11-19 | Toshiba Corp | シヨツトキ障壁型電界効果トランジスタ及びその製造方法 |
| US4564583A (en) * | 1983-02-07 | 1986-01-14 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device |
| DE3344051A1 (de) * | 1983-12-06 | 1985-06-20 | Sumitomo Electric Industries, Ltd., Osaka | Auf die fahrzeugverzoegerung empfindliches fluessikeitsdruck-steuerventil fuer zweikreisanlage |
| JPS6177325A (ja) * | 1984-09-21 | 1986-04-19 | Fujitsu Ltd | パタ−ン形成方法 |
| JPS61125176A (ja) * | 1984-11-22 | 1986-06-12 | Nec Corp | 半導体装置の製造方法 |
| US4700462A (en) * | 1986-10-08 | 1987-10-20 | Hughes Aircraft Company | Process for making a T-gated transistor |
| US5139922A (en) * | 1987-04-10 | 1992-08-18 | Matsushita Electronics Corporation | Method of making resist pattern |
| JP2612836B2 (ja) * | 1987-09-23 | 1997-05-21 | シーメンス、アクチエンゲゼルシヤフト | 自己整合ゲートを備えるmesfetの製造方法 |
| EP0366939A3 (en) * | 1988-11-01 | 1990-12-27 | Hewlett-Packard Company | A process for forming a schottky barrier gate on gallium-arsenide |
| JP2661237B2 (ja) * | 1989-02-08 | 1997-10-08 | 三菱電機株式会社 | パターン形成方法 |
| JPH0355852A (ja) * | 1989-07-25 | 1991-03-11 | Sony Corp | 半導体装置の製造方法 |
| US5290664A (en) * | 1990-03-29 | 1994-03-01 | Sharp Kabushiki Kaisha | Method for preparing electrode for semiconductor device |
| FR2663155B1 (fr) * | 1990-06-12 | 1997-01-24 | Thomson Composants Microondes | Procede de realisation d'une grille de transistor. |
| US5034351A (en) * | 1990-10-01 | 1991-07-23 | Motorola, Inc. | Process for forming a feature on a substrate without recessing the surface of the substrate |
| FR2686734B1 (fr) * | 1992-01-24 | 1994-03-11 | Thomson Composants Microondes | Procede de realisation d'un transistor. |
| US5272095A (en) * | 1992-03-18 | 1993-12-21 | Research Triangle Institute | Method of manufacturing heterojunction transistors with self-aligned metal contacts |
| EP0708481A3 (en) * | 1994-10-20 | 1997-04-02 | Hughes Aircraft Co | Improved thermal bumps for higher performance flipchip type monolithic integrated circuits and manufacturing processes |
| US5693548A (en) * | 1994-12-19 | 1997-12-02 | Electronics And Telecommunications Research Institute | Method for making T-gate of field effect transistor |
| JP3336487B2 (ja) * | 1995-01-30 | 2002-10-21 | 本田技研工業株式会社 | 高周波トランジスタのゲート電極形成方法 |
| US5725997A (en) * | 1995-07-26 | 1998-03-10 | Tdk Corporation | Method for preparing a resist pattern of t-shaped cross section |
| DE19717363C2 (de) * | 1997-04-24 | 2001-09-06 | Siemens Ag | Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens |
| JP3332851B2 (ja) * | 1998-04-22 | 2002-10-07 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US6528934B1 (en) | 2000-05-30 | 2003-03-04 | Chunghwa Picture Tubes Ltd. | Beam forming region for electron gun |
| US7008832B1 (en) | 2000-07-20 | 2006-03-07 | Advanced Micro Devices, Inc. | Damascene process for a T-shaped gate electrode |
| US6270929B1 (en) * | 2000-07-20 | 2001-08-07 | Advanced Micro Devices, Inc. | Damascene T-gate using a relacs flow |
| JP4093395B2 (ja) * | 2001-08-03 | 2008-06-04 | 富士通株式会社 | 半導体装置とその製造方法 |
| US7129590B2 (en) * | 2003-05-14 | 2006-10-31 | Intel Corporation | Stencil and method for depositing material onto a substrate |
| US20070134943A2 (en) * | 2006-04-02 | 2007-06-14 | Dunnrowicz Clarence J | Subtractive - Additive Edge Defined Lithography |
| US9728444B2 (en) * | 2015-12-31 | 2017-08-08 | International Business Machines Corporation | Reactive ion etching assisted lift-off processes for fabricating thick metallization patterns with tight pitch |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3971860A (en) * | 1973-05-07 | 1976-07-27 | International Business Machines Corporation | Method for making device for high resolution electron beam fabrication |
| US3849136A (en) * | 1973-07-31 | 1974-11-19 | Ibm | Masking of deposited thin films by use of a masking layer photoresist composite |
| US3873361A (en) * | 1973-11-29 | 1975-03-25 | Ibm | Method of depositing thin film utilizing a lift-off mask |
| US3867148A (en) * | 1974-01-08 | 1975-02-18 | Westinghouse Electric Corp | Making of micro-miniature electronic components by selective oxidation |
| US4024293A (en) * | 1975-12-10 | 1977-05-17 | International Business Machines Corporation | High sensitivity resist system for lift-off metallization |
| US4109029A (en) * | 1977-01-24 | 1978-08-22 | Hughes Aircraft Company | High resolution electron beam microfabrication process for fabricating small geometry semiconductor devices |
| US4165395A (en) * | 1977-06-30 | 1979-08-21 | International Business Machines Corporation | Process for forming a high aspect ratio structure by successive exposures with electron beam and actinic radiation |
-
1979
- 1979-07-19 US US06/059,010 patent/US4283483A/en not_active Expired - Lifetime
-
1980
- 1980-07-18 JP JP9861080A patent/JPS5618421A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4283483A (en) | 1981-08-11 |
| JPS5618421A (en) | 1981-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6355208B2 (ja) | ||
| US4341850A (en) | Mask structure for forming semiconductor devices, comprising electron-sensitive resist patterns with controlled line profiles | |
| US4529686A (en) | Method for the manufacture of extremely fine structures | |
| JPH0620062B2 (ja) | 半導体デバイスの製造方法 | |
| JP2550412B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6323657B2 (ja) | ||
| JP3119957B2 (ja) | 半導体装置の製造方法 | |
| KR100287130B1 (ko) | 포토레지스트막 및 그의 패턴형성방법 | |
| JP2883798B2 (ja) | 半導体素子のパターン化方法 | |
| US5366849A (en) | Photoresist pattern formation through etching where the imaging exposure changes in a given direction in the desired pattern and inclined vapor deposition is utilized to deposit a film | |
| US5693548A (en) | Method for making T-gate of field effect transistor | |
| JP3612533B2 (ja) | 半導体装置の製造方法 | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JP2610402B2 (ja) | 二重露光によるt形のゲートの製造方法 | |
| JP2723260B2 (ja) | 微細パターン形成方法 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JP3071481B2 (ja) | GaAsデバイス及びT字型ゲート電極の作成方法 | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
| CA1260627A (en) | Lithographic image size reduction photomask | |
| de Koning et al. | High aspect ratio resist structures by E-beam overexposure | |
| JPS63136631A (ja) | パタ−ン形成方法 | |
| KR100192932B1 (ko) | 반도체소자의 형성방법 | |
| JPH0246740A (ja) | ゲート電極形成方法 | |
| KR100414748B1 (ko) | 반도체 소자의 셀 애퍼처 마스크 제작방법 |