JPH07201899A - Method and apparatus for sealing semiconductor element - Google Patents
Method and apparatus for sealing semiconductor elementInfo
- Publication number
- JPH07201899A JPH07201899A JP5334540A JP33454093A JPH07201899A JP H07201899 A JPH07201899 A JP H07201899A JP 5334540 A JP5334540 A JP 5334540A JP 33454093 A JP33454093 A JP 33454093A JP H07201899 A JPH07201899 A JP H07201899A
- Authority
- JP
- Japan
- Prior art keywords
- circuit block
- sealing
- semiconductor element
- lead frame
- epoxy resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体素子の封止樹脂による封止において、
硬化した樹脂の一端側の形状を所定の形状とすることが
できる半導体素子の封止方法及び装置を提供する。
【構成】 リードフレーム１のアイランド２にＩＣ素子
４がダイボンディングされ、各リード３とＩＣ素子４と
がワイヤ５によりボンディングされて回路ブロック６が
形成される。この回路ブロック６が形成されたリードフ
レーム１の下面１ｂには平坦な上面７ａに剥離材がコー
トされたステンレス板７が配置され、このステンレス板
７の下方には電磁石８が配置される。リードフレーム１
は電磁石８に吸引されてステンレス板７に密着する。こ
の状態でＩＣ素子４の上からエポキシ樹脂９を注ぐとエ
ポキシ樹脂９はリードフレーム１の下面１ｂに付着する
ことなく硬化し、下面１ｂが平坦に保たれる。
(57) [Abstract] [Purpose] For sealing semiconductor elements with sealing resin,
Provided is a method and apparatus for sealing a semiconductor element, which allows a shape of one end side of a cured resin to be a predetermined shape. [Structure] An IC element 4 is die-bonded to an island 2 of a lead frame 1, and each lead 3 and the IC element 4 are bonded by a wire 5 to form a circuit block 6. On the lower surface 1b of the lead frame 1 on which the circuit block 6 is formed, a stainless plate 7 having a flat upper surface 7a coated with a release material is arranged, and below the stainless plate 7, an electromagnet 8 is arranged. Lead frame 1
Is attracted to the electromagnet 8 and adheres to the stainless steel plate 7. When the epoxy resin 9 is poured from above the IC element 4 in this state, the epoxy resin 9 is cured without adhering to the lower surface 1b of the lead frame 1, and the lower surface 1b is kept flat.
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体素子をポッティン
グ等により封止する半導体素子の封止方法及び封止装置
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor element sealing method and apparatus for sealing a semiconductor element by potting or the like.
【０００２】[0002]
【従来の技術】従来、ＩＣカードに内蔵されるＩＣ素子
は、モジュールの形でカードにセットされるものが例え
ば特開昭６４−７８８８８号に提案されている。このＩ
Ｃモジュールはガラスエポキシ樹脂等で形成された基板
にＩＣ素子を収容した状態で、ＩＣカードに装着するこ
とができるようになっている。この基板のＩＣ素子を収
容する内側には、ＩＣ素子と接続するためのボンディン
グ端子が設けられており、一方、基板の外側にはＩＣカ
ード本体と接続するための外部端子が設けられている。
従って、リードフレーム上にダイボンディングされるＩ
Ｃ素子の場合は、基板内部においてリードをボンディン
グ端子に接続するようになっている。2. Description of the Related Art Conventionally, as an IC element built in an IC card, one that is set in the card in the form of a module has been proposed in, for example, JP-A-64-78888. This I
The C module can be mounted on an IC card in a state where the IC element is housed in a substrate formed of glass epoxy resin or the like. Bonding terminals for connecting to the IC element are provided inside the substrate on which the IC element is accommodated, while external terminals for connecting to the IC card body are provided on the outside of the substrate.
Therefore, I that is die-bonded on the lead frame
In the case of the C element, the lead is connected to the bonding terminal inside the substrate.
【０００３】このＩＣ素子及びリードフレームからなる
回路ブロックは以下のように封止されている。先ず、図
５に示すように、ＩＣ素子２１をリードフレーム２２の
アイランド２３に導電性接着剤等によりダイボンディン
グした後、ワイヤ２４によりＩＣ素子２１と各リード２
５とをボンディングする。このＩＣ素子２１、アイラン
ド２３及びワイヤ２４等からなる回路ブロック２６の下
面２２ａには、ポリイミドのフィルム２７が添着されて
いる。この状態で回路ブロック２６がエポキシ樹脂２８
のポッティングにより封止される。The circuit block consisting of the IC element and the lead frame is sealed as follows. First, as shown in FIG. 5, after the IC element 21 is die-bonded to the island 23 of the lead frame 22 by a conductive adhesive or the like, the IC element 21 and each lead 2 are connected by the wire 24.
And 5 are bonded. A polyimide film 27 is attached to the lower surface 22a of the circuit block 26 including the IC element 21, the island 23, and the wires 24. In this state, the circuit block 26 has an epoxy resin 28.
It is sealed by potting.
【０００４】尚、フィルム２７はポッティングの際、エ
ポキシ樹脂２８が下面２２ａに付着しないために添着さ
れている。すなわち、リードフレーム２２の下面２２ａ
はモジュールのボンディング端子と接触して導通するた
めのコンタクト端子となっている。従って、エポキシ樹
脂２８が下面２２ａに付着すると基板のボンディング端
子と接触できず、導通が阻害されるからである。The film 27 is attached so that the epoxy resin 28 does not adhere to the lower surface 22a during potting. That is, the lower surface 22a of the lead frame 22
Is a contact terminal for contacting with the bonding terminal of the module for electrical conduction. Therefore, if the epoxy resin 28 adheres to the lower surface 22a, the epoxy resin 28 cannot contact the bonding terminals of the substrate, which hinders conduction.
【０００５】さらに、エポキシ樹脂２８がリードフレー
ム２２とポリイミドフィルム２７との間へ進入すること
を防ぐために、矢印で示す部分でリードフレーム２２を
加圧して、リードフレーム２２にポリイミドフィルム２
７を密接させた状態でエポキシ樹脂２６をポッティング
するようにしている。尚、回路ブロック２６部分には、
その信頼性を確保するため、加圧をしないようにしてい
る。エポキシ樹脂２８が硬化した後、ポリイミドフィル
ム２７が取り除かれて封止が完了する。Further, in order to prevent the epoxy resin 28 from entering between the lead frame 22 and the polyimide film 27, the lead frame 22 is pressed at the portion indicated by the arrow so that the polyimide film 2 is attached to the lead frame 22.
The epoxy resin 26 is potted in a state where 7 is closely contacted. In addition, in the circuit block 26 part,
No pressure is applied to ensure its reliability. After the epoxy resin 28 is cured, the polyimide film 27 is removed and the sealing is completed.
【０００６】[0006]
【発明が解決しようとする課題】ところが、このように
ＩＣ素子２１から離れた位置に加えられた加圧力はアイ
ランド２３側には有効に作用しないため、このアイラン
ド２３とポリイミドフィルム２７との間に隙間が生じて
いた。そして、この隙間にエポキシ樹脂２６が入ってし
まっていた。この結果、リード２５やアイランド２３下
面に樹脂２６が付着し、ＩＣ素子２１とモジュール側基
板との接続が不良となってしまうという問題があった。However, since the pressing force applied to the position away from the IC element 21 does not effectively act on the island 23 side, the island 23 and the polyimide film 27 are separated from each other. There was a gap. Then, the epoxy resin 26 has entered this gap. As a result, there is a problem that the resin 26 adheres to the leads 25 and the lower surface of the island 23 and the connection between the IC element 21 and the module side substrate becomes defective.
【０００７】本発明は上記問題点を解決するためになさ
れたものであって、その目的は半導体素子の封止樹脂に
よる封止において、硬化した樹脂の一端側の形状を所定
の形状とすることができる半導体素子の封止方法及び装
置を提供することにある。The present invention has been made to solve the above problems, and its object is to make a shape of one end side of a cured resin into a predetermined shape in sealing a semiconductor element with a sealing resin. It is an object of the present invention to provide a method and an apparatus for sealing a semiconductor element capable of achieving the above.
【０００８】[0008]
【課題を解決するための手段】上記問題点を解決するた
め、請求項１に記載の発明は、リード部材にボンディン
グされた半導体素子を封止材料にて封止する半導体素子
の封止方法において、受治具に形成された受け面に支持
される前記半導体素子及び前記リード部材からなる回路
ブロックを、磁石により受治具の受け面に密着保持した
状態で前記封止材料による回路ブロックの封止を行うこ
とをその要旨とする。In order to solve the above problems, the invention according to claim 1 provides a semiconductor element sealing method for sealing a semiconductor element bonded to a lead member with a sealing material. A circuit block composed of the semiconductor element and the lead member supported on the receiving surface formed on the receiving jig is sealed by the sealing material in a state where the circuit block is closely held on the receiving surface of the receiving jig by a magnet. The main point is to stop.
【０００９】前記リード部材はニッケル系リードフレー
ムとすることが好ましい。又、請求項３に記載の発明
は、リード部材にボンディングされた半導体素子を封止
材料にて封止する半導体素子の封止装置において、前記
半導体素子及び前記リード部材からなる回路ブロックを
支持するための受け面を有する受治具と、前記回路ブロ
ックを受け面に密着保持する磁石とを備えたことをその
要旨とする。The lead member is preferably a nickel lead frame. According to a third aspect of the present invention, in a semiconductor element sealing device for sealing a semiconductor element bonded to a lead member with a sealing material, a circuit block including the semiconductor element and the lead member is supported. The gist of the invention is to include a receiving jig having a receiving surface for holding the circuit block, and a magnet that holds the circuit block in close contact with the receiving surface.
【００１０】[0010]
【作用】従って、請求項１に記載の発明によれば、受治
具の受け面に半導体素子及びリード部材からなる回路ブ
ロックを支持し、磁石により受け面に密着保持した状態
で封止材料による封止を行う。この結果、封止材料が受
け面側において受け面に規制された状態で硬化するとと
もに回路ブロックが封止される。Therefore, according to the first aspect of the present invention, the circuit block composed of the semiconductor element and the lead member is supported on the receiving surface of the receiving jig, and the sealing material is used in the state where the circuit block is closely held by the magnet. Seal it. As a result, the sealing material is cured on the receiving surface side while being restricted by the receiving surface, and the circuit block is sealed.
【００１１】又、請求項２に記載の発明によれば、ニッ
ケル系リードフレーム全体が受治具に密着保持されるた
め、リードフレームの密着面に封止材料が付着しない。
又、請求項３に記載の発明によれば、受治具の受け面に
半導体素子及びリード部材からなる回路ブロックを支持
し、磁石により受け面に密着保持した状態で封止材料に
よる封止を行う。この結果、封止材料が受け面側におい
て受け面に規制された状態で硬化するとともに回路ブロ
ックが封止される。According to the second aspect of the present invention, since the entire nickel-based lead frame is held in close contact with the receiving jig, the sealing material does not adhere to the contact surface of the lead frame.
Further, according to the invention described in claim 3, the circuit block composed of the semiconductor element and the lead member is supported on the receiving surface of the receiving jig, and is sealed by the sealing material in a state of being closely held on the receiving surface by the magnet. To do. As a result, the sealing material is cured on the receiving surface side while being restricted by the receiving surface, and the circuit block is sealed.
【００１２】[0012]
【実施例】以下、本発明をＩＣカードのＩＣモジュール
に使用されるＩＣ素子の封止装置に具体化した一実施例
を図１〜３に従って説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment in which the present invention is embodied in an IC device sealing device used in an IC module of an IC card will be described below with reference to FIGS.
【００１３】図２に示すように、コバール合金の薄板か
らなるリードフレーム１は、窓１ａが打ち抜かれてアイ
ランド２及び複数のリード３が形成されている。アイラ
ンド２の上には半導体素子としてのＩＣ素子４が導電性
樹脂によりダイボンディングされている。このＩＣ素子
４の図示しない各ボンディングパッドは各リード３にワ
イヤ５によりボンディングされている。リードフレーム
１の下面１ｂは、図示しない半導体モジュールを構成す
る基板の端子にＩＣ素子４を接続するためのコンタクト
端子となっている。本実施例では、ＩＣ素子４、アイラ
ンド２、リード３及びワイヤ５が一体化されたものを回
路ブロック６と称する。As shown in FIG. 2, a lead frame 1 made of a Kovar alloy thin plate has a window 1a punched out to form an island 2 and a plurality of leads 3. An IC element 4 as a semiconductor element is die-bonded on the island 2 with a conductive resin. Each bonding pad (not shown) of this IC element 4 is bonded to each lead 3 by a wire 5. The lower surface 1b of the lead frame 1 serves as a contact terminal for connecting the IC element 4 to a terminal of a substrate forming a semiconductor module (not shown). In this embodiment, the IC block 4, the island 2, the lead 3 and the wire 5 are referred to as a circuit block 6.
【００１４】本実施例の半導体素子の封止装置は、リー
ドフレーム１を載置する受治具としての平坦なステンレ
ス板７と、このステンレス板７の下面に配置される電磁
石８により構成されている。このステンレス板７の上面
７ａは平坦であって、剥離材がコートされている。一
方、電磁石８はステンレス板７を介してリードフレーム
１を吸引して、リードフレーム１全体を平坦なステンレ
ス板７の上面７ａに密着保持するようになっている。The semiconductor element sealing device of the present embodiment comprises a flat stainless steel plate 7 as a receiving jig for mounting the lead frame 1 and an electromagnet 8 arranged on the lower surface of the stainless steel plate 7. There is. The upper surface 7a of the stainless plate 7 is flat and is coated with a release material. On the other hand, the electromagnet 8 attracts the lead frame 1 through the stainless plate 7 and holds the entire lead frame 1 in close contact with the upper surface 7a of the flat stainless plate 7.
【００１５】次に、上記のように構成された半導体素子
の封止装置の作用及び封止方法について述べる。ＩＣ素
子４がボンディングされたリードフレーム１をステンレ
ス板７の上面７ａに載置する。この時、リードフレーム
１の下面１ｂがステンレス板７の上面７ａに当接するよ
うに載置する。次に、電磁石８を作動する。Next, the operation and the sealing method of the semiconductor device sealing apparatus configured as described above will be described. The lead frame 1 to which the IC element 4 is bonded is placed on the upper surface 7 a of the stainless plate 7. At this time, the lower surface 1b of the lead frame 1 is placed so as to contact the upper surface 7a of the stainless steel plate 7. Next, the electromagnet 8 is activated.
【００１６】この結果、コバール合金からなるリードフ
レーム１全体がステンレス板７を介してマグネット８に
吸引され、リードフレーム１は下面１ｂがステンレス板
７の上面７ａに密着して平坦な状態で保持される。As a result, the entire lead frame 1 made of Kovar alloy is attracted to the magnet 8 through the stainless steel plate 7, and the lower surface 1b of the lead frame 1 is held flat with the upper surface 7a of the stainless steel plate 7 being in close contact. It
【００１７】そして、この状態でリードフレーム１の上
側から液体状の封止材料としてのエポキシ樹脂９を注入
する。エポキシ樹脂９はＩＣ素子４、ワイヤ５、リード
３、アイランド２を覆うとともに、窓１ａ内部に流れ込
む。リードフレーム１の下面１ｂはステンレス板７の上
面７ａに密着しているため、窓１ａに流れ込んだエポキ
シ樹脂６が下面１ｂに付着することはない。図１に示す
ように、この状態でエポキシ樹脂９が硬化すると、リー
ドフレーム１の下面１ｂにエポキシ樹脂９が付着するこ
となく回路ブロック６の封止が行われる。Then, in this state, an epoxy resin 9 as a liquid sealing material is injected from the upper side of the lead frame 1. The epoxy resin 9 covers the IC element 4, the wires 5, the leads 3, and the island 2, and flows into the window 1a. Since the lower surface 1b of the lead frame 1 is in close contact with the upper surface 7a of the stainless steel plate 7, the epoxy resin 6 flowing into the window 1a does not adhere to the lower surface 1b. As shown in FIG. 1, when the epoxy resin 9 is cured in this state, the circuit block 6 is sealed without the epoxy resin 9 adhering to the lower surface 1b of the lead frame 1.
【００１８】従って、この回路ブロック６を半導体モジ
ュールの基板内に収納し、基板側の端子とリード３、又
はアイランド２と接続するにあたり、下面１ｂに付着し
たエポキシ樹脂９により接続が阻害されることがない。
エポキシ樹脂９が硬化した後、電磁石８の作動を停止
し、封止されたＩＣ素子４を含む回路ブロック６をステ
ンレス板７上から取り外すと、図３に示す封止された回
路ブロック６が完成する。Therefore, when the circuit block 6 is housed in the substrate of the semiconductor module and the terminal on the substrate side is connected to the lead 3 or the island 2, the connection is hindered by the epoxy resin 9 attached to the lower surface 1b. There is no.
After the epoxy resin 9 is hardened, the operation of the electromagnet 8 is stopped, and the circuit block 6 including the sealed IC element 4 is removed from the stainless steel plate 7. The sealed circuit block 6 shown in FIG. 3 is completed. To do.
【００１９】以上詳述したように、本実施例の半導体素
子の封止方法及び封止装置によれば、回路ブロック６の
リードフレーム１全体が電磁石８に吸引されて下面１ｂ
全体がステンレス板７の上面７ａに密着する状態で保持
される。従って、エポキシ樹脂６が下面１ｂ側に進入し
て付着せず、リードフレーム１の下面１ｂが平坦に保た
れる。従って、ＩＣカードの半導体モジュールの基板に
接続する際に、下面１ｂに付着したエポキシ樹脂６が端
子とアイランド２、又は、リード３との接続を阻害する
ことがない。As described above in detail, according to the semiconductor element sealing method and the sealing device of the present embodiment, the entire lead frame 1 of the circuit block 6 is attracted to the electromagnet 8 and the lower surface 1b.
The whole is held in close contact with the upper surface 7a of the stainless steel plate 7. Therefore, the epoxy resin 6 does not enter and adhere to the lower surface 1b side, and the lower surface 1b of the lead frame 1 is kept flat. Therefore, when connecting to the substrate of the semiconductor module of the IC card, the epoxy resin 6 attached to the lower surface 1b does not hinder the connection between the terminal and the island 2 or the lead 3.
【００２０】又、リードフレーム１の下面１ｂにエポキ
シ樹脂が付着せず、従来のように付着したエポキシ樹脂
を除去する必要がなくなるため、製造工程を簡略化して
ＩＣモジュールの生産コストを抑えることができる。Further, since the epoxy resin does not adhere to the lower surface 1b of the lead frame 1 and it is not necessary to remove the adhered epoxy resin as in the conventional case, the manufacturing process can be simplified and the production cost of the IC module can be suppressed. it can.
【００２１】尚、本発明は上記実施例に限定されるもの
ではなく、発明の趣旨を逸脱しない範囲で例えば次のよ
うに構成することもできる。 （１） 上記実施例では、本発明の封止方法を半導体素
子がリードフレーム１上にダイボンディングされた回路
ブロックにおいてポッティングを行う場合について実施
した。これを、図４に示すように、ＴＣＰ（Ｔａｐｅ
ＣａｒｒｉｅｒＰａｃｋａｇｅ）において、フィルム１
０のリードパターン１１にインナリード・ボンディング
された半導体素子１２を含む回路ブロックを樹脂１３に
より封止する際に実施してもよい。この場合、フィルム
１０上のリードパターン１１は薄いため、電磁石１４に
より十分吸引することができない。又、半導体素子１２
がフィルム１０の下面に出ているため、受治具１５の形
状は中央部に凹部１５ａが形成されたものとなる。そこ
で、フィルム１０を受治具１５に密着させるために、フ
ィルム１０の上に電磁石１４により吸引されるポッティ
ング枠１６を配置するようにする。この結果、回路ブロ
ック１７が受治具１５に密着保持される。そして、この
状態で樹脂１３による封止を行うことにより、ＴＣＰに
おいても回路ブロックの下方において封止樹脂を凹部１
５ａの形状に規制して寸法管理及び薄膜化を達成するこ
とができる。The present invention is not limited to the above embodiments, but may be constructed as follows, for example, without departing from the spirit of the invention. (1) In the above embodiment, the encapsulation method of the present invention was carried out in the case where the semiconductor element was potted in the circuit block die-bonded on the lead frame 1. As shown in FIG. 4, this is set to TCP (Tape).
Film 1 at Carrier Package)
It may be carried out when the circuit block including the semiconductor element 12 which is inner lead bonded to the lead pattern 11 of 0 is sealed with the resin 13. In this case, since the lead pattern 11 on the film 10 is thin, it cannot be sufficiently attracted by the electromagnet 14. In addition, the semiconductor element 12
Since the film is exposed on the lower surface of the film 10, the shape of the receiving jig 15 is such that the recess 15a is formed in the central portion. Therefore, in order to bring the film 10 into close contact with the receiving jig 15, the potting frame 16 attracted by the electromagnet 14 is arranged on the film 10. As a result, the circuit block 17 is held in close contact with the receiving jig 15. Then, by sealing with the resin 13 in this state, even in the TCP, the sealing resin is recessed under the circuit block 1
It is possible to achieve size control and thinning by limiting the shape to 5a.
【００２２】（２） 上記実施例では、ＩＣモジュール
に使用するためにリードフレーム１の下面１ｂ下方にエ
ポキシ樹脂９ブロックを設けない構造としたが、これを
（１）と同様にして、下面１ｂ側にもエポキシ樹脂９の
ブロックが形成されたパッケージ構造としてもよい。(2) In the above-described embodiment, the epoxy resin 9 block is not provided below the lower surface 1b of the lead frame 1 for use in the IC module. However, the lower surface 1b is formed in the same manner as (1). A package structure in which a block of epoxy resin 9 is also formed on the side may be used.
【００２３】（３） ポッティング樹脂としてエポキシ
樹脂６を使用したが、この他、シリコン樹脂等他のポッ
ティング樹脂を使用してもよい。 （４） 回路ブロックの封止を液状粘稠性樹脂を使用す
るポッティングにより行ったが、固体状樹脂を使用して
行ってもよい。この場合、固体状樹脂を回路ブロック部
分に配置した後、加熱して溶解させることにより封止を
行う。この結果、封止樹脂の管理が容易となる。(3) Although the epoxy resin 6 is used as the potting resin, other potting resins such as silicone resin may be used instead. (4) Although the circuit block is sealed by potting using a liquid viscous resin, it may be sealed using a solid resin. In this case, the solid resin is placed on the circuit block portion and then heated and melted to perform sealing. As a result, the management of the sealing resin becomes easy.
【００２４】（５） 回路ブロックの封止をポッティン
グにより行ったが、回路ブロック上部を覆う型を配置し
て、エポキシ樹脂等のインジェクションモールドにより
封止するようにしてもよい。(5) Although the circuit block is sealed by potting, a mold for covering the upper portion of the circuit block may be arranged and sealed by an injection mold of epoxy resin or the like.
【００２５】（６） リードフレーム１の材質として
は、他の４２合金、４６合金等のニッケル系リードフレ
ームであってもよい。 （７） 電磁石８の代わりに永久磁石を用いてもよい。(6) The material of the lead frame 1 may be a nickel-based lead frame such as another 42 alloy or 46 alloy. (7) Instead of the electromagnet 8, a permanent magnet may be used.
【００２６】（８） ステンレス板７の上面に剥離材を
コートする代わりに、リードフレーム１とステンレス板
７との間に剥離材を挟んで使用してもよい。又、剥離効
果を有する材料により受治具を作っても良い。(8) Instead of coating the upper surface of the stainless steel plate 7 with the release material, the release material may be sandwiched between the lead frame 1 and the stainless steel plate 7 for use. Further, the receiving jig may be made of a material having a peeling effect.
【００２７】[0027]
【発明の効果】以上詳述したように本発明によれば、半
導体素子の封止樹脂による封止において、硬化した樹脂
の一端側の形状を所定の形状とすることができる優れた
効果を奏する。As described above in detail, according to the present invention, in encapsulating a semiconductor element with an encapsulating resin, it is possible to obtain an excellent effect that the shape of one end side of the cured resin can be a predetermined shape. .
【図１】本発明を具体化した一実施例としての半導体素
子の封止装置を示す縦断面図である。FIG. 1 is a vertical cross-sectional view showing a semiconductor element sealing device as an embodiment of the present invention.
【図２】回路ブロックを封止装置上に載置した状態を示
す縦断面図である。FIG. 2 is a vertical cross-sectional view showing a state in which a circuit block is placed on a sealing device.
【図３】封止された回路ブロックの部分縦断面図であ
る。FIG. 3 is a partial vertical cross-sectional view of a sealed circuit block.
【図４】別例の回路ブロックの封止装置を示す縦断面図
である。FIG. 4 is a vertical cross-sectional view showing another example of a circuit block sealing device.
【図５】従来例の回路ブロックの封止工程を示す縦断面
図である。FIG. 5 is a vertical cross-sectional view showing a step of sealing a circuit block of a conventional example.
１…リードフレーム、４…半導体素子としてのＩＣ素
子、６…回路ブロック、７…受治具としてのステンレス
板、７ａ…上面、８…電磁石、９…封止材料としてのエ
ポキシ樹脂。DESCRIPTION OF SYMBOLS 1 ... Lead frame, 4 ... IC element as a semiconductor element, 6 ... Circuit block, 7 ... Stainless plate as a receiving jig, 7a ... Upper surface, 8 ... Electromagnet, 9 ... Epoxy resin as a sealing material.
Claims (3)
半導体素子（４）を封止材料（９）にて封止する半導体
素子の封止方法において、 受治具（７）に形成された受け面（７ａ）に支持される
前記半導体素子（４）及び前記リード部材（３）からな
る回路ブロック（６）を、磁石（８）にて受治具（７）
に密着保持した状態で前記封止材料（９）による前記回
路ブロック（６）の封止を行うことを特徴とする半導体
素子の封止方法。1. A method for sealing a semiconductor element, wherein a semiconductor element (4) bonded to a lead member (1) is sealed with a sealing material (9), and a receiver formed on a receiving jig (7). The circuit block (6) composed of the semiconductor element (4) and the lead member (3) supported by the surface (7a) is received by a magnet (8) with a jig (7).
A method for sealing a semiconductor element, wherein the circuit block (6) is sealed with the sealing material (9) in a state in which the circuit block (6) is tightly held.
ドフレームとしたことを特徴とする請求項１に記載の半
導体素子の封止方法。2. The method for encapsulating a semiconductor device according to claim 1, wherein the lead member (1) is a nickel lead frame.
半導体素子（４）を封止材料（９）にて封止する半導体
素子の封止装置において、 前記半導体素子（４）及び前記リード部材（３）からな
る回路ブロック（６）を支持するための受け面（７ａ）
を有する受治具（７）と、前記回路ブロック（６）を受
け面（７ａ）に密着保持する磁石（８）とを備えたこと
を特徴とする半導体素子の封止装置。3. A semiconductor element sealing device for sealing a semiconductor element (4) bonded to a lead member (1) with a sealing material (9), the semiconductor element (4) and the lead member ( Receiving surface (7a) for supporting the circuit block (6) consisting of 3)
A semiconductor element sealing device comprising: a receiving jig (7) having a magnet; and a magnet (8) that holds the circuit block (6) in close contact with a receiving surface (7a).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33454093A JP3390507B2 (en) | 1993-12-28 | 1993-12-28 | Semiconductor device sealing method and sealing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33454093A JP3390507B2 (en) | 1993-12-28 | 1993-12-28 | Semiconductor device sealing method and sealing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201899A true JPH07201899A (en) | 1995-08-04 |
| JP3390507B2 JP3390507B2 (en) | 2003-03-24 |
Family
ID=18278558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33454093A Expired - Fee Related JP3390507B2 (en) | 1993-12-28 | 1993-12-28 | Semiconductor device sealing method and sealing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3390507B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730438A (en) * | 2013-11-26 | 2014-04-16 | 三星半导体(中国)研究开发有限公司 | Chip package and method for manufacturing chip package |
-
1993
- 1993-12-28 JP JP33454093A patent/JP3390507B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103730438A (en) * | 2013-11-26 | 2014-04-16 | 三星半导体(中国)研究开发有限公司 | Chip package and method for manufacturing chip package |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3390507B2 (en) | 2003-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2515086B2 (en) | Flat structure electronic module | |
| JP3207738B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| US20020031867A1 (en) | Semiconductor device and process of production of same | |
| US6613607B2 (en) | Method for manufacturing encapsulated electronic components, particularly integrated circuits | |
| JP2001053094A (en) | Resin sealing method and apparatus | |
| CN100403572C (en) | Magnetoelectric conversion element and manufacturing method thereof | |
| JPH08306738A (en) | Semiconductor device and manufacturing method thereof | |
| CN100495689C (en) | Method of packaging an optical sensor and image sensor device | |
| JP4334047B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3390507B2 (en) | Semiconductor device sealing method and sealing device | |
| JPH11121647A (en) | Semiconductor device and manufacturing method thereof | |
| JP3713306B2 (en) | Semiconductor chip resin sealing device | |
| JP4317665B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
| JP4257807B2 (en) | Manufacturing method of electronic parts | |
| JPH09330992A (en) | Semiconductor device mounting body and manufacturing method thereof | |
| JPH11297880A (en) | Resin-sealed semiconductor device, method of manufacturing the same, lead frame and method of manufacturing the same | |
| JPH0723961Y2 (en) | Package for storing semiconductor devices | |
| JPH0547839A (en) | Semiconductor integrated circuit device mounting method | |
| JPH0276798A (en) | Manufacture of integrated circuit device | |
| JPH08288324A (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| JPH05211268A (en) | Semiconductor device | |
| JPH02271547A (en) | Film carrier-type semiconductor device | |
| JPS61228635A (en) | Method of mounting of integrated circuit chip | |
| JPH05291435A (en) | Method of sealing semiconductor chip with resin and semiconductor package | |
| JPH0366150A (en) | Semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130117 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |