JPH07202055A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH07202055A JPH07202055A JP35264993A JP35264993A JPH07202055A JP H07202055 A JPH07202055 A JP H07202055A JP 35264993 A JP35264993 A JP 35264993A JP 35264993 A JP35264993 A JP 35264993A JP H07202055 A JPH07202055 A JP H07202055A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- package body
- semiconductor device
- lid
- insulating fluid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体チップをパッケージ内に封入した場合
でも半導体チップに熱による応力が発生しないようにす
る。 【構成】 凹型容器１１の底部の貫通孔１２を介して半
導体チップ１４を真空吸引して凹型容器１１の底部に固
定し、半導体チップ１４の電極部と凹型容器１１の金属
層１３とをワイヤ１５により電気的に接続し、真空吸引
を遮断した後、貫通孔１２を栓１７によって塞ぎ、凹型
容器１１内に高絶縁性流体１６を注入し、凹型容器１１
の上部を蓋１８によって覆う。ワイヤ１５の張力と高絶
縁性流体１６による浮力とによって、半導体チップ１４
は凹型容器１１及び蓋１８に対して非接触に保持される
と共に、高絶縁性流体１６により包囲される。半導体チ
ップ１４の膨張・収縮を妨げる要素が半導体チップ１４
の周囲に存在しないため、半導体チップ１４に熱的及び
機械的な応力が発生しない。
でも半導体チップに熱による応力が発生しないようにす
る。 【構成】 凹型容器１１の底部の貫通孔１２を介して半
導体チップ１４を真空吸引して凹型容器１１の底部に固
定し、半導体チップ１４の電極部と凹型容器１１の金属
層１３とをワイヤ１５により電気的に接続し、真空吸引
を遮断した後、貫通孔１２を栓１７によって塞ぎ、凹型
容器１１内に高絶縁性流体１６を注入し、凹型容器１１
の上部を蓋１８によって覆う。ワイヤ１５の張力と高絶
縁性流体１６による浮力とによって、半導体チップ１４
は凹型容器１１及び蓋１８に対して非接触に保持される
と共に、高絶縁性流体１６により包囲される。半導体チ
ップ１４の膨張・収縮を妨げる要素が半導体チップ１４
の周囲に存在しないため、半導体チップ１４に熱的及び
機械的な応力が発生しない。
Description
【０００１】
【産業上の利用分野】本発明は、パッケージ内に半導体
チップを封入した半導体装置及びその製造方法に関す
る。
チップを封入した半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】従来、この種の半導体装置においては、
例えば図３に示すように、半導体チップ１をリードフレ
ーム等のアイランド部２に接着剤３を用いて固着し、外
部リード４と半導体チップ１の電極部とをワイヤ５によ
って接続し、樹脂６で封止する方法が一般的であった。
（例えば特開平４−３５０９６０号公報）
例えば図３に示すように、半導体チップ１をリードフレ
ーム等のアイランド部２に接着剤３を用いて固着し、外
部リード４と半導体チップ１の電極部とをワイヤ５によ
って接続し、樹脂６で封止する方法が一般的であった。
（例えば特開平４−３５０９６０号公報）
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の半導体装置は、熱膨張係数の異なる材
料、例えば、半導体チップ（Ｓｉ）＝３．５×１０-6／
℃、接着剤（金シリコン）＝１０〜１３×１０-6／℃、
リードフレーム（４２アロイ）＝４．４×１０-6／℃、
封止樹脂（エポキシ）＝４０×１０-6／℃、等により構
成されている。しかも半導体チップ１はリードフレーム
のアイランド部２に固着され、さらにその周囲に封止樹
脂６が存在する。
たような従来の半導体装置は、熱膨張係数の異なる材
料、例えば、半導体チップ（Ｓｉ）＝３．５×１０-6／
℃、接着剤（金シリコン）＝１０〜１３×１０-6／℃、
リードフレーム（４２アロイ）＝４．４×１０-6／℃、
封止樹脂（エポキシ）＝４０×１０-6／℃、等により構
成されている。しかも半導体チップ１はリードフレーム
のアイランド部２に固着され、さらにその周囲に封止樹
脂６が存在する。
【０００４】このため、製造工程中のダイボンディング
時及びパッケージング時に、半導体チップ１に大きな熱
応力が発生し、組立後の実使用時における長時間の温度
サイクル等によっても、半導体チップ１に大きな応力が
発生するという問題があった。
時及びパッケージング時に、半導体チップ１に大きな熱
応力が発生し、組立後の実使用時における長時間の温度
サイクル等によっても、半導体チップ１に大きな応力が
発生するという問題があった。
【０００５】そこで本発明は、半導体チップをパッケー
ジ内に封入した場合でも半導体チップに熱による応力が
発生しない半導体装置及びその製造方法を提供すること
を目的とする。
ジ内に封入した場合でも半導体チップに熱による応力が
発生しない半導体装置及びその製造方法を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体装置は、底部に貫通孔を有する
パッケージ本体と、このパッケージ本体の上部を覆う蓋
と、前記貫通孔を塞ぐ栓とによって、前記パッケージ本
体内に密閉空間を形成し、前記パッケージ本体にこのパ
ッケージ本体内外を電気的につなぐ導電リードを設け、
前記密閉空間内に半導体チップを前記導電リードに接続
されたワイヤによって前記パッケージ本体及び前記蓋に
対して非接触に保持し、前記密閉空間内に前記半導体チ
ップよりも比重の小さい絶縁性流体を充填したものであ
る。
に、本発明による半導体装置は、底部に貫通孔を有する
パッケージ本体と、このパッケージ本体の上部を覆う蓋
と、前記貫通孔を塞ぐ栓とによって、前記パッケージ本
体内に密閉空間を形成し、前記パッケージ本体にこのパ
ッケージ本体内外を電気的につなぐ導電リードを設け、
前記密閉空間内に半導体チップを前記導電リードに接続
されたワイヤによって前記パッケージ本体及び前記蓋に
対して非接触に保持し、前記密閉空間内に前記半導体チ
ップよりも比重の小さい絶縁性流体を充填したものであ
る。
【０００７】また、本発明による半導体装置は、パッケ
ージ本体と、このパッケージ本体の上部を覆う蓋とを有
し、前記パッケージ本体内に半導体チップを封入した半
導体装置において、前記パッケージ本体内に前記半導体
チップを前記パッケージ本体及び前記蓋に対して非接触
に保持し、前記パッケージ本体内に前記半導体チップよ
りも比重の小さい絶縁性流体を充填したものである。
ージ本体と、このパッケージ本体の上部を覆う蓋とを有
し、前記パッケージ本体内に半導体チップを封入した半
導体装置において、前記パッケージ本体内に前記半導体
チップを前記パッケージ本体及び前記蓋に対して非接触
に保持し、前記パッケージ本体内に前記半導体チップよ
りも比重の小さい絶縁性流体を充填したものである。
【０００８】なお、前記各々の半導体装置において、前
記絶縁性流体はゲル状シリコンまたはフッ素系不活性液
体であってよい。
記絶縁性流体はゲル状シリコンまたはフッ素系不活性液
体であってよい。
【０００９】さらに、本発明による半導体装置の製造方
法は、パッケージ本体内に半導体チップを落とし込むと
同時に、前記パッケージ本体の底部の貫通孔を介して前
記半導体チップを真空吸引して前記パッケージ本体の底
部に固定し、前記半導体チップの電極部と前記パッケー
ジ本体の導電リードとをワイヤにより電気的に接続し、
前記半導体チップを固定している真空吸引を遮断し、前
記パッケージ本体の底部の貫通孔を栓によって塞ぎ、前
記パッケージ本体内に前記半導体チップの上面よりも高
く絶縁性流体を注入し、前記パッケージ本体の上部に蓋
を装着するものである。
法は、パッケージ本体内に半導体チップを落とし込むと
同時に、前記パッケージ本体の底部の貫通孔を介して前
記半導体チップを真空吸引して前記パッケージ本体の底
部に固定し、前記半導体チップの電極部と前記パッケー
ジ本体の導電リードとをワイヤにより電気的に接続し、
前記半導体チップを固定している真空吸引を遮断し、前
記パッケージ本体の底部の貫通孔を栓によって塞ぎ、前
記パッケージ本体内に前記半導体チップの上面よりも高
く絶縁性流体を注入し、前記パッケージ本体の上部に蓋
を装着するものである。
【００１０】なお、前記半導体装置の製造方法におい
て、前記パッケージ本体の底部の貫通孔を介して前記半
導体チップを真空吸引して前記パッケージ本体の底部に
固定する代わりに、前記パッケージ本体の下方から前記
半導体チップを固定した真空コレットを前記パッケージ
本体内に挿入し、前記ワイヤのボンディング後に真空吸
引を遮断して前記真空コレットを下降させてもよい。
て、前記パッケージ本体の底部の貫通孔を介して前記半
導体チップを真空吸引して前記パッケージ本体の底部に
固定する代わりに、前記パッケージ本体の下方から前記
半導体チップを固定した真空コレットを前記パッケージ
本体内に挿入し、前記ワイヤのボンディング後に真空吸
引を遮断して前記真空コレットを下降させてもよい。
【００１１】
【作用】上記の構成によれば、パッケージ本体内におい
て半導体チップが、パッケージ本体及び蓋に対して非接
触に保持され、パッケージ本体内に充填された絶縁性流
体により包囲されることによって、半導体チップの周囲
に半導体チップの熱的な膨張・収縮を抑制する要素が存
在しないので、半導体チップは内部応力を発生すること
なく、膨張・収縮することが可能となる。
て半導体チップが、パッケージ本体及び蓋に対して非接
触に保持され、パッケージ本体内に充填された絶縁性流
体により包囲されることによって、半導体チップの周囲
に半導体チップの熱的な膨張・収縮を抑制する要素が存
在しないので、半導体チップは内部応力を発生すること
なく、膨張・収縮することが可能となる。
【００１２】
【実施例】以下、本発明による半導体装置及びその製造
方法の実施例について図１及び図２を参照して説明す
る。
方法の実施例について図１及び図２を参照して説明す
る。
【００１３】まず、図１に本発明の第１の実施例を示
す。パッケージ本体となる凹型容器１１はセラミックス
等の絶縁物で形成され、上部が開放されていると共に底
部に貫通孔１２が設けられている。また、凹型容器１１
は内部と外部とを電気的に連結する導電リードとして金
属層１３を有している。凹型容器１１内に収容された半
導体チップ１４の電極部と金属層１３とがワイヤ（金属
細線）１５によって接続されており、半導体チップ１４
の信号の授受はワイヤ１５と金属層１３とによって成さ
れる。
す。パッケージ本体となる凹型容器１１はセラミックス
等の絶縁物で形成され、上部が開放されていると共に底
部に貫通孔１２が設けられている。また、凹型容器１１
は内部と外部とを電気的に連結する導電リードとして金
属層１３を有している。凹型容器１１内に収容された半
導体チップ１４の電極部と金属層１３とがワイヤ（金属
細線）１５によって接続されており、半導体チップ１４
の信号の授受はワイヤ１５と金属層１３とによって成さ
れる。
【００１４】半導体チップ１４が収容された凹型容器１
１内には、半導体チップ１４よりも比重の小さい高絶縁
性流体１６、例えばゲル状シリコンやフッ素系不活性液
体等が充填されている。なお、１７は凹型容器１１の底
部の貫通孔１２を塞ぐ栓、１８は凹型容器１１の上部を
覆う蓋である。ワイヤ１５の張力と高絶縁性流体１６に
よる浮力とによって、半導体チップ１４は凹型容器１１
及び蓋１８に対して非接触に保持されると共に、凹型容
器１１の振動による半導体チップ１４と凹型容器１１内
壁との衝突も防止される。
１内には、半導体チップ１４よりも比重の小さい高絶縁
性流体１６、例えばゲル状シリコンやフッ素系不活性液
体等が充填されている。なお、１７は凹型容器１１の底
部の貫通孔１２を塞ぐ栓、１８は凹型容器１１の上部を
覆う蓋である。ワイヤ１５の張力と高絶縁性流体１６に
よる浮力とによって、半導体チップ１４は凹型容器１１
及び蓋１８に対して非接触に保持されると共に、凹型容
器１１の振動による半導体チップ１４と凹型容器１１内
壁との衝突も防止される。
【００１５】上記半導体装置の組立には、まず、半導体
チップ１４を凹型容器１１内に入れると同時に、貫通孔
１２から真空吸引して半導体チップ１４を凹型容器１１
の底部に固定する。この状態で、半導体チップ１４の電
極部と金属層１３との間でワイヤ１５のボンディングを
行う。次に、真空吸引を切った後に、貫通孔１２の外側
に栓１７を接着して貫通孔１２を塞ぎ、凹型容器１１内
に高絶縁性流体１６を注ぎ込む。そして最後に、凹型容
器１１の上部に蓋１８を接着して密閉する。
チップ１４を凹型容器１１内に入れると同時に、貫通孔
１２から真空吸引して半導体チップ１４を凹型容器１１
の底部に固定する。この状態で、半導体チップ１４の電
極部と金属層１３との間でワイヤ１５のボンディングを
行う。次に、真空吸引を切った後に、貫通孔１２の外側
に栓１７を接着して貫通孔１２を塞ぎ、凹型容器１１内
に高絶縁性流体１６を注ぎ込む。そして最後に、凹型容
器１１の上部に蓋１８を接着して密閉する。
【００１６】真空吸引を遮断すると、半導体チップ１４
がワイヤ１５の張力により凹型容器１１の底部から僅か
に浮き上がると共に、高絶縁性流体１６を注入すると、
その表面張力により底部と半導体チップ１４の下面との
間にも高絶縁性流体１６が充分に満たされる。これによ
り、半導体チップ１４は凹型容器１１内において高絶縁
性流体１６によって包まれることになり、凹型容器１１
及び蓋１８とは非接触に保持される。
がワイヤ１５の張力により凹型容器１１の底部から僅か
に浮き上がると共に、高絶縁性流体１６を注入すると、
その表面張力により底部と半導体チップ１４の下面との
間にも高絶縁性流体１６が充分に満たされる。これによ
り、半導体チップ１４は凹型容器１１内において高絶縁
性流体１６によって包まれることになり、凹型容器１１
及び蓋１８とは非接触に保持される。
【００１７】従って、この半導体装置においては、半導
体チップ１４をリードフレーム等のアイランド部にダイ
ボンディングしたり、周囲を樹脂でパッケージングした
りしないので、製造工程中における半導体チップ１４の
熱応力の発生は極めて少なくなる。また、機器組込後の
熱サイクルによっても、半導体チップ１４にストレスが
加わることが大幅に少なくなる。
体チップ１４をリードフレーム等のアイランド部にダイ
ボンディングしたり、周囲を樹脂でパッケージングした
りしないので、製造工程中における半導体チップ１４の
熱応力の発生は極めて少なくなる。また、機器組込後の
熱サイクルによっても、半導体チップ１４にストレスが
加わることが大幅に少なくなる。
【００１８】次に、図２に本発明の第２の実施例を示
す。凹型容器１１の底部には半導体チップ１４が通過で
きる貫通孔１９が設けられており、半導体チップ１４を
真空吸着した真空コレット２０を貫通孔１９から凹型容
器１１内に挿入し、ワイヤボンディングを行った後、真
空吸引を切って真空コレット２０を下降させる方法であ
る。なお、この後は前述した第１の実施例と同様に行
う。この方法によれば、凹型容器１１内への真空コレッ
ト２０の挿入高さに応じて、凹型容器１１内での半導体
チップ１４の上下方向の位置を正確に決めることができ
る。
す。凹型容器１１の底部には半導体チップ１４が通過で
きる貫通孔１９が設けられており、半導体チップ１４を
真空吸着した真空コレット２０を貫通孔１９から凹型容
器１１内に挿入し、ワイヤボンディングを行った後、真
空吸引を切って真空コレット２０を下降させる方法であ
る。なお、この後は前述した第１の実施例と同様に行
う。この方法によれば、凹型容器１１内への真空コレッ
ト２０の挿入高さに応じて、凹型容器１１内での半導体
チップ１４の上下方向の位置を正確に決めることができ
る。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
半導体チップは自身の熱膨張・熱収縮の際に、これを物
理的に妨げられることがなく、よって半導体チップは熱
による応力を発生することがなくなる。また、半導体チ
ップは周囲の部材からの外力及びパッケージ本体に加わ
る静的外力からも影響を受けることがなくなる。これに
より、熱的及び機械的な応力発生がなく、高信頼性の半
導体装置を得ることができる。
半導体チップは自身の熱膨張・熱収縮の際に、これを物
理的に妨げられることがなく、よって半導体チップは熱
による応力を発生することがなくなる。また、半導体チ
ップは周囲の部材からの外力及びパッケージ本体に加わ
る静的外力からも影響を受けることがなくなる。これに
より、熱的及び機械的な応力発生がなく、高信頼性の半
導体装置を得ることができる。
【図１】本発明の第１の実施例における半導体装置の断
面図である。
面図である。
【図２】本発明の第２の実施例における半導体装置の製
造途中での断面図である。
造途中での断面図である。
【図３】従来の一般的な半導体装置の断面図である。
１１ 凹型容器 １２、１９ 貫通孔 １３ 金属層 １４ 半導体チップ １５ ワイヤ １６ 高絶縁性流体 １７ 栓 １８ 蓋 ２０ 真空コレット
Claims (6)
- 【請求項１】 底部に貫通孔を有するパッケージ本体
と、このパッケージ本体の上部を覆う蓋と、前記貫通孔
を塞ぐ栓とによって、前記パッケージ本体内に密閉空間
を形成し、 前記パッケージ本体にこのパッケージ本体内外を電気的
につなぐ導電リードを設け、 前記密閉空間内に半導体チップを前記導電リードに接続
されたワイヤによって前記パッケージ本体及び前記蓋に
対して非接触に保持し、 前記密閉空間内に前記半導体チップよりも比重の小さい
絶縁性流体を充填したことを特徴とする半導体装置。 - 【請求項２】 パッケージ本体と、このパッケージ本体
の上部を覆う蓋とを有し、前記パッケージ本体内に半導
体チップを封入した半導体装置において、 前記パッケージ本体内に前記半導体チップを前記パッケ
ージ本体及び前記蓋に対して非接触に保持し、 前記パッケージ本体内に前記半導体チップよりも比重の
小さい絶縁性流体を充填したことを特徴とする半導体装
置。 - 【請求項３】 請求項１または２記載の半導体装置にお
いて、前記絶縁性流体はゲル状シリコンであることを特
徴とする半導体装置。 - 【請求項４】 請求項１または２記載の半導体装置にお
いて、前記絶縁性流体はフッ素系不活性液体であること
を特徴とする半導体装置。 - 【請求項５】 パッケージ本体内に半導体チップを落と
し込むと同時に、前記パッケージ本体の底部の貫通孔を
介して前記半導体チップを真空吸引して前記パッケージ
本体の底部に固定し、 前記半導体チップの電極部と前記パッケージ本体の導電
リードとをワイヤにより電気的に接続し、 前記半導体チップを固定している真空吸引を遮断し、 前記パッケージ本体の底部の貫通孔を栓によって塞ぎ、 前記パッケージ本体内に前記半導体チップの上面よりも
高く絶縁性流体を注入し、 前記パッケージ本体の上部に蓋を装着することを特徴と
する半導体装置の製造方法。 - 【請求項６】 請求項５記載の半導体装置の製造方法に
おいて、前記パッケージ本体の底部の貫通孔を介して前
記半導体チップを真空吸引して前記パッケージ本体の底
部に固定する代わりに、 前記パッケージ本体の下方から前記半導体チップを固定
した真空コレットを前記パッケージ本体内に挿入し、前
記ワイヤのボンディング後に真空吸引を遮断して前記真
空コレットを下降させることを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35264993A JPH07202055A (ja) | 1993-12-30 | 1993-12-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35264993A JPH07202055A (ja) | 1993-12-30 | 1993-12-30 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07202055A true JPH07202055A (ja) | 1995-08-04 |
Family
ID=18425495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35264993A Withdrawn JPH07202055A (ja) | 1993-12-30 | 1993-12-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07202055A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006104264A1 (ja) * | 2005-03-31 | 2006-10-05 | Pioneer Corporation | 半導体装置及びその製造方法 |
| JP2012047527A (ja) * | 2010-08-25 | 2012-03-08 | Denso Corp | 物理量センサ装置の製造方法 |
-
1993
- 1993-12-30 JP JP35264993A patent/JPH07202055A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006104264A1 (ja) * | 2005-03-31 | 2006-10-05 | Pioneer Corporation | 半導体装置及びその製造方法 |
| JPWO2006104264A1 (ja) * | 2005-03-31 | 2008-09-11 | パイオニア株式会社 | 半導体装置及びその製造方法 |
| JP4635047B2 (ja) * | 2005-03-31 | 2011-02-16 | パイオニア株式会社 | 半導体装置及びその製造方法 |
| JP2012047527A (ja) * | 2010-08-25 | 2012-03-08 | Denso Corp | 物理量センサ装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100520411C (zh) | 半导体加速度传感器件及其生产方法 | |
| US3762039A (en) | Plastic encapsulation of microcircuits | |
| US6441481B1 (en) | Hermetically sealed microstructure package | |
| US6323550B1 (en) | Package for sealing an integrated circuit die | |
| US6400009B1 (en) | Hermatic firewall for MEMS packaging in flip-chip bonded geometry | |
| US4874722A (en) | Process of packaging a semiconductor device with reduced stress forces | |
| US5034800A (en) | Hollow plastic package for semiconductor devices | |
| US5834835A (en) | Semiconductor device having an improved structure for storing a semiconductor chip | |
| US20080061428A1 (en) | Package for sealing an integrated circuit die | |
| US20030102552A1 (en) | In-situ cap and method of fabricating same for an integrated circuit device | |
| US5801068A (en) | Hermetically sealed microelectronic device and method of forming same | |
| JPH08204059A (ja) | 半導体素子収納用パッケージ | |
| US5963782A (en) | Semiconductor component and method of manufacture | |
| JPH07202055A (ja) | 半導体装置及びその製造方法 | |
| KR0183009B1 (ko) | 직접회로용 내부 댐바를 갖고 있는 포스트 성형 캐비티 패키지 및 이의 제조 방법 | |
| JPH02125454A (ja) | 樹脂封止型半導体装置 | |
| US7327044B2 (en) | Integrated circuit package encapsulating a hermetically sealed device | |
| JPH0724272B2 (ja) | 光透過用窓を有する半導体装置の製造方法 | |
| JPS59136953A (ja) | 複合素子 | |
| JPS5837694B2 (ja) | 半導体装置 | |
| JPS607751A (ja) | 半導体装置 | |
| JP2710207B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6042617B2 (ja) | 半導体装置 | |
| JPS63122250A (ja) | 半導体装置 | |
| JPS6352460B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |